專利名稱：應用于射頻領域的ldmos器件及其制造方法
技術(shù)領域：
本申請涉及一種半導體器件，特別是涉及一種應用于射頻領域的LDMOS器件。
背景技術(shù)：
射頻LDMOS (橫向擴散MOS晶體管)器件是應用于射頻基站和廣播站的常用器件，其追求的性能指標包括高擊穿電壓、低導通電阻和低寄生電容等。請參閱圖6，這是一種現(xiàn)有的射頻LDMOS器件。以η型射頻LDMOS器件為例，在P型重摻雜底層硅I上具有P型輕摻雜頂層硅2。在頂層硅2中具有依次側(cè)面接觸的η型重摻雜源區(qū)8、P型溝道摻雜區(qū)7和η型漂移區(qū)3。在漂移區(qū)3中具有η型重摻雜漏區(qū)7。在溝道摻雜區(qū)7和漂移區(qū)3之上依次具有柵氧化層4和多晶硅柵極5。在多晶硅柵極5的正上方、以及部分漂移區(qū)3的正上方具有氧化硅10。在部分氧化硅10的上方具有柵掩蔽層(G-shield)ll。柵掩蔽層11至少要相隔氧化硅10而在部分的漂移區(qū)3的上方。下沉結(jié)構(gòu)12從源區(qū)8表面向下穿透源區(qū)8、頂層硅2，并抵達到底層硅I之中。這種現(xiàn)有的射頻LDMOS器件中，所述柵掩蔽層11是金屬或η型重摻雜多晶硅，其RESURF (Reduced SURfsce Field，減小表面電場)效應能夠有效地增加器件的擊穿電壓，同時有效地降低柵極和漏極之間的寄生電容。這樣便可以適當增加漂移區(qū)3的摻雜濃度從而降低器件的導通電阻。但是柵掩蔽層11帶來的一個重要問題是增加了源極8與漏極9之間的寄生電容，該寄生電容的大小對器件的功率附加效率(PAE)的高低至關(guān)重要。所述源極8與漏極9之間的寄生電容主要來自于漏極9和底層硅I之間的結(jié)電容以及漂移區(qū)3和溝道摻雜區(qū)7之間的結(jié)電容。較長的柵掩蔽層11雖然可以獲取較高的器件擊穿電壓，但同時也使得源極與漏極之間的寄生電容大幅增加 ，使得器件的功率附加效率出現(xiàn)下降，影響器件的射頻性能。

發(fā)明內(nèi)容
本申請所要解決的技術(shù)問題是提供一種應用于射頻領域的LDMOS器件，可以在獲取高擊穿電壓的同時，降低源極與漏極之間的寄生電容。為此，本申請還要提供所述應用于射頻領域的LDMOS器件的制造方法。為解決上述技術(shù)問題，本申請應用于射頻領域的LDMOS器件采用絕緣體上硅，所述絕緣體上硅由自下而上的底層硅、絕緣層、頂層硅組成；所述LDMOS器件位于所述頂層硅上。所述應用于射頻領域的LDMOS器件的制造方法為在由自下而上的底層硅、絕緣層、頂層硅組成的絕緣體上硅的頂層硅上制造所述LDMOS器件。本申請射頻LDMOS器件由于將底部材料由體硅改為絕緣體上硅，而具有如下優(yōu)
占-
^ \\\ ·其一，將射頻LDMOS器件制作在頂層硅中，克服了傳統(tǒng)器件的體硅具有較大的體電容的缺點，進一步降低了器件總的寄生電容。
其二，頂層硅較薄，從而有效降低了源極與底層硅之間的結(jié)電容、以及漏極與底層硅之間的結(jié)電容，最終降低了源極與漏極之間的寄生電容。其三，通過合適地控制頂層硅的厚度，可以使得溝道摻雜區(qū)和漂移區(qū)為全耗盡型，這可將漂移區(qū)與溝道摻雜區(qū)的結(jié)面積最小化，從而最大程度地減小器件的源極與漏極之間的寄生電容，提高器件的功率附加效率。


圖1a-圖1c是三種射頻LDMOS器件的漂移區(qū)的示意圖；圖2是三種射頻LDMOS器件的源極與漏極之間的寄生電容與漏端電壓的關(guān)系曲線.
-^4 ，圖3a 圖3j是本申請射頻LDMOS器件的制造方法一的各步驟示意圖；圖4a、圖4b是本申請射頻LDMOS器件的制造方法二的部分步驟示意圖；圖5a、圖5b是本申請全耗盡型射頻LDMOS器件的示意圖；圖6是現(xiàn)有的射頻LDMOS器件的示意圖。圖中附圖標記說明I為底層硅；2為頂層硅；3為漂移區(qū)；4為柵氧化層；5為多晶硅柵極；6為光刻膠；7為溝道摻雜區(qū)；8為源區(qū)；9為漏區(qū)；10為氧化娃；11為柵掩蔽層；12為下沉結(jié)構(gòu)；100為
絕緣層。
具體實施例方式請參閱圖3i，這是本申請所述的射頻LDMOS器件的實施例一。以η型射頻LDMOS器件為例，自下而上依次堆疊的底層硅1、絕緣層100和頂層硅2構(gòu)成了絕緣體上硅(SOI，silicon on insulator),其中底層娃I的摻雜濃度大于頂層娃2的摻雜濃度。底層娃I與頂層硅2可以是相同摻雜類型，也可是不同摻雜類型。底層硅I例如為重摻雜硅襯底，絕緣層100例如為氧化娃,頂層娃2例如是中低摻雜娃襯底或外延層。在頂層娃2中具有依次側(cè)面接觸的η型重摻雜源區(qū)8、ρ型溝道摻雜區(qū)7和η型漂移區(qū)3。在漂移區(qū)3中具有η型重摻雜漏區(qū)9。在溝道摻雜區(qū)7和漂移區(qū)3之上依次具有柵氧化層4和多晶硅柵極5。在多晶硅柵極5的正上方、以及部分漂移區(qū)3的正上方連續(xù)地具有一塊氧化硅10。在部分或全部的氧化硅10的上方具有連續(xù)的一塊柵掩蔽層(G-shield) 11。柵掩蔽層11至少要相隔氧化硅10而在部分的漂移區(qū)3的上方。下沉結(jié)構(gòu)12從源區(qū)8表面向下穿透源區(qū)8、頂層硅2、絕緣層100，并抵達到底層硅I之中。在源區(qū)8和下沉結(jié)構(gòu)12、多晶硅柵極5、柵掩蔽層11和漏區(qū)9之上形成有金屬硅化物?；蛘?，源區(qū)8和下沉結(jié)構(gòu)12也可從硅片背面以金屬娃化物引出。請參閱圖3j，這是本申請所述的射頻LDMOS器件的實施例二。其與實施例一的區(qū)別僅在于下沉結(jié)構(gòu)12從源區(qū)8表面向下穿透源區(qū)8、頂層硅2，并抵達到絕緣層100的上表面或絕緣層100之中。源區(qū)8和下沉結(jié)構(gòu)12只能從硅片正面以金屬硅化物引出。如果是P型射頻LDMOS器件，將上述各部分結(jié)構(gòu)的摻雜類型變?yōu)橄喾醇纯?。與現(xiàn)有的射頻LDMOS器件相比，本申請的主要創(chuàng)新在于使用絕緣體上硅作為底部材料，取代了傳統(tǒng)的體硅。SOI中，絕緣層100的厚度由器件的擊穿電壓所決定，絕緣層100越厚則擊穿電壓越高。如果絕緣層100采用氧化硅，則其厚度(單位為微米)至少應設為擊穿電壓(單位為伏特)的二十分之一，例如為達到20V的擊穿電壓則要求絕緣層100至少為厚度為I μ m的氧化硅。頂層硅2較薄，從而有效降低了源極8與底層硅I之間的結(jié)電容、以及漏極9與底層硅I之間的結(jié)電容。通過合適地控制該頂層硅2的厚度，可以使得溝道摻雜區(qū)7和漂移區(qū)3為全耗盡型，這可將漂移區(qū)3與溝道摻雜區(qū)7的結(jié)面積最小化，從而最大程度地減小器件的源極8與漏極9之間的寄生電容，提高器件的功率附加效率。圖1a 圖1c表示出了三種射頻LDMOS器件的漂移區(qū)。其中，圖1a是圖6所示的傳統(tǒng)的射頻LDMOS器件，圖1b是圖3i或圖3j所示的本申請的射頻LDMOS器件，圖1c是圖5a或圖5b所示的本申請的全耗盡型射頻LDMOS器件。顯然，通過降低頂層硅2的厚度，可以使漂移區(qū)3在縱向上完全占據(jù)頂層硅2。請參閱圖2，這是三種射頻LDMOS器件的關(guān)系曲線。其中橫坐標為漏端的偏壓，縱坐標為器件的源極與漏極之間的寄生電容。顯然，本申請射頻LDMOS器件的源極與漏極之間的寄生電容較為接近，它們均顯著地低于現(xiàn)有射頻LDMOS器件的源極與漏極之間的寄生電容。本申請所述的射頻LDMOS器件的制造方法一如下所述，以η型射頻LDMOS器件為例第I步，請參閱圖3a，自下而上依次堆疊的底層硅1、絕緣層100和頂層硅2構(gòu)成了 SOI。如果頂層硅2是P型摻雜，則采用光刻工藝利用光刻膠作為掩蔽層，并以一次或多次注入η型離子，在頂層硅2中形成η型漂移區(qū)3。如果頂層硅2是η型摻雜，則可直接將頂層硅2作為器件的漂移區(qū)3?；蛘撸部刹捎霉饪坦に嚴霉饪棠z作 為掩蔽層，并以一次或多次注入η型離子，在頂層硅2中形成η型漂移區(qū)3。第2步，請參閱圖3b，先以熱氧化工藝在硅材料(包括頂層硅2和漂移區(qū)3)的表面生長出氧化硅4，再在整個硅片表面淀積多晶硅5。接著對多晶硅5進行η型雜質(zhì)的離子注入。η型雜質(zhì)優(yōu)選為磷，離子注入的劑量優(yōu)選為IX IO15 IX IO16原子每平方厘米。第3步，請參閱圖3c，采用光刻和刻蝕工藝，在氧化硅4和多晶硅5上形成一個窗口 A，該窗口 A僅暴露出部分的頂層硅2。整個漂移區(qū)3以及其余部分的頂層硅2仍被氧化硅4和多晶硅5以及光刻膠6所覆蓋。第4步，請參閱圖3d，在窗口 A中對頂層硅2注入p型雜質(zhì)，優(yōu)選為硼，從而形成與漂移區(qū)3的側(cè)面相接觸的溝道摻雜區(qū)7。離子注入時光刻膠6也作為掩蔽層，離子注入后再去除光刻膠6。優(yōu)選地，離子注入具有一定的傾斜角度，從而使溝槽摻雜區(qū)7更容易向氧化硅4的下方延伸，并且與漂移區(qū)3的側(cè)面相接觸。優(yōu)選地，離子注入分多次進行，每次的注入能量和注入劑量不完全相同。其中，高能量的注入劑量高于低能量的注入劑量。第5步，請參閱圖3e，采用光刻和刻蝕工藝，將氧化硅4和多晶硅5分別刻蝕為柵氧化層4和多晶硅柵極5。柵氧化層4的一部分在溝道摻雜區(qū)7的上方，其余部分在漂移區(qū)3的上方。
第6步，請參閱圖3f，采用光刻工藝，以光刻膠作為掩蔽層形成窗口 B和窗口 C，它們分別位于柵氧化層4遠離漂移區(qū)3的那一端外側(cè)、漂移區(qū)3遠離柵氧化層4的那一端外側(cè)。對這兩個窗口采用η型雜質(zhì)的源漏注入工藝分別形成源區(qū)8和漏區(qū)9。此時，溝道摻雜區(qū)7縮小至僅在柵氧化層4的下方。所述源漏注入的劑量在I X IO15原子每平方厘米之上。第7步，請參閱圖3g，在整個硅片淀積一層氧化硅10，采用光刻和刻蝕工藝對該層氧化硅10進行刻蝕，使其僅連續(xù)地殘留在多晶硅柵極5的上方、以及漂移區(qū)3的暴露表面的上方。第8步，請參閱圖3h，在整個硅片淀積一層金屬11，采用光刻和刻蝕工藝對該層金屬11進行刻蝕形成柵掩蔽層(G-Shield) 11。柵掩蔽層11為連續(xù)的一塊，覆蓋在部分的氧化硅10之上。柵掩蔽層11至少要相隔氧化硅10而在部分的漂移區(qū)6的上方。或者，柵掩蔽層11也可以是η型重摻雜多晶硅。此時，可先淀積多晶硅再進行η型雜質(zhì)的離子注入，也可直接淀積η型摻雜多晶硅(即原位摻雜)。第9步，具有兩種實現(xiàn)方式。第一種實現(xiàn)方式請參閱圖3i，采用光刻和刻蝕工藝，在源區(qū)8中刻蝕出深孔。所述深孔穿越源區(qū)8、頂層硅2、絕緣層100，并抵達到底層硅I之中，故稱“深”孔。在該深孔中填充金屬，優(yōu)選為鎢，形成下沉(sinker)結(jié)構(gòu)12。所述深孔也可改為溝槽結(jié)構(gòu)。這種實現(xiàn)方式允許源區(qū)8和下沉結(jié)構(gòu)12從硅片正面或背面引出。第二種實現(xiàn)方式請參閱圖3 j，采用光刻和刻蝕工藝，在源區(qū)8中刻蝕出孔。所述孔穿越源區(qū)8和頂層硅2，并抵達絕緣層100的上表面或抵達絕緣層100之中。在該孔中填充金屬，優(yōu)選為鎢，形成下沉(sinker)結(jié)構(gòu)12。所述孔也可改為溝槽結(jié)構(gòu)。這種實現(xiàn)方式只允許源區(qū)8和下沉結(jié)構(gòu)12從硅片正面引出。

本申請所述的射頻LDMOS器件的制造方法二如下所述，以η型射頻LDMOS器件為例第I’步至第2’步，分別與第I步至第2步相同。第3’步，請參閱圖4a，采用光刻和刻蝕工藝，將氧化硅4和多晶硅5分別刻蝕為柵氧化層4和多晶硅柵極5。柵氧化層4的一部分在頂層硅2的上方，其余部分在漂移區(qū)3的上方。第4’步，請參閱圖4b，采用光刻工藝，以光刻膠6覆蓋住多晶硅柵極5 —側(cè)的漂移區(qū)3。以光刻膠6和多晶硅柵極5作為掩蔽層，對多晶硅柵極5另一側(cè)的頂層硅2注入P型雜質(zhì)，優(yōu)選為硼，從而形成與漂移區(qū)3的側(cè)面相接觸的溝道摻雜區(qū)7。優(yōu)選地，離子注入具有一定的傾斜角度，從而使溝槽摻雜區(qū)7更容易向氧化硅4的下方延伸，并且與漂移區(qū)3的側(cè)面相接觸。優(yōu)選地，離子注入分多次進行，每次的注入能量和注入劑量不完全相同。其中，高能量的注入劑量高于低能量的注入劑量。第5’步至第8，步，分別與第6步至第9步相同。上述兩種制造方法的后續(xù)工藝包括在整個硅片淀積一層金屬，然后進行高溫熱退火，從而在金屬與娃金屬的表面、金屬與多晶娃接觸的表面形成金屬娃化物。金屬娃化物分布在源區(qū)8和下沉結(jié)構(gòu)12、多晶硅柵極5、柵掩蔽層11和漏區(qū)9之上。或者，當?shù)?步采用第一種實現(xiàn)方式時，源區(qū)8和下沉結(jié)構(gòu)12也可從硅片背面以金屬硅化物引出。
如要制造P型射頻LDMOS器件，將上述方法各步驟中的摻雜類型變?yōu)橄喾醇纯?。例如?步離子注入P型雜質(zhì)，優(yōu)選為硼。第4步、第4’步離子注入η型雜質(zhì)，優(yōu)選為磷或砷。 無論采用上述哪一種制造方法，都可以通過減薄頂層硅2的厚度，而實現(xiàn)射頻LDMOS器件的溝道摻雜區(qū)7和漂移區(qū)3均為全耗盡型。請參閱圖5a、圖5b，這分別是全耗盡型射頻LDMOS器件的兩個實施例。其中，溝道摻雜區(qū)7和漂移區(qū)3縱向占據(jù)了全部的頂層硅2，而與絕緣層100的上表面相接觸。此時，頂層硅2消失。這樣可以進一步降低源極8與漏極9之間的寄生電容。以上僅為本申請的優(yōu)選實施例，并不用于限定本申請。對于本領域的技術(shù)人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本申請的保護范圍之內(nèi)。
權(quán)利要求
1.一種應用于射頻領域的LDMOS器件，其特征是采用絕緣體上硅，所述絕緣體上硅由自下而上的底層硅、絕緣層、頂層硅組成；所述LDMOS器件位于所述頂層硅上。
2.根據(jù)權(quán)利要求1所述的應用于射頻領域的LDMOS器件，還具有下沉結(jié)構(gòu)；其特征是所述下沉結(jié)構(gòu)從源區(qū)表面向下穿透源區(qū)、頂層硅、絕緣層，并抵達到底層硅之中；或者，所述下沉結(jié)構(gòu)從源區(qū)表面向下穿透源區(qū)、頂層硅，并抵達到絕緣層的上表面或絕緣層之中。
3.根據(jù)權(quán)利要求1所述的應用于射頻領域的LDMOS器件，還具有溝道摻雜區(qū)和漂移區(qū)；其特征是所述溝道摻雜區(qū)和漂移區(qū)在縱向上直接與絕緣層相接觸，所述頂層硅消失，此時所述LDMOS器件為全耗盡型。
4.根據(jù)權(quán)利要求1所述的應用于射頻領域的LDMOS器件，其特征是所述LDMOS器件要求的擊穿電壓為a伏特，則絕緣層是厚度為二十分之a(chǎn)微米的氧化硅。
5.一種應用于射頻領域的LDMOS器件的制造方法，其特征是在由自下而上的底層硅、絕緣層、頂層硅組成的絕緣體上硅的頂層硅上制造所述LDMOS器件。
6.根據(jù)權(quán)利要求5所述的應用于射頻領域的LDMOS器件的制造方法，其特征是，包括如下步驟第I步，如果頂層硅是第一導電類型，則以離子注入工藝在頂層硅中形成第二導電類型的漂移區(qū)；如果頂層硅是第二導電類型，或者將頂層硅作為器件的漂移區(qū)；或者以離子注入工藝在頂層硅中形成第二導電類型的漂移區(qū)；第2步，以熱氧化工藝在硅材料表面生長出第二氧化硅，再淀積多晶硅，對多晶硅進行第二導電類型雜質(zhì)的離子注入；第3步，以光刻和刻蝕工藝在第二氧化硅和多晶硅上形成第一窗口，該第一窗口僅暴露出部分的頂層娃;第4步，在第一窗口中以傾斜角度對頂層硅中注入第一導電類型雜質(zhì)，從而形成與漂移區(qū)的側(cè)面相接觸的溝道摻雜區(qū)；第5步，將第二氧化硅和多晶硅分別刻蝕為柵氧化層和多晶硅柵極；第6步，以源漏注入工藝在柵氧化層遠離漂移區(qū)的那一端外側(cè)形成第二導電類型的源區(qū)，在漂移區(qū)遠離柵氧化層的那一端外側(cè)形成第二導電類型的漏區(qū)；第7步，整個硅片淀積第三氧化硅，采用光刻和刻蝕工藝使其僅殘留在多晶硅柵極的上方、以及漂移區(qū)的暴露表面的上方；第8步，整個硅片淀積一層金屬或多晶硅，對其刻蝕形成柵掩蔽層；柵掩蔽層覆蓋在部分或全部的第三氧化硅之上；第9步，在源區(qū)中刻蝕出穿越源區(qū)、頂層硅、絕緣層并抵達到底層硅中的孔或溝槽，在該孔或溝槽中填充金屬形成下沉結(jié)構(gòu)；或者，在源區(qū)中刻蝕出穿越源區(qū)、頂層硅并抵達到絕緣層上表面或絕緣層中的孔或溝槽，在該孔或溝槽中填充金屬形成下沉結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6所述的應用于射頻領域的LDMOS器件的制造方法，其特征是，各步驟變?yōu)榈贗’步至第2’步，分別與第I步至第2步相同。第3’步，將第二氧化硅和多晶硅分別刻蝕為柵氧化層和多晶硅柵極；第4’步，以光刻膠覆蓋住多晶硅柵極一側(cè)的漂移區(qū)，對多晶硅柵極另一側(cè)的頂層硅注入第一導電類型雜質(zhì)，從而形成與漂移區(qū)的側(cè)面相接觸的溝道摻雜區(qū)；第5’步至第8’步，分別與第6步至第9步相同。
8.根據(jù)權(quán)利要求5所述的應用于射頻領域的LDMOS器件的制造方法，其特征是，所述方法第2步中，P型雜質(zhì)包括硼，η型雜質(zhì)包括磷或砷，離子注入的劑量為I X IO15 I X IO16原子每平方厘米。
9.根據(jù)權(quán)利要求5所述的應用于射頻領域的LDMOS器件的制造方法，其特征是，所述方法第8步中，柵掩蔽層至少相隔第三氧化硅而在部分的漂移區(qū)的上方。
全文摘要
本申請公開了一種應用于射頻領域的LDMOS器件，采用絕緣體上硅，所述絕緣體上硅由自下而上的底層硅、絕緣層、頂層硅組成；所述LDMOS器件位于所述頂層硅上。本申請還公開了其制造方法。由于將器件制造在絕緣體上硅上，本申請可以在獲取高擊穿電壓的同時，降低源極與漏極之間的寄生電容。
文檔編號H01L21/336GK103035728SQ201210512690
公開日2013年4月10日 申請日期2012年12月4日 優(yōu)先權(quán)日2012年12月4日
發(fā)明者錢文生 申請人:上海華虹Nec電子有限公司