專利名稱：合成結(jié)構(gòu)的高壓器件及啟動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件技術(shù)領(lǐng)域，具體而言，本發(fā)明涉及合成結(jié)構(gòu)的高壓器件及啟動電路。
背景技術(shù)：
在AC/DC開關(guān)電源應用領(lǐng)域中，控制器芯片需要一個啟動電路為其提供開啟所需要的電壓，在傳統(tǒng)應用中，啟動電路是從整流橋輸出端串接大電阻到控制器的電源端，整流橋輸出端通過大電阻給控制器芯片的旁路電容充電，當其達到啟動電壓之后，控制器啟動， 系統(tǒng)開始正常工作。當啟動完成之后，電源端所需能量主要是靠輔助繞組給控制器芯片提供?？刂破餍酒９ぷ髦螅瑔与娐返碾娮枞匀幌囊欢ǖ墓β?，嚴重的影響了系統(tǒng)的整體效率。解決這個問題的一種方法是降低控制器芯片的啟動電流，加大啟動電阻值。但由于啟動電阻較大，啟動電流相應的減小，從而延長了啟動時間。另外的一個方法是在控制器芯片內(nèi)部集成啟動電路，在控制器芯片啟動完成，系統(tǒng)正常工作之后，關(guān)閉啟動電路，去除啟動電路對開關(guān)電源系統(tǒng)整體效率的影響。
控制器芯片內(nèi)部集成啟動電路，其過程要完成從高壓到低壓的轉(zhuǎn)換才能向控制器芯片供電，其不可避免的加大芯片的面積，如何有效減少控制器芯片面積而又不影響控制器芯片的啟動要求，這是內(nèi)部集成啟動電路的面臨必須要解決的關(guān)鍵問題。在控制器芯片內(nèi)部也集成高壓功率MOS的電源芯片中，其問題更加突出，芯片的面積很大，導致芯片成本增加。
此外，由于現(xiàn)代開關(guān)電源對于降低功耗的要求與日俱增，而且綠色開關(guān)電源是所有應用所必需的，而不僅是過去所指的手持式和電池供電系統(tǒng)，因此在保護環(huán)境生態(tài)的大前提下，降低電力線供電系統(tǒng)及電池供電系統(tǒng)的能耗都是必不可少的，對中國來說，這更可以帶來特別的優(yōu)點降低燃煤發(fā)電站的負荷。這就不僅要求電源芯片控制核心具備低功耗特性，而且還要求它具備一些能進一步降低系統(tǒng)功耗的特性。
因此，有必要提出有效的技術(shù)方案，解決現(xiàn)有技術(shù)中開關(guān)電源芯片設(shè)計的難題。發(fā)明內(nèi)容
本發(fā)明的目的旨在至少解決上述技術(shù)缺陷之一，特別是通過合成的高壓器件結(jié)構(gòu)，有效的節(jié)省了芯片的面積，降低芯片的成本。
本發(fā)明實施例提出了一種合成結(jié)構(gòu)的高壓器件，包括高壓功率MOS管(簡稱 HVNMOS 管)和 JFET 管，
所述HVNMOS管包括漏極、源極、柵極和襯底，導電溝道為源極和漏極之間的P型阱區(qū) Pwell ；
所述JFET管包括漏極、源極、柵極和襯底，導電溝道為源極和漏極之間的N型阱區(qū) Nwell ；
所述HVNMOS管和所述JFET管共用相同的漏極(也稱漏極端或漏端)。所述漏極釆用N型雙擴散工藝。進一步而言，所述襯底上還包括掩埋層Bury P和深N型阱區(qū)De印Nwell，用于提高器件的耐壓值和可靠性。本發(fā)明實施例還提出了一種采用上述合成結(jié)構(gòu)的高壓器件的啟動電路，所述啟動電路包括負閾值開關(guān)管、使能模塊、防倒灌模塊以及電壓檢測模塊，其中，負閾值開關(guān)管采用上述合成結(jié)構(gòu)的高壓器件；上述合成結(jié)構(gòu)的高壓器件中的JFET器件的漏極、源極和柵極分別為所述負閾值開關(guān)管的輸入端、輸出端和控制端；高壓輸入信號接入所述負閾值開關(guān)管的輸入端，負閾值開關(guān)管的輸出端接防倒灌模塊的輸入端，負閾值開關(guān)管的控制端接使能模塊的輸出端，使能模塊的輸入端接電壓檢測模塊的輸出端，電壓檢測模塊的輸入端和芯片的電源端共接于防倒灌模塊的輸出端； 所述高壓輸入信號接入所述負閾值開關(guān)管的輸入端，通過負閾值開關(guān)管向芯片的電源端VDD提供能量，所述電壓檢測模塊檢測芯片的電源端VDD的電壓值，當電源端VDD的電壓值達到芯片預定工作電壓時，所述芯片啟動，同時所述電壓檢測模塊輸出使能信號EN ；所述使能模塊接收所述使能信號EN，使得所述負閾值開關(guān)管截止，關(guān)閉所述負閾值開關(guān)管；所述防倒灌模塊使得所述負閾值開關(guān)管的輸入端與芯片的電源端VDD之間單向?qū)?，防止VDD端的電流倒流回開關(guān)管的輸入端。本發(fā)明實施例提出的上述方案，通過合成的高壓器件結(jié)構(gòu)，有效的節(jié)省了芯片的面積，降低芯片的成本。采用本發(fā)明提出的高壓器件結(jié)構(gòu)，芯片正常工作后啟動電路關(guān)閉，這不僅大大降低了低功耗系統(tǒng)實現(xiàn)的難度，提高了電源系統(tǒng)的轉(zhuǎn)換效率，同時能有效節(jié)省電路元件(啟動電阻)，提高了集成度。此外，本發(fā)明提出的上述方案，對現(xiàn)有的電路系統(tǒng)的改動很小，不會影響系統(tǒng)的兼容性，而且實現(xiàn)簡單、高效。本發(fā)明附加的方面和優(yōu)點將在下面的描述中部分給出，這些將從下面的描述中變得明顯，或通過本發(fā)明的實踐了解到。


本發(fā)明上述的和/或附加的方面和優(yōu)點從下面結(jié)合附圖對實施例的描述中將變得明顯和容易理解，其中圖1為高壓功率管HVNMOS的剖面示意圖；圖2為高壓啟動器件JFET的剖面示意圖；圖3為本發(fā)明實施例合成的高壓器件結(jié)構(gòu)的剖面示意圖；圖4為采用本結(jié)構(gòu)前后芯片版圖面積的對比示意圖；圖5為本發(fā)明實施例啟動電路的功能框圖；圖6為本發(fā)明實施例具體啟動電路示意圖。
具體實施例方式下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。
文中及附圖中的P-substrate表示P型襯底層，Pwell表示P型講區(qū)；Bury P表示P型埋層；Deep Nwell表示深N型講區(qū)；Nwell表示N型講區(qū)；LV Nwell表示低壓N型講區(qū)；P+表示P型高濃度注入，N+表示N型高濃度注入，Sub表示襯底連接端，Source表示器件的源端，Drain表示器件的漏端，Gate表示器件的柵極；HVNM0S表示高壓功率MOS管， JFET表示結(jié)型場效應管；J-Source表示結(jié)型場效應管的源端J-Gate表示結(jié)型場效應管的柵極；LV-MOS表示低壓MOS器件。
為了實現(xiàn)本發(fā)明之目的，本發(fā)明實施例提出了一種合成結(jié)構(gòu)的高壓器件，包括 HVNMOS 管和 JFET 管，
所述HVNMOS管包括漏極、源極、柵極和襯底，導電溝道為源極和漏極之間的P型阱區(qū) Pwell ；
所述JFET管包括漏極、源極、柵極和襯底，導電溝道為源極和漏極之間的N型阱區(qū) Nwell ；
所述HVNMOS管和所述JFET管共用相同的漏極，所述漏極采用N型雙擴散工藝。
進一步而言,襯底上還包括掩埋層Bury P和深N型講區(qū)Deep Nwell,用于提高器件的耐壓值和可靠性。
本發(fā)明中的HVNMOS管通常指的是耐高壓為700V以上的功率MOS管。
下面結(jié)合附圖，對本發(fā)明提出的上述結(jié)構(gòu)作詳細說明。
本發(fā)明依據(jù)目前高壓700V工藝的特點，結(jié)合高壓功率器件與器件JFET的結(jié)構(gòu)特點，提出一種優(yōu)化的可行 的器件結(jié)構(gòu)，將其應用到小功率的開關(guān)電源控制器芯片上，實現(xiàn)了高集成、高性能和低成本的控制器芯片。
圖1為高壓功率管HVNMOS的剖面示意圖，包含漏極Drain、源極Source、柵極Gate 和襯底Sub共4個端口，導電溝道為源極和漏極之間的P型阱區(qū)Pwell。其結(jié)構(gòu)與正常的低壓MOS管結(jié)構(gòu)相似，區(qū)別在于漏極采用N型雙擴散工藝，并增加了掩埋層Bury P和深N型阱區(qū)Deep Nwell，它們的作用主要是提高器件的耐壓值和可靠性，降低寄生器件對器件的影響。
該高壓功率管HVNMOS為增強型結(jié)構(gòu)，即當高壓功率管HVNMOS的柵極與源極之間的電壓Vgs大于某個閾值的時候HVNMOS管導通，電子從源極經(jīng)導電溝道到達漏極形成電流；當Vgs小于閾值的時候HVNMOS管截止。
圖2為高壓啟動器件JFET的剖面示意圖，包含漏極Drain、源極Source、柵極Gate 和襯底Sub共4個端口，其結(jié)構(gòu)與高壓功率管HVNMOS結(jié)構(gòu)圖1相似，也有掩埋層Bury P和深N型阱區(qū)Deep Nwell，它們的作用主要是提高器件的耐壓值和可靠性，降低寄生器件對器件的影響。區(qū)別在于導電溝道為源極和漏極之間的N型阱區(qū)Nwell。當初始的柵源電壓差為零時，高壓JFET是導通的，柵源電壓之間需要較大的負閾值電壓才能使其截止。
由于高壓JFET具有負閾值關(guān)閉和耐高壓的特性，可直接將JFET的漏極與源極分別連接高壓輸入信號和芯片內(nèi)部的中低壓電路，稍加簡單控制即可實現(xiàn)在芯片內(nèi)部集成啟動電路，經(jīng)實驗證明此方法在實際芯片設(shè)計中獲得很好的性能，是一種切實可行的方案。
通過對比高壓JFET與高壓功率管HVNMOS的工藝結(jié)構(gòu)(圖1和圖2)發(fā)現(xiàn)，它們的結(jié)構(gòu)非常的相似，漏極結(jié)構(gòu)相同，因此完全可以共享一個漏極，只需將高壓功率管HVNMOS漏極下面的N阱向外再擴展一下，同時再引出JFET的源極和柵極，即可制造出一個高壓JFET 器件。
通過前面的深入分析，本發(fā)明提出的結(jié)構(gòu)的剖面圖如圖3所示，包含兩部分，左邊為高壓功率管HVNMOS結(jié)構(gòu)，右邊為啟動電路所需的JFET結(jié)構(gòu)，它們共享漏端Drain，有效的減少由于啟動電路帶來的芯片面積。
在實際運用中，在控制器芯片啟動之前，高壓JFET處于導通狀態(tài)，給控制器芯片電源端的電容充電，而高壓功率管HVNMOS保持截止；一旦控制器芯片達到其啟動電壓之后，芯片內(nèi)部邏輯就將高壓JFET截止，此時高壓功率管HVNMOS的導通和截止由控制器芯片根據(jù)工作狀態(tài)決定，因此高壓功率管HVNMOS和高壓JFET的漏極共享對其本身工作互不相影響。同時，由于啟動電路在芯片啟動之后就關(guān)閉，所以還減少了啟動電路對系統(tǒng)效率的影響，有利于提聞系統(tǒng)的工作效率。
另外，通常高壓功率管HVNMOS的導通電流較大，版圖面積很大，由多個高壓功率管HVNMOS并聯(lián)而成，由于共用漏極，所以JFET也可以做很大，故啟動電路提供的電流很大， 可以快速啟動控制器芯片。
圖4顯示了采用本結(jié)構(gòu)前后芯片版圖面積的對比示意圖，若高壓功率管HVNMOS和低壓模塊(簡稱為LV-M0S)保持一致，采用本發(fā)明的結(jié)構(gòu)使啟動電路部分面積大大的縮減了 (即陰影部分面積)，有效的節(jié)省了芯片的面積。在追求芯片高性能、高集成度和低成本的今天，減少芯片面積是降低芯片成本的一個重要因素。
本發(fā)明實施例還提出了一種使用上述合成結(jié)構(gòu)的高壓器件的啟動電路，包括負閾值開關(guān)管、使能模塊、防 倒灌模塊以及電壓檢測模塊，其中，負閾值開關(guān)管采用上述合成結(jié)構(gòu)的高壓器件。
上述合成結(jié)構(gòu)的高壓器件中的JFET器件的漏極、源極和柵極分別為負閾值開關(guān)管的輸入端、輸出端和控制端。
高壓輸入信號接入負閾值開關(guān)管的輸入端，負閾值開關(guān)管的輸出端接防倒灌模塊的輸入端，負閾值開關(guān)管的控制端接使能模塊的輸出端，使能模塊的輸入端接電壓檢測模塊的輸出端，電壓檢測模塊的輸入端和芯片的電源端共接于防倒灌模塊的輸出端。
啟動電路的高電壓輸入端通過負閾值開關(guān)管向芯片的電源端VDD提供能量，電壓檢測模塊檢測芯片的電源端VDD的電壓值，當電源端VDD的電壓值達到芯片預定工作電壓時，芯片啟動，同時電壓檢測模塊輸出使能信號EN ；
使能模塊接收使能信號EN，使得負閾值開關(guān)管截止，關(guān)閉負閾值開關(guān)管；
防倒灌模塊使得負閾值開關(guān)管的輸入端與芯片的電源端VDD之間單向?qū)ā?br> 如圖5所示，為本發(fā)明提出的啟動電路的功能框圖。本發(fā)明電路由一個負閾值開關(guān)管10、使能模塊13、防倒灌模塊11和電壓檢測模塊12組成。所高電壓輸入信號通過負閾值開關(guān)管10向芯片的電源端VDD提供能量，電壓檢測模塊12檢測芯片的電源端VDD的電壓值，當芯片的電源端VDD的電壓值達到芯片預定工作電壓時，芯片啟動，同時電壓檢測模塊12輸出使能信號EN ；
使能模塊13接收使能信號EN，使得負閾值開關(guān)管截止，關(guān)閉負閾值開關(guān)管10 ；
防倒灌模塊11使得負閾值開關(guān)管的輸入端與芯片的電源端VDD之間單向?qū)?。防止負閾值開關(guān)管10輸入端電壓降低時，VDD的電流倒流回負閾值開關(guān)管的輸入端。進一步而言，圖6是本發(fā)明的一個具體電路實現(xiàn)的舉例，負閾值開關(guān)管10包括JFET器件JFET0。高壓輸入信號接入JFETO的漏端，JFETO的源端接防倒灌模塊的輸入端，JFETO的柵極接使能模塊13的輸出端VG。防倒灌模塊11包括二極管Dl，二極管Dl的陽極是防倒灌模塊11的輸入端；二極管Dl的陰極是防倒灌模塊11的輸出端，接控制器芯片的電源端VDD和電壓檢測模塊12的輸入端。電壓檢測模塊12包括電阻R1，電阻R2，遲滯比較器C0M1，帶隙基準電路BG1。電壓檢測模塊12的輸入端是控制器芯片的電源端VDD，接電阻Rl的第一端，電阻Rl的第二端、電阻R2的第一端共接于遲滯電壓比較器COMl的反相輸入端 VC，電阻R2的第二端接地。遲滯電壓比較器COMl的第一正相基準輸入端VRH、第二正相基準輸入端VRL電壓可由帶隙基準電路產(chǎn)生。遲滯電壓比較器COMl的輸出端為電壓檢測模塊12的輸出端，輸出使能信號EN。使能模塊13包括反相器INV1，反相器INV2，PM0S管M1，NM0S管M2。反相器INVl的輸入端與反相器INV2的輸入端共接，作為使能模塊13的輸入端接電壓檢測模塊12的輸出端。反相器INVl的輸出端接PMOS管Ml的柵極，PMOS管Ml的源端接控制器芯片的電源端VDD，PMOS管Ml的漏端與NMOS管M2的漏端作為使能模塊13的輸出端，其連接到JFET的柵極。反相器INV2的輸出端接NMOS管M2的柵極，NMOS管M2的源端接地?？刂破餍酒瑔又?，芯片電源端VDD電壓值為零電平，電阻R1，R2和一個電壓比較器形成了芯片的供電電壓檢測模塊12，芯片剛上電時，因為負閾值開關(guān)管的閾值電壓為負值，所以負閾值開關(guān)管JFETO導通，VDD的電壓開始上升，圖中所示的電壓VC也跟隨上升，當VC大于>VRH時，遲滯電壓比較器輸出使能信號EN從高電平翻轉(zhuǎn)為低電平，該使能信號通過反相器INVl和INV2分別打開NMOS管M2，關(guān)閉PMOS管Ml，那么，負閾值開關(guān)管JFETO的柵極被拉低，JFETO關(guān)閉，此時負閾值開關(guān)管的柵源電壓為負，負閾值開關(guān)管被關(guān)閉。同時由于JFETO與高壓功率HVNMOS管共用了漏極，當高壓功率管HVNMOS管作為控制器芯片的開關(guān)器件時，漏極電壓會有高低電平的切換，為了防止JFETO漏端電壓降低時，VDD電流倒流回JFETO漏端，所以電路中加入了防倒灌模塊，當負閾值開關(guān)管JFETO漏端電壓降低時，防止了電源端VDD的電流倒流回負閾值開關(guān)管JFETO漏端，實現(xiàn)單向?qū)āｏ@然，上述具體電路中，負閾值開關(guān)管包括但不限于耗盡型場效應管、結(jié)型場效應管等開啟電壓閾值為負值的N型器件；電壓檢測模塊包括但不限于使用分壓電阻和電壓比較器實現(xiàn)；使能模塊包括但不限于使用反相器和MOS管的電路實現(xiàn)，只要能令負閾值開關(guān)管器件的柵源電壓為負，關(guān)閉負閾值開關(guān)管器件即可。本發(fā)明實施例提出的上述方案，通過在啟動電路中引入負閾值開關(guān)管，使得啟動電路在啟動的過程中才有啟動電流流入，芯片正常工作后啟動電路關(guān)閉，這不僅大大降低了低功耗系統(tǒng)實現(xiàn)的難度，提高了電源系統(tǒng)的轉(zhuǎn)換效率，同時能有效節(jié)省電路元件(啟動電阻)。此外，本發(fā)明提出的上述方案，對現(xiàn)有的電路系統(tǒng)的改動很小，不會影響系統(tǒng)的兼容性，而且實現(xiàn)簡單、高效。雖然關(guān)于示例實施例及其優(yōu)點已經(jīng)詳細說明，應當理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護范圍的情況下，可以對這些實施例進行各種變化、替換和修改。對于其他例子，本領(lǐng)域的普通技術(shù)人員應當容易理解在保持本發(fā)明保護范圍內(nèi)的同時，工藝步驟的次序可以變化。
此外，本發(fā)明的應用范圍不局限于說明書中描述的特定實施例的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對于目前已存在或者以后即將開發(fā)出的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對應實施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對它們進行應用。
因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護范圍內(nèi)。應當指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范 圍。
權(quán)利要求
1.一種合成結(jié)構(gòu)的高壓器件，其特征在于，包括高壓功率管HVNMOS和JFET管，所述高壓功率管HVNMOS包括漏極、源極、柵極和襯底，導電溝道為源極和漏極之間的P型講區(qū)Pwell ；所述JFET管包括漏極、源極、柵極和襯底，導電溝道為源極和漏極之間的N型阱區(qū)Nwell ；所述高壓功率管HVNMOS和所述JFET管共用相同的漏極，所述漏極采用N型雙擴散工藝。
2.如權(quán)利要求1所述的合成結(jié)構(gòu)的高壓器件，其特征在于，所述襯底上還包括掩埋層Bury P和深N型講區(qū)Deep Nwell，用于提高器件的耐壓值和可靠性。
3.一種啟動電路，其特征在于，包括負閾值開關(guān)管、使能模塊、防倒灌模塊以及電壓檢測模塊，高壓輸入信號接入所述負閾值開關(guān)管的輸入端，負閾值開關(guān)管的輸出端接防倒灌模塊的輸入端，負閾值開關(guān)管的控制端接使能模塊的輸出端，使能模塊的輸入端接電壓檢測模塊的輸出端，電壓檢測模塊的輸入端和芯片的電源端共接于防倒灌模塊的輸出端，所述高壓輸入信號接入所述負閾值開關(guān)管的輸入端，通過負閾值開關(guān)管向芯片的電源端VDD提供能量，所述電壓檢測模塊檢測芯片的電源端VDD的電壓值，當電源端VDD的電壓值達到芯片預定工作電壓時，所述芯片啟動，同時所述電壓檢測模塊輸出使能信號EN ；所述使能模塊接收所述使能信號EN，使得所述負閾值開關(guān)管截止，關(guān)閉所述負閾值開關(guān)管;所述防倒灌模塊使得所述負閾值開關(guān)管的輸入端與芯片的電源端VDD之間單向?qū)?，防止VDD端的電流倒流回開關(guān)管的輸入端。
4.如權(quán)利要求3所述的啟動電路，其特征在于，所述負閾值開關(guān)管包括開啟電壓閾值為負值的N型半導體器件，所述負值的N型半導體器件的漏極、源極和柵極分別為所述負閾值開關(guān)管的輸入端、輸出端和控制端。
5.如權(quán)利要求4所述的啟動電路，其特征在于，所述負閾值開關(guān)管包括耗盡型場效應管或結(jié)型場效應管。
全文摘要
本發(fā)明實施例提出了一種合成結(jié)構(gòu)的高壓器件，包括高壓功率管HVNMOS和JFET管，所述高壓功率管HVNMOS管包括漏極、源極、柵極和襯底，導電溝道為源極和漏極之間的P型阱區(qū)Pwell；所述JFET管包括漏極、源極、柵極和襯底，導電溝道為源極和漏極之間的N型阱區(qū)Nwell；所述高壓功率管HVNMOS和所述JFET管共用相同的漏極，所述漏極采用N型雙擴散工藝。本發(fā)明實施例還提出了一種采用上述合成結(jié)構(gòu)的高壓器件的啟動電路。本發(fā)明實施例提出的上述方案，通過合成的高壓器件結(jié)構(gòu)，有效的節(jié)省了芯片的面積，降低芯片的成本。
文檔編號H01L27/088GK103000626SQ20121049287
公開日2013年3月27日 申請日期2012年11月28日 優(yōu)先權(quán)日2012年11月28日
發(fā)明者李照華, 林道明, 趙春波, 胡喬, 戴文芳 申請人:深圳市明微電子股份有限公司