專利名稱：用于制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件以及用于制造該半導(dǎo)體器件的方法。
背景技術(shù)：
在半導(dǎo)體器件例如LSI中，在半導(dǎo)體襯底的表面層中形成雜質(zhì)擴(kuò)散區(qū)(例如源/漏區(qū))，并在雜質(zhì)擴(kuò)散區(qū)上形成熱氧化膜作為柵極絕緣膜。此時，熱氧化膜的生長速度傾向于隨著雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度變得更高而加快。這種現(xiàn)象被稱為加速氧化。 在半導(dǎo)體襯底中形成的雜質(zhì)擴(kuò)散區(qū)的濃度根據(jù)雜質(zhì)擴(kuò)散區(qū)所起的作用而被最優(yōu)化。因而，一個芯片中的多個雜質(zhì)擴(kuò)散區(qū)很少具有相同的濃度。通常，雜質(zhì)擴(kuò)散區(qū)的濃度是彼此不同的。然而，當(dāng)雜質(zhì)擴(kuò)散區(qū)的濃度彼此不同時，由于上述加速氧化，熱氧化膜在具有高濃度的雜質(zhì)擴(kuò)散區(qū)中比在其它部分中生長得更厚。此熱氧化膜需要在雜質(zhì)擴(kuò)散區(qū)的表面層中形成金屬硅化物層之前通過蝕刻而被除去。然而，當(dāng)針對厚厚地形成的熱氧化膜調(diào)整蝕刻時間時，在薄薄地形成了熱氧化膜的部分中，位于熱氧化膜下的器件隔離絕緣膜也被蝕刻。出于這一原因，舉例來說如日本專利申請公開第2003-282740號所表明的，產(chǎn)生了在晶體管的有源區(qū)的邊緣部分中漏電流增加的問題。在日本專利申請公開第2003-282740號中，為了避免上述問題，用氮化硅膜來覆蓋熱氧化膜，以防止位于氮化硅膜之下的熱氧化膜被加速氧化(參看其中第0040段)。此外，在日本專利申請公開第2002-280464號中，諸如氮之類具有防止加速氧化功能的物質(zhì)被離子注入到半導(dǎo)體襯底內(nèi)(參看其中第0060段)。

發(fā)明內(nèi)容
本說明書所述實(shí)施例的一個方面是提供一種半導(dǎo)體器件，包括半導(dǎo)體襯底；第一雜質(zhì)擴(kuò)散區(qū)和第二雜質(zhì)擴(kuò)散區(qū)，彼此間隔地形成于半導(dǎo)體襯底的表面層中；熱氧化膜，形成于至少所述的第一雜質(zhì)擴(kuò)散區(qū)和第二雜質(zhì)擴(kuò)散區(qū)上以及半導(dǎo)體襯底上；閃存單元，是通過在熱氧化膜上以由第一導(dǎo)電膜形成的浮柵、中間絕緣膜、由第二導(dǎo)電膜形成的控制柵這種順序進(jìn)行疊置而形成的，并且該閃存單元利用第一雜質(zhì)擴(kuò)散區(qū)和第二雜質(zhì)擴(kuò)散區(qū)作為源/漏區(qū)；層間絕緣膜，覆蓋上述閃存單元，并且設(shè)置有位于所述第一雜質(zhì)擴(kuò)散區(qū)之上的第一孔；以及第一導(dǎo)電插塞，形成于所述第一孔中。其中從第一雜質(zhì)擴(kuò)散區(qū)的部分區(qū)域除去上述熱氧化膜；在第一雜質(zhì)擴(kuò)散區(qū)的部分區(qū)域上形成金屬硅化物膜；并且上述的金屬硅化物層與導(dǎo)電插塞連接。本說明書所述實(shí)施例的另一方面是提供一種用于制造半導(dǎo)體器件的方法，包括以下步驟在半導(dǎo)體襯底之上順序形成熱氧化膜、第一導(dǎo)電膜、及中間絕緣膜；在中間絕緣膜之上形成第二導(dǎo)電膜；通過圖案化第一導(dǎo)電膜、中間絕緣膜、及第二導(dǎo)電膜，來形成設(shè)置有浮柵、中間絕緣膜、及控制柵的閃存單元；在半導(dǎo)體襯底的位于控制柵旁的部分中，形成將成為閃存單元的源/漏區(qū)的第一雜質(zhì)擴(kuò)散區(qū)和第二雜質(zhì)擴(kuò)散區(qū)；在形成第一雜質(zhì)擴(kuò)散區(qū)和第二雜質(zhì)擴(kuò)散區(qū)之后，將半導(dǎo)體襯底和浮柵各自的表面熱氧化；在熱氧化之后，在上述的熱氧化膜和閃存單元之上形成光致抗蝕劑圖案，該光致抗蝕劑圖案設(shè)置有位于第一雜質(zhì)擴(kuò)散區(qū)的部分區(qū)域之上的窗口 ；通過經(jīng)由窗口進(jìn)行蝕刻，來除去上述部分區(qū)域中的熱氧化膜；除去光致抗蝕劑圖案；在第一雜質(zhì)擴(kuò)散區(qū)的部分區(qū)域上形成金屬硅化物層，形成覆蓋閃存單元的層間絕緣膜；在位于上述部分區(qū)域之上的層間絕緣膜中形成第一孔；在第一孔中形成連接到金屬硅化物層的導(dǎo)電插塞。本發(fā)明能夠防止器件隔離絕緣膜在蝕刻熱絕緣膜時被蝕刻。


圖IA至圖IV是根據(jù)初步說明制造半導(dǎo)體器件的橫剖視圖； 圖2A至圖2G是根據(jù)初步說明制造半導(dǎo)體器件的平面圖；圖3是在根據(jù)初步說明讀出加至半導(dǎo)體器件的等效電路中的閃存單元時施加電壓的視圖；圖4是根據(jù)初步說明將讀取閃存單元時施加的電壓加至半導(dǎo)體器件的等效電路中的視圖；圖5是橫剖視圖，用于在初步說明中描述當(dāng)蝕刻器件隔離絕緣膜時引起的缺陷；而圖6A至圖6C是示出根據(jù)一個實(shí)施例的制造半導(dǎo)體器件的橫剖視圖。
具體實(shí)施例方式(I)初步說明在描述優(yōu)選實(shí)施例之前，以下將先給出初步說明。圖IA至圖IV是根據(jù)初步說明制造半導(dǎo)體器件的橫剖視圖，而圖2A至圖2G是其平面圖。這種半導(dǎo)體器件是設(shè)置有閃存單元和外圍晶體管的邏輯嵌入式非易失性存儲器。如圖IA所示，此半導(dǎo)體器件具有單元區(qū)A和外圍電路區(qū)B。為了制造上述半導(dǎo)體器件，如圖IA所示，首先在硅(半導(dǎo)體)襯底I中形成器件隔離槽la，并將氧化硅膜構(gòu)成的器件隔離絕緣膜2或類似的膜嵌入器件隔離槽Ia中。此后，在單元區(qū)A和外圍電路區(qū)B中分別形成第一 P-阱3和第二 P-阱4。請注意，圖IA所示的橫剖視圖對應(yīng)于沿著圖2A所示的平面圖中的I-I線、II-II線、III-III線、及IV-IV線所取的那些橫剖視圖。接下來，如圖IB所示，通過在含氧環(huán)境中在大約800°C的襯底溫度加熱硅襯底1，來熱氧化硅襯底I的整個表面。因此，形成由厚度大約為9. 3nm的熱氧化膜構(gòu)成的隧道絕緣膜5。接下來，如圖IC所示，通過化學(xué)汽相沉積(CVD)法，在隧道絕緣膜5上形成大約為90nm的摻雜非晶硅膜，其中該摻雜非晶硅膜是用磷作為雜質(zhì)被摻雜的。所形成的非晶硅膜用作第一導(dǎo)電膜8。接下來，如圖ID所示，在第一導(dǎo)電膜8上形成第一光致抗蝕劑圖案(resistpattern) 10。此后,利用此第一光致抗蝕劑圖案10作為掩模,來蝕刻第一導(dǎo)電膜8,由此在單元區(qū)A內(nèi)的第一導(dǎo)電膜8中形成多個狹縫形開口 8x。在此之后，除去第一光致抗蝕劑圖案10。圖2B是在除去第一光致抗蝕劑圖案10之后的平面圖。接下來，如圖IE所示，在第一導(dǎo)電膜8和器件隔離絕緣膜2上各自形成ONO膜作為中間絕緣膜12。如圖IE的虛線圓圈所示，中間絕緣膜12是通過以形成第一氧化硅膜12a、氮化硅膜12b、及第二氧化硅膜12c這樣的順序來制成的。 在這些膜中，第一氧化硅膜12a是在大約750°C的襯底溫度，通過CVD法在第一導(dǎo)電膜8上形成的，該第一氧化硅膜12a具有大約IOnm的厚度。氮化硅膜12b是通過CVD法形成的，具有大約12nm的厚度。然后，通過在含氧環(huán)境中在大約950°C的襯底溫度加熱氮化硅膜12b的表面，來熱氧化氮化硅膜12b的表面層，從而在最上層形成第二氧化硅膜12c。第二氧化硅膜12c的目標(biāo)厚度被設(shè)定成在測試硅襯底的表面上180nm。然而，由于氮化硅比硅更不易被氧化，因此第二熱氧化膜的實(shí)際厚度變成大約5nm。此處，稍后在外圍電路區(qū)B中形成用于外圍電路的金屬氧化物半導(dǎo)體(MOS)晶體管。在形成MOS晶體管時，中間絕緣膜12和第一導(dǎo)電膜8不是必需的。出于這一原因，如圖IF所示，在接下來的工藝中，在外圍電路區(qū)B以外的區(qū)域中，在中間絕緣膜12上形成第二光致抗蝕劑圖案14。在此之后，通過干法蝕刻，同時將此第二光致抗蝕劑圖案14用作掩模，來除去外圍電路區(qū)B中的中間絕緣膜12、第一導(dǎo)電膜8、及隧道絕緣膜5。上述蝕刻是利用氟基氣體或氯基氣體作為蝕刻氣體進(jìn)行的各向異性蝕刻。此后，除去第二光致抗蝕劑圖案14。接下來，將描述用于獲得圖IG中所示的剖面結(jié)構(gòu)的工藝。首先，將處于外圍電路區(qū)B中的硅襯底I的表面熱氧化，以形成用于外圍電路的柵極絕緣膜15。柵極絕緣膜15是由熱氧化膜構(gòu)成的，具有大約7. Onm的厚度。隨后，通過CVD法，在中間絕緣膜12和柵極絕緣膜15上各自形成一個具有大約120nm厚度的非晶硅膜。而且，通過CVD法，在非晶硅膜上形成具有140nm厚度的硅化鎢膜。上述非晶娃膜和娃化鶴膜構(gòu)成的疊層膜(laminated film)用作第二導(dǎo)電膜16。請注意，出于減小電阻的目的，在形成第二導(dǎo)電膜16時，可將諸如磷之類的雜質(zhì)摻雜到構(gòu)成第二導(dǎo)電膜16的非晶硅中。圖2C是以這種方式形成第二導(dǎo)電膜16之后的平面圖。接下來，如圖IH所示，在第二導(dǎo)電膜16上形成第三光致抗蝕劑圖案18。第三光致抗蝕劑圖案18在單元區(qū)A中的平面形狀是條紋狀。此后，通過利用第三光致抗蝕劑圖案18作為掩模，來蝕刻單元區(qū)A中的第一導(dǎo)電膜8、中間絕緣膜12、及第二導(dǎo)電膜16。上述蝕刻是利用氟基氣體或氯基氣體作為蝕刻氣體進(jìn)行的各向異性蝕刻。到本步驟，就在單元區(qū)A中形成了閃存單元FL，該閃存單元FL是通過以浮柵8a、中間絕緣膜12、及控制柵16a這種順序進(jìn)行疊置而制成的。在上述柵極或膜中，控制柵16a構(gòu)成字線(WL)的一部分。此外，在形成上述閃存單元FL的同時，在距閃存單元FL—定距離處形成選擇晶體管TRsa,選擇晶體管TRsa設(shè)置有柵電極Sb，柵電極Sb起到稍后描述的選擇線的作用。類似于浮柵8a，構(gòu)成選擇晶體管TRsa的柵電極8b是由第一導(dǎo)電膜8制成的，而中間絕緣膜12和第二導(dǎo)電膜16留在柵電極Sb上。此外，隧道絕緣膜5用作選擇晶體管TRsa的柵極絕緣膜。此后，除去第二光致抗蝕劑圖案18。圖2D是除去第三光致抗蝕劑圖案18之后的平面圖。如圖所示，控制柵16a和柵電極8b形成為條紋狀同時彼此平行。
接下來，如圖II所示，在第二導(dǎo)電膜16上形成第四光致抗蝕劑圖案20，第四光致抗蝕劑圖案20在柵電極8b之上設(shè)置有窗口 20a。隨后，利用第四光致抗蝕劑圖案20作為掩模，來蝕刻單元區(qū)A中的第二導(dǎo)電膜16，以除去柵電極8b的接觸區(qū)CR之上的第二導(dǎo)電膜16。由此形成開口 16c。同時，在外圍電路區(qū)B中，將第二導(dǎo)電膜16圖案化成外圍電路的柵電極16d。在蝕刻結(jié)束之后，除去第四光致抗蝕劑圖案20。圖2E是在除去第四光致抗蝕劑圖案20之后的平面圖。接下來，如圖IJ所示，在硅襯底I的整個上表面上形成第五光致抗蝕劑圖案22。閃存單元FL的控制柵16a的兩側(cè)表面都從第五光致抗蝕劑圖案22暴露，但是柵電極Sb的兩側(cè)表面由第五光致抗蝕劑圖案22覆蓋。隨后，在利用此第五光致抗蝕劑圖案22作為掩模的同時，η型雜質(zhì)被離子注入到浮柵8a旁的硅襯底I內(nèi)。因此，以彼此間隔的形式，形成了要成為閃存單元FL的源/漏區(qū)的第一雜質(zhì)擴(kuò)散區(qū)24a和第二雜質(zhì)擴(kuò)散區(qū)24b。這種離子注入是以兩個步驟來執(zhí)行的。在第一個步驟中，在加速度能量為30KeV且劑量為1.0X1014cm_2的條件下，磷被離子注入，而在接下來的步驟中，在加速度能量為25KeV且劑量為6. OX IO15CnT2的條件下，砷被離子注入。此處，由于柵電極Sb的側(cè)表面被第五光致抗蝕劑圖案22所覆蓋，所以第二雜質(zhì)擴(kuò)散區(qū)24b形成于距柵電極Sb —定距離處。此后，除去第五光致抗蝕劑圖案22。接下來，如圖IK所示，將磷作為η型雜質(zhì)離子注入到硅襯底I內(nèi)，由此在單元區(qū)A中形成第一源/漏延伸部分26a至第三源/漏延伸部分26c，上述第一源/漏延伸部分26a至第三源/漏延伸部分26c的雜質(zhì)濃度低于第一雜質(zhì)擴(kuò)散區(qū)24a和第二雜質(zhì)擴(kuò)散區(qū)24b的雜質(zhì)濃度。用于上述離子注入的條件例如為加速度能量為20KeV且劑量為5. OX 1013cm_2。接下來，如圖IL所示，通過在800°C襯底溫度在含氧環(huán)境中加熱硅襯底I和浮柵8a的表面，來將硅襯底I和浮柵8a的表面熱氧化。因此，在硅襯底I上形成厚度為5nm的犧牲熱氧化膜。如圖中虛線圓圈所示，通過形成這樣的犧牲熱氧化膜28，來氧化浮柵8a的面向硅襯底I的角部(corner)。因而，隧道絕緣膜5在上述角部附近的厚度增加。結(jié)果，積聚在浮柵8a中的電子E就難以沿著虛線圓圈中箭頭所示的路徑P，朝向襯底I逸出。因而，電子E能夠長時間保留在浮柵8a中，并改善了閃存單元FL的保持特性。此后，在加速度能量為20KeV且劑量為5. O X IO13CnT2的條件下，將磷作為η型雜質(zhì)，離子注入到位于外圍電路區(qū)B中的硅襯底I內(nèi)。因此，在外圍電路的柵電極16d旁形成第四源/漏延伸部分26d。此處，在硅襯底I的表面層內(nèi)形成了第一雜質(zhì)擴(kuò)散區(qū)24a和第二雜質(zhì)擴(kuò)散區(qū)24b的那些部分中，雜質(zhì)濃度高于其它部分的雜質(zhì)濃度。出于這一原因，在熱氧化時加速氧化的作用強(qiáng)。結(jié)果由于這種熱氧化，隧道絕緣膜5在雜質(zhì)擴(kuò)散區(qū)24a和24b中的厚度增加。接下來，如圖IM所示，通過CVD法，在硅襯底I的整個上表面上形成厚度大約為120nm的氧化硅膜作為側(cè)壁絕緣膜30。 然后，如圖IN所示，將此側(cè)壁絕緣膜30回蝕以留在浮柵8和柵電極Sb旁，作為絕緣側(cè)壁30a?；匚g量設(shè)定成這樣一個數(shù)值除去位于第三源/漏延伸部分26c和側(cè)壁絕緣膜30上的隧道絕緣膜5。因而，由于上述加速氧化而厚厚地形成于第一雜質(zhì)擴(kuò)散區(qū)24a和第二雜質(zhì)擴(kuò)散區(qū)24b上的隧道絕緣膜5不會被這種回蝕除去。接下來，如圖10所示，通過在850°C的襯底溫度和在含氧環(huán)境中將硅襯底I的整個表面加熱，再次將硅襯底I的整個表面熱氧化。因此，形成由熱氧化膜構(gòu)成、厚度大約為5nm 的穿過式絕緣膜(through insulating film) 32。接下來，如圖IP所示，以暴露出選擇晶體管TRsa的柵電極8b和外圍電路的柵電極16d的方式，在硅襯底I的整個上表面上形成第六光致抗蝕劑圖案36。然后，在利用此第六光致抗蝕劑圖案36作為掩模的同時，將η型雜質(zhì)通過穿過式絕緣膜32離子注入到硅襯底I內(nèi)。借此，在柵電極Sb旁的硅襯底I中，形成了起到η型選擇晶體管TRsa的源/漏區(qū)功能的第三雜質(zhì)擴(kuò)散區(qū)24c和第四雜質(zhì)擴(kuò)散區(qū)24d。請注意，第三雜質(zhì)擴(kuò)散區(qū)24c和第四雜質(zhì)擴(kuò)散區(qū)24d 二者的雜質(zhì)濃度都低于第一雜質(zhì)擴(kuò)散區(qū)24a和第二雜質(zhì)擴(kuò)散區(qū)24b 二者的雜質(zhì)濃度。而且，第三雜質(zhì)擴(kuò)散區(qū)24c鄰近于第二雜質(zhì)擴(kuò)散區(qū)24b而形成，如圖所示。同時，在外圍電路的柵電極16d旁的硅襯底I中，還形成了起到外圍電路的晶體管的源/漏區(qū)功能的第五雜質(zhì)擴(kuò)散區(qū)24e和第六雜質(zhì)擴(kuò)散區(qū)24f。結(jié)果，在外圍電路區(qū)B中形成了由雜質(zhì)擴(kuò)散區(qū)24e和24f、柵電極16d等等構(gòu)成的η型外圍晶體管TRPEKI。盡管對此次離子注入的條件并無特別限制，但在本發(fā)明實(shí)施例中采用的是加速度能量為30KeV且劑量為10X1015cnT2。此后，除去第六光致抗蝕劑圖案36。接下來，如圖IQ所示，將光致抗蝕劑涂覆在硅襯底I的整個上表面上。然后，將光致抗蝕劑曝光和顯影以形成第七光致抗蝕劑圖案39。第七光致抗蝕劑圖案39在選擇晶體管TRsa的柵電極8b的接觸區(qū)CR中具有窗口39a。此后，通過經(jīng)由窗口 39a進(jìn)行蝕刻來除去中間絕緣膜12，暴露出柵電極Sb的接觸區(qū)CR。此次蝕刻是利用氟基氣體作為蝕刻氣體進(jìn)行的各向異性蝕刻。此后，除去第七光致抗蝕劑圖案39。然后，如圖IR所示，通過濕法蝕刻來除去穿過式絕緣膜32。
接下來，將描述用以獲得圖IS中所示的剖面結(jié)構(gòu)的工藝。首先，通過濺射法，在硅襯底I的整個上表面上形成厚度大約為31. 5nm的鈦膜作為難熔金屬層。隨后，在氮環(huán)境中，在襯底溫度為700°C且處理時間大約為90秒條件下，在難熔金屬膜上執(zhí)行退火。借此，控制柵16a和娃襯底I內(nèi)所含的娃與難熔金屬反應(yīng),從而形成由娃化鈦構(gòu)成的金屬娃化物層40。此后，通過濕法蝕刻來除去留在器件隔離絕緣膜2和絕緣側(cè)壁30a上未發(fā)生反應(yīng)的難熔金屬膜。然后，在氬環(huán)境中再次將金屬硅化物層40退火，以降低金屬硅化物層40的電阻。此次退火例如在800°C的襯底溫度執(zhí)行30秒。此處，如上所述，隧道絕緣膜5由于加速氧化而厚厚地留在第一雜質(zhì)擴(kuò)散區(qū)24a和第二雜質(zhì)擴(kuò)散區(qū)24b上。所以，第一雜質(zhì)擴(kuò)散區(qū)24a和第二雜質(zhì)擴(kuò)散區(qū)24b上的隧道絕緣膜5防止了硅與難熔金屬膜反應(yīng)，由此金屬硅化物層40不會形成于第一雜質(zhì)擴(kuò)散區(qū)24a和第二雜質(zhì)擴(kuò)散區(qū)24b上。接下來，將描述用于獲得示于圖IT中的剖面結(jié)構(gòu)的工藝。首先，通過等離子體CVD法，在硅襯底I的整個上表面上形成厚度大約為IOOnm的氧化硅膜作為覆蓋絕緣膜42。隨后，通過CVD法，在覆蓋絕緣膜42上形成厚度為1700nm的硼磷硅玻璃(boro-phospho-silicate-glass, BPSG)膜。此 BPSG 膜用作第一層間絕緣膜 43。此后，通過CMP法將第一層間絕緣膜43的上表面平坦化，且隨后將第一層間絕緣膜43和覆蓋絕緣膜42圖案化。借此，在位于第一雜質(zhì)擴(kuò)散區(qū)24a和第四雜質(zhì)擴(kuò)散區(qū)24d之上的這些絕緣膜中形成第一孔43a。此外，在位于柵電極8b的接觸區(qū)CR之上的絕緣膜42和43中形成第二孔43b，并在外圍區(qū)B中的第五雜質(zhì)擴(kuò)散區(qū)24e和第六雜質(zhì)擴(kuò)散區(qū)24f之 上形成第三孔43c。然后，通過濺射法，在第一孔43a至第三孔43c的內(nèi)表面上并且在第一層間絕緣膜43的上表面上，以鈦膜和氮化鈦膜的順序形成鈦膜和氮化鈦膜作為膠膜。而且，通過CVD法，在此膠膜上形成鎢膜，以借助鎢膜將孔43a至孔43c完全嵌入。在此之后，除去第一層間絕緣膜43上過多的膠膜和鎢膜，而僅僅將這些膜留在第一孔43a至第三孔43c中作為第一導(dǎo)電插塞44a至第三導(dǎo)電插塞44c。在上述插塞中，第一導(dǎo)電插塞44a電連接到第一雜質(zhì)擴(kuò)散區(qū)24a和第四雜質(zhì)擴(kuò)散區(qū)24d。此外，第二導(dǎo)電插塞44b連接到柵電極8b的接觸區(qū)CR中的金屬硅化物層40，并且通過此金屬硅化物層40而電連接到柵電極Sb。然后，第三導(dǎo)電插塞44c電連接到第五雜質(zhì)擴(kuò)散區(qū)24e和第六雜質(zhì)擴(kuò)散區(qū)24f。 圖2F是如上所述形成導(dǎo)電插塞44a至44c之后的平面圖。接下來，如圖IU所示，通過濺射法，在第一層間絕緣膜43上形成金屬疊層膜。此金屬疊層膜隨后被圖案化成源極線(SL)46a、選擇線背襯層(selection backing layer)46b、位線接觸焊盤46c、及外圍電路的布線46d。上述金屬疊層膜是通過舉例來說以氮化鈦膜、鈦膜、含銅鋁膜、及氮化鈦膜這種順序進(jìn)行疊置而形成的。隨后，如圖IV所示，在硅襯底I的整個上表面上形成氧化硅膜作為第二層間絕緣膜48。然后，通過CMP法將第二層間絕緣膜48的上表面拋光和平坦化。而且，第二層間絕緣膜48被圖案化以在位線接觸焊盤46c上形成第四孔48a。通過與第一導(dǎo)電插塞44a至第三導(dǎo)電插塞44c的方法類似的方法，將電連接到位線接觸焊盤46c第五導(dǎo)電插塞50嵌入第四孔48a內(nèi)。在此之后，通過濺射法，在第五導(dǎo)電插塞50和第二層間絕緣膜48各自的上表面上形成金屬疊層膜。上述金屬疊層膜隨后被圖案化成位線(BL) 52。圖2G是上述工藝結(jié)束之后的平面圖。 借此，即完成了半導(dǎo)體器件的基本結(jié)構(gòu)。圖3是將在讀取閃存單元FL時施加的電壓加到半導(dǎo)體器件的等效電路圖的視圖。如該圖所示，在讀取時，+3V電壓施加到選擇線(柵電極)8b，從而將選擇晶體管TRsa設(shè)定成接通狀態(tài)。此外，在+1.4V電壓施加到字線(控制柵)16a時，將位線52的偏置電壓(0.8V)施加到閃存單元FL的源極區(qū)(第二雜質(zhì)擴(kuò)散區(qū))24b。請注意，源極線46a被設(shè)定成地電位。此后，通過圖中未示出的傳感電路來確定，是否有電流流動于閃存單元FL的漏極區(qū)(第一雜質(zhì)擴(kuò)散區(qū))24a與源極區(qū)(第二雜質(zhì)擴(kuò)散區(qū))24b之間，由此讀出信息(空穴)是否被寫入閃存單元FL的浮柵8a中。相比之下，圖4是對閃存單元FL執(zhí)行寫入時施加電壓被加至上述等效電路圖的視圖。如該圖所示，在寫入時，選擇線Sb被設(shè)定成地電位，以將選擇晶體管TRsa設(shè)定成斷開狀態(tài)，并且位線52被設(shè)定成浮置電位。而且，將+6. 25V的正電壓施加到源極線46a，且將-6. 25V的負(fù)電壓施加到控制柵16a，因此空穴(信息)積聚于浮柵8a中。此處，在具有上述等效電路結(jié)構(gòu)的半導(dǎo)體器件中，如果閃存單元FL和選擇晶體管TRsel各自的源/漏區(qū)的雜質(zhì)濃度設(shè)定成等值的，則會導(dǎo)致以下缺陷。首先，關(guān)于閃存單元FL，源/漏區(qū)(第一雜質(zhì)擴(kuò)散區(qū)和第二雜質(zhì)擴(kuò)散區(qū))24a和24b的雜質(zhì)濃度變成低于為便于布線操作所必需的雜質(zhì)濃度。因而，就變成難以對閃存單元FL執(zhí)行布線操作。關(guān)于選擇晶體管TRsa,源/漏區(qū)(第三雜質(zhì)擴(kuò)散區(qū)和第四雜質(zhì)擴(kuò)散區(qū))24c和24c的雜質(zhì)濃度變成不合需要地增加，而這又導(dǎo)致在P型第一阱3與區(qū)域24c和24d之間界面處的P-η結(jié)的梯度變陡。因而，襯底與源/漏區(qū)之間的結(jié)漏電流增加。為避免上述缺陷，在這種類型的半導(dǎo)體器件中，用作閃存單元FL的源/漏區(qū)的第一雜質(zhì)擴(kuò)散區(qū)24a和第二雜質(zhì)擴(kuò)散區(qū)24b的雜質(zhì)濃度被設(shè)定成高于用作選擇晶體管TRsa的源/漏區(qū)的第三雜質(zhì)擴(kuò)散區(qū)24c和第四雜質(zhì)擴(kuò)散區(qū)24d的雜質(zhì)濃度。然而，當(dāng)具有不同雜質(zhì)濃度的區(qū)域24a至24d以這種方式出現(xiàn)在硅襯底I的表面層中時，在用于增強(qiáng)保持特性的熱氧化步驟(圖1L)中，隧道絕緣膜5就由于加速氧化而厚厚地生長在具有高雜質(zhì)濃度的第一雜質(zhì)擴(kuò)散區(qū)24a上。即使在執(zhí)行圖IN和圖IR所示的蝕刻步驟之后，犧牲熱氧化膜28也會留在第一雜質(zhì)擴(kuò)散區(qū)24a上，其結(jié)果是防止了如上所述的金屬硅化物層40的形成(參看圖1S)。結(jié)果，第一雜質(zhì)擴(kuò)散區(qū)24a上的第一導(dǎo)電插塞44a(參看圖1T)就與第一雜質(zhì)擴(kuò)散區(qū)24a直接接觸，在它們之間沒有金屬硅化物層40。出于這一原因，產(chǎn)生了第一導(dǎo)電插塞44a的接觸電阻增加的問題。為避免這類問題，可考慮在圖IN和圖IR所示的蝕刻步驟中，進(jìn)一步執(zhí)行回蝕，直到除去第一雜質(zhì)擴(kuò)散區(qū)24a上的隧道絕緣膜5為止。圖5是在執(zhí)行這種蝕刻的情況下位于選擇晶體管TRsa附近的基本部分的放大橫剖視圖。請注意，此橫剖視圖對應(yīng)于沿著圖2F中的V-V線得到的橫剖視圖。如圖所示，當(dāng)執(zhí)行回蝕以除去第一雜質(zhì)擴(kuò)散區(qū)24a上的厚犧牲熱氧化膜28時，在選擇晶體管TRsa旁的器件隔離絕緣膜2也被蝕刻。結(jié)果，器件隔離絕緣膜2的上表面就變成低于第四雜質(zhì)擴(kuò)散區(qū) 24d。當(dāng)器件隔離絕緣膜2具有上述這樣低的上表面時，金屬硅化物層40也形成于器件隔離槽Ia中。結(jié)果，就產(chǎn)生了另一問題第四雜質(zhì)擴(kuò)散區(qū)24d上的第一導(dǎo)電插塞44a和第一 P阱3由于金屬硅化物層40而導(dǎo)致電短路。
鑒于上述問題，本發(fā)明提出以下實(shí)施例。(2)本發(fā)明實(shí)施例的說明圖6A至圖6C是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件在制造過程中的橫剖視圖。為了制造這種半導(dǎo)體器件，首先執(zhí)行圖IA至圖IP的上述工藝。接下來，如圖6A所示，在隧道絕緣膜5和閃存單元FL各自上形成圖IQ所示的第七光致抗蝕劑圖案39。第七光致抗蝕劑圖案39具有位于柵電極8b的接觸區(qū)CR之上的窗口 39a，且具有位于第一雜質(zhì)擴(kuò)散區(qū)24a的部分區(qū)域(partial region) PR之上的窗口 39b。在此之后，在第一雜質(zhì)擴(kuò)散區(qū)24a的部分區(qū)域PR中，通過經(jīng)由窗口 39b進(jìn)行蝕刻，來除去如上所述由于加速氧化而厚厚地形成的隧道絕緣膜5。同時，通過經(jīng)由柵電極Sb的接觸區(qū)CR之上的窗口 39a進(jìn)行蝕刻，來除去中間絕緣膜12。如參考圖IQ所作的描述，上述蝕刻是利用氟基氣體作為蝕刻氣體進(jìn)行的各向異性蝕刻。請注意，第七光致抗蝕劑圖案39的窗口 39b從浮柵8a旁的絕緣側(cè)壁30a偏移。因而，絕緣側(cè)壁30a與部分區(qū)域PR之間的隧道絕緣膜5被第七光致抗蝕劑圖案39覆蓋，且留下而不被蝕刻。在此次蝕刻結(jié)束之后，除去第七光致抗蝕劑圖案39。接下來，如圖6B所示，通過執(zhí)行與圖IR和圖IS所示的工藝相同的工藝，在第一雜質(zhì)擴(kuò)散區(qū)24a至第六雜質(zhì)擴(kuò)散區(qū)24f上形成由硅化鈦制成的金屬硅化物層40。此處，由于在之前的步驟中除去了位于第一雜質(zhì)擴(kuò)散區(qū)24a的部分區(qū)域PR中的隧道絕緣膜5，因此上述金屬硅化物層40也形成于部分區(qū)域PR中。此后，通過執(zhí)行圖IT至圖IV所示的上述工藝，來完成根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的基本結(jié)構(gòu)，如圖6C所示。用于對設(shè)置于上述半導(dǎo)體器件中的閃存單元FL進(jìn)行讀出和寫入信息的方法類似于參考圖3和圖4所描述的方法，且因此而省略其描述。根據(jù)上述實(shí)施例，在圖6A所示的步驟中，除去由于加速氧化而厚厚地形成于第一雜質(zhì)擴(kuò)散區(qū)24a的部分區(qū)域PR中的隧道絕緣膜5。因而，金屬硅化物層40也可形成于部分區(qū)域PR中。
因此，位于第一雜質(zhì)擴(kuò)散區(qū)24a之上的第一插塞44a (參看圖6C)連接到金屬硅化物層40，由此能夠降低第一導(dǎo)電插塞44a的接觸電阻。在形成了具有不同雜質(zhì)濃度的第一雜質(zhì)擴(kuò)散區(qū)24a至第四雜質(zhì)擴(kuò)散區(qū)24d這種情況下，如在本發(fā)明實(shí)施例中，能夠特別容易地獲得上述優(yōu)點(diǎn)。在此情況下，通過如上所述執(zhí)行用于改善保持特性的熱氧化步驟(圖1L)，使隧道絕緣膜5在第一雜質(zhì)擴(kuò)散區(qū)24a至第四雜質(zhì)擴(kuò)散區(qū)24d上具有不同的膜厚。而且，如上所述，除去柵電極Sb的接觸區(qū)CR中不必要的中間絕緣膜12的步驟(圖6A)起到了除去部分區(qū)域PR中的隧道絕緣膜5的作用。所以，能夠避免工藝數(shù)目增加。
上述內(nèi)容應(yīng)視為僅僅說明本發(fā)明的原理。此外，由于許多修改和改變對于本領(lǐng)域技術(shù)人員來說都是易于想到的，所以不希望將本發(fā)明限制在所示出和描述的精確構(gòu)造和用途，因此，所有適當(dāng)?shù)男薷暮偷韧桨缚烧J(rèn)為均落入本發(fā)明在所附權(quán)利要求及其等同方案中的范圍內(nèi)。
權(quán)利要求
1.一種用于制造半導(dǎo)體器件的方法，包括 在半導(dǎo)體襯底之上，順序形成熱氧化膜、第一導(dǎo)電膜及中間絕緣膜； 在所述中間絕緣膜之上形成第二導(dǎo)電膜； 通過圖案化所述第一導(dǎo)電膜、所述中間絕緣膜及所述第二導(dǎo)電膜，形成設(shè)置有浮柵、所述中間絕緣膜及控制柵的閃存單元； 在所述半導(dǎo)體襯底位于所述控制柵旁的部分中，形成將作為所述閃存單元的源/漏區(qū)的第一雜質(zhì)擴(kuò)散區(qū)和第二雜質(zhì)擴(kuò)散區(qū)； 在形成所述第一雜質(zhì)擴(kuò)散區(qū)和所述第二雜質(zhì)擴(kuò)散區(qū)之后，將所述半導(dǎo)體襯底和所述浮 柵各自的表面熱氧化； 在熱氧化之后，在所述熱氧化膜和所述閃存單元之上，形成光致抗蝕劑圖案，所述光致抗蝕劑圖案在所述第一雜質(zhì)擴(kuò)散區(qū)的部分區(qū)域之上設(shè)置有窗口； 通過經(jīng)由所述窗口進(jìn)行蝕刻，除去所述部分區(qū)域中的所述熱氧化膜； 除去所述光致抗蝕劑圖案； 在所述第一雜質(zhì)擴(kuò)散區(qū)的所述部分區(qū)域上形成金屬硅化物層； 形成覆蓋所述閃存單元的層間絕緣膜； 在位于所述部分區(qū)域之上的所述層間絕緣膜中，形成第一孔；以及 在所述第一孔中形成連接到所述金屬硅化物層的導(dǎo)電插塞。
2.根據(jù)權(quán)利要求I所述的用于制造半導(dǎo)體器件的方法，其中，當(dāng)形成所述閃存單元時 在與所述閃存單元間隔的部分中的所述熱氧化膜上留下所述第一導(dǎo)電膜、所述中間絕緣膜、及所述第二導(dǎo)電膜，并且將所留下的所述第一導(dǎo)電膜設(shè)定成MOS晶體管的柵電極；所述制造方法還包括以下步驟在所述柵電極旁的半導(dǎo)體襯底部分中，形成第三雜質(zhì)擴(kuò)散區(qū)和第四雜質(zhì)擴(kuò)散區(qū)作為所述MOS晶體管的源/漏區(qū)，所述第三雜質(zhì)擴(kuò)散區(qū)和所述第四雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度比所述第一雜質(zhì)擴(kuò)散區(qū)和所述第二雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度低；其中所述第二雜質(zhì)擴(kuò)散區(qū)和所述第三雜質(zhì)擴(kuò)散區(qū)是鄰近地形成的。
3.根據(jù)權(quán)利要求2所述的用于制造半導(dǎo)體器件的方法，其中 將所述第一雜質(zhì)擴(kuò)散區(qū)至第四雜質(zhì)擴(kuò)散區(qū)設(shè)定成具有相同的導(dǎo)電類型；并且 所述MOS晶體管起到所述閃存單元的選擇晶體管的功能。
4.根據(jù)權(quán)利要求2所述的用于制造半導(dǎo)體器件的方法，還包括 在形成所述閃存單元后，除去位于所述MOS晶體管的柵電極的接觸區(qū)之上的所述第二導(dǎo)電膜，其中 當(dāng)在所述部分區(qū)域中除去所述熱氧化膜時，通過蝕刻來除去位于所述接觸區(qū)中的所述中間絕緣膜； 當(dāng)形成所述金屬硅化物層時，在位于所述接觸區(qū)中的所述柵電極的上表面上也形成所述金屬娃化物層， 當(dāng)在所述層間絕緣膜中形成所述第一孔時，在所述接觸區(qū)內(nèi)的所述層間絕緣膜中形成第二孔；并且 當(dāng)形成所述第一導(dǎo)電插塞時，在所述第二孔中形成連接到位于所述柵電極上的所述金屬硅化物層的第二導(dǎo)電插塞。
5.根據(jù)權(quán)利要求4所述的用于制造半導(dǎo)體器件的方法，還包括在形成所述第二導(dǎo)電膜之前，除去形成于所述半導(dǎo)體襯底的外圍電路區(qū)中的所述熱氧化膜、所述第一導(dǎo)電膜及所述中間絕緣膜；以及 在除去所述外圍電路區(qū)中的所述熱氧化膜之后，在位于所述外圍電路區(qū)中的所述硅襯底的上表面上形成柵極絕緣膜，其中 當(dāng)形成所述第二導(dǎo)電膜時，在位于所述外圍電路區(qū)中的所述柵極絕緣膜上也形成所述第二導(dǎo)電膜；并且 當(dāng)除去所述接觸區(qū)之上的所述第二導(dǎo)電膜時，將位于所述外圍電路區(qū)中的所述第二導(dǎo)電膜圖案化成外圍電路的柵電極。
6.根據(jù)權(quán)利要求I所述的用于制造半導(dǎo)體器件的方法，還包括 在所述浮柵旁形成絕緣側(cè)壁； 當(dāng)形成所述光致抗蝕劑圖案時，使得所述窗口從所述絕緣側(cè)壁偏移，由此當(dāng)蝕刻所述熱氧化膜時，在所述第一雜質(zhì)擴(kuò)散區(qū)的所述部分區(qū)域與所述絕緣側(cè)壁之間留下所述熱氧化膜。
7.根據(jù)權(quán)利要求I所述的用于制造半導(dǎo)體器件的方法，其中形成所述閃存單元的隧道絕緣膜作為所述熱氧化膜。
8.根據(jù)權(quán)利要求I所述的用于制造半導(dǎo)體器件的方法，其中形成ONO膜作為所述中間絕緣膜。
9.根據(jù)權(quán)利要求I所述的用于制造半導(dǎo)體器件的方法，其中形成多晶硅膜作為所述的第一導(dǎo)電膜和第二導(dǎo)電膜。
10.根據(jù)權(quán)利要求6所述的用于制造半導(dǎo)體器件的方法，其中 當(dāng)在所述浮柵旁形成絕緣側(cè)壁時，在所述柵電極旁形成絕緣側(cè)壁， 在除去所述光致抗蝕劑圖案后，所述第三雜質(zhì)區(qū)和所述第四雜質(zhì)區(qū)上除了位于所述絕緣側(cè)壁下方之外的所述熱氧化膜被除去，并且 當(dāng)在所述第一雜質(zhì)擴(kuò)散區(qū)的所述部分區(qū)域上形成金屬硅化物層時，在所述第三雜質(zhì)區(qū)和所述第四雜質(zhì)區(qū)上所述熱氧化膜被除去的部分上形成金屬硅化物層。
全文摘要
本發(fā)明提供一種用于制造半導(dǎo)體器件的方法。該制造方法包括以下步驟形成設(shè)置有浮柵、中間絕緣膜、及控制柵的閃存單元；形成第一雜質(zhì)擴(kuò)散區(qū)和第二雜質(zhì)擴(kuò)散區(qū)；將硅襯底和浮柵的表面熱氧化；經(jīng)由光致抗蝕劑圖案的窗口蝕刻部分區(qū)域中的隧道絕緣膜；在部分區(qū)域中的第一雜質(zhì)擴(kuò)散區(qū)上形成金屬硅化物層；形成覆蓋閃存單元的層間絕緣膜；以及在層間絕緣膜的第一孔中形成連接到金屬硅化物層的導(dǎo)電插塞。本發(fā)明能夠防止器件隔離絕緣膜在蝕刻熱絕緣膜時被蝕刻。
文檔編號H01L21/285GK102969279SQ201210487029
公開日2013年3月13日 申請日期2008年1月29日 優(yōu)先權(quán)日2007年2月22日
發(fā)明者山田哲也 申請人:富士通半導(dǎo)體股份有限公司