主動元件陣列基板及其電路堆疊結構的制作方法
【專利摘要】本發(fā)明揭露一種電路堆疊結構，其中電路堆疊結構包含導線層、撐持部與保護層。導線層包含多個間隔排列的金屬線，撐持部分別位于任二相鄰的金屬線間的間隙內，且與金屬線電性絕緣。保護層覆蓋導線層與撐持部，通過撐持部的支持，使得保護層的頂面對應撐持部的區(qū)域與對應各金屬線的區(qū)域齊平。
【專利說明】主動元件陣列基板及其電路堆疊結構
【技術領域】
[0001]本發(fā)明有關于一種電路堆疊結構，且特別是有關于一種主動元件陣列基板的電路堆疊結構。
【背景技術】
[0002]圖1為已知一種主動元件陣列基板10的局部上視圖。如圖1所示，此主動元件陣列基板10包含一玻璃基板20、一驅動芯片30、多條數(shù)據(jù)線40與多條掃描線50。數(shù)據(jù)線40、掃描線50與驅動芯片30皆配置于玻璃基板20上。此驅動芯片30 —方面耦接數(shù)據(jù)線40與掃描線50，另一方面透過玻璃基板20上的一過渡線路區(qū)60連接一可撓式電路板接墊區(qū)80。過渡線路區(qū)60位于驅動芯片30與可撓式電路板接墊區(qū)80之間，其內的走線延續(xù)自可撓式電路板接墊區(qū)80到驅動芯片30的走線，以便交換信號于驅動芯片30與可撓式電路板接墊區(qū)80之間。然而，因為過渡線路區(qū)60無任何防刮設計，因此時常有刮傷問題產生。
[0003]圖2為圖1的2-2剖面圖。如圖2所示，具體而言，過渡線路區(qū)60包含一電路堆疊結構70，配置于玻璃基板20 (glass)上，其由下至上依序包含一絕緣層71 (GI)、一導線層72 (metal)與一保護層75 (passivation)。導線層72包含多個間隔配置于絕緣層71上的金屬線73，保護層75覆蓋于導線層72上。由于任二相鄰金屬線73之間具有間隙74，使得形成保護層75時，保護層75會依據(jù)各金屬線73與其間隙74的凹凸特征而分別成型對應的隆起部76與凹陷部77。
[0004]然而，由于此電路堆疊結構70上的隆起部76與凹陷部77彼此存在著若干形式上的差異，例如高低落差不同或接觸面積不同的差異，使得此過渡線路區(qū)60的保護層75遭受硬物劃過時，容易導致凹陷部77形成受力集中點，或者，隆起部76承受過大的摩擦力，如此，將無法有效保護導線層72線路，且提高導線層72被破壞的風險，進而增加制造或維修成本。

【發(fā)明內容】

[0005]本發(fā)明提供一種主動元件陣列基板及其電路堆疊結構，用以極小化此過渡線路區(qū)上的隆起部與凹陷部彼此存在的差異，例如高低落差或接觸面積不同的差異，以降低此過渡線路區(qū)上遭受硬物劃過所產生的破壞力，降低其內線路遭受破壞的風險。
[0006]在本發(fā)明的一實施方式中，此種主動兀件陣列基板包含一玻璃基板、一驅動芯片、一可撓式電路板接墊區(qū)、一過渡線路區(qū)。驅動芯片配置于玻璃基板上。可撓式電路板接墊區(qū)配置于玻璃基板上。過渡線路區(qū)介于驅動芯片與可撓式電路板接墊區(qū)之間，包含一電路堆疊結構。電路堆疊結構沿玻璃基板表面分為多個交替排列的第一區(qū)域與第二區(qū)域。電路堆疊結構包含一第一導線層、多個第一撐持部與一保護層。第一導線層疊設于玻璃基板上，包含多個間隔配置的第一金屬線。各第一金屬線與其中一第一區(qū)域的區(qū)域范圍相符，且連接可撓式電路板接墊區(qū)與驅動芯片。任二相鄰的第一金屬線間的間隙的區(qū)域范圍與其中一第二區(qū)域的區(qū)域范圍相符。第一撐持部分別配置于第二區(qū)域內，且與第一金屬線、可撓式電路板接墊區(qū)以及驅動芯片電性絕緣。保護層覆蓋于第一導線層與第一撐持部上。如此，通過第一撐持部的支撐，保護層位于第一區(qū)域的頂面與保護層位于第二區(qū)域的頂面齊平。
[0007]由于這些第一撐持部被埋設于任二相鄰的第一金屬線間的間隙內，使得保護層形成后，保護層位于第二區(qū)域的頂面大致與保護層位于第一區(qū)域的頂面等高，盡可能墊高前述已知結構中于對應任二相鄰金屬線之間所分別產生的凹陷部，以致縮小了前述已知結構中隆起部與凹陷部彼此存在的高低落差。如此，便可消除前述已知結構中此過渡線路區(qū)上的凹陷部會形成受力集中點的特征，進而保護線路減少刮傷風險，以提高合格率。
[0008]在本發(fā)明的另一實施方式中，此種主動兀件陣列基板包含一玻璃基板、一驅動芯片、一可撓式電路板接墊區(qū)、一過渡線路區(qū)。驅動芯片配置于玻璃基板上?？蓳鲜诫娐钒褰訅|區(qū)配置于玻璃基板上。過渡線路區(qū)介于驅動芯片與可撓式電路板接墊區(qū)之間，包含一電路堆疊結構。電路堆疊結構包含一第三絕緣層、一第一導線層、多個第六撐持部與一保護層。第三絕緣層位于玻璃基板上。第一導線層疊設于玻璃基板上，包含多個間隔配置的第一金屬線，各第一金屬線連接可撓式電路板接墊區(qū)與驅動芯片。第六撐持部呈狹長狀，平行地排列于第三絕緣層上，且與第一金屬線、可撓式電路板接墊區(qū)以及驅動芯片電性絕緣。保護層覆蓋于第一導線層與第六撐持部上，以致保護層的一頂面形成多個對齊這些第六撐持部的凸部。
[0009]由于這些第六撐持部被間隔地埋設于電路堆疊結構中，利用這些第六撐持部的段差可于形成后的保護層頂面形成凹凸不平表面，故，縮小了前述已知結構中隆起部與凹陷部彼此存在的摩擦度不一致的差異，因而可借此降低硬物劃過所產生的摩擦力，保護線路減少刮傷風險，以提聞合格率。
[0010]在本發(fā)明的又一實施方式中，此種主動兀件陣列基板包含一玻璃基板、一驅動芯片、一可撓式電路板接墊區(qū)、一過渡線路區(qū)。驅動芯片配置于玻璃基板上?？蓳鲜诫娐钒褰訅|區(qū)配置于玻璃基板上。過渡線路區(qū)介于驅動芯片與可撓式電路板接墊區(qū)之間，包含一電路堆疊結構。電路堆疊結構包含一第一導線層、一第四絕緣層、一第二導線層與一保護層。第一導線層包含多個第一金屬線。第一金屬線間隔配置于玻璃基板上，且連接可撓式電路板接墊區(qū)與該驅動芯片。第四絕緣層覆蓋于玻璃基板與第一金屬線上，包含多個間隔配置于絕緣層的貫穿口。貫穿口僅顯露出第一金屬線。第二導線層包含多個第二金屬線。第二金屬線間隔地配置于第四絕緣層上。各第二金屬線填入貫穿口并于貫穿口內接觸對應的第一金屬線。保護層覆蓋于第四絕緣層與第二金屬線上，以致保護層的一頂面形成多個分別對齊貫穿口的凹口。
[0011]由于第四絕緣層上形成多個貫穿口，使得形成后的第二金屬線以及保護層頂面都具有對應這些貫穿口的凹凸不平表面，故，縮小了前述已知結構中隆起部與凹陷部彼此存在的接觸面積不一致的差異，因而可借此降低硬物劃過保護層的接觸面積，降低硬物刮傷線路的風險，以提高合格率。此外，由于各第二金屬線電性導接其中第一金屬線，使得對過渡線路區(qū)所施加的電流可平均通過第一金屬線及第二金屬線，故，因此可降低阻值。
[0012]綜上所述，由于本發(fā)明可實現(xiàn)極小化前述已知結構中過渡線路區(qū)上的隆起部與凹陷部彼此存在的差異，使其借此降低遭受硬物劃過所產生的摩擦力，有助降低其內線路遭受破壞的風險，進而提高合格率、避免制造或維修成本的增加?！緦＠綀D】

【附圖說明】
[0013]為讓本發(fā)明的上述和其他目的、特征、優(yōu)點與實施例能更明顯易懂，所附附圖的詳細說明如下:
[0014]圖1為已知一種主動元件陣列基板的局部上視圖；
[0015]圖2為圖1的2-2剖面圖；
[0016]圖3為本發(fā)明主動兀件陣列基板于一實施方式的局部上視圖；
[0017]圖4為圖3于第一實施例的1-1剖面圖；[0018]圖5為圖3于第一實施例的一變化下的1-1剖面圖；
[0019]圖6為本發(fā)明主動元件陣列基板于第一實施例的另一變化下的剖面圖；
[0020]圖7為圖3于第二實施例的一變化下的1-1剖面圖；
[0021]圖8為圖3于第二實施例的另一變化下的1-1剖面圖；
[0022]圖9為本發(fā)明主動元件陣列基板于第二實施例的又一變化下的剖面圖；
[0023]圖10為本發(fā)明主動元件陣列基板于第二實施例的再一變化下的剖面圖；
[0024]圖11為圖3于第三實施例的一變化下的1-1剖面圖；
[0025]圖12為圖3于第三實施例的另一變化下的1-1剖面圖；
[0026]圖13為本發(fā)明主動元件陣列基板于第三實施例的一變化下的剖面圖；
[0027]圖14為本發(fā)明主動元件陣列基板于另一實施方式的局部上視圖；
[0028]圖15為圖14于第四實施例的I1-1I剖面圖；
[0029]圖16為圖14于第五實施例的I1-1I剖面圖；
[0030]圖17為本發(fā)明主動元件陣列基板于又一實施方式的局部上視圖；
[0031]圖18為圖17于第六實施例的II1-1II剖面圖。
[0032]【主要元件符號說明】
[0033]10:主動元件陣列基板
[0034]20:玻璃基板
[0035]30:驅動芯片
[0036]40:數(shù)據(jù)線
[0037]50:掃描線
[0038]60:過渡線路區(qū)
[0039]70:電路堆疊結構
[0040]71:絕緣層
[0041]72:導線層
[0042]73:金屬線
[0043]74:間隙
[0044]75:保護層
[0045]76:隆起部
[0046]77:凹陷部
[0047]80:可撓式電路板接墊區(qū)
[0048]100、101、102:主動元件陣列基板
[0049]110、111、112:玻璃基板[0050]120、121、122:驅動芯片
[0051]130、131、132:像素陣列
[0052]140、141、142:掃描線區(qū)
[0053]150、151、152:數(shù)據(jù)線區(qū)
[0054]160、161、162:可撓式電路板接墊區(qū)
[0055]200、201、202:過渡線路區(qū)
[0056]300、301、302:電路堆疊結構
[0057]400、401、402、403、404、405:第一導線層
[0058]410、411、412、413、414、415:第一金屬線
[0059]420:隆起
[0060]430:凹陷處
[0061]500、501、502:第二導線層
[0062]510,511:第二金屬線
[0063]610,611:第一絕緣層
[0064]620,621:第二絕緣層
[0065]623:凹入部
[0066]624、625:貫穿口
[0067]630,631:第三絕緣層
[0068]632:凹槽
[0069]640:第四絕緣層
[0070]700,710,711:第一撐持部
[0071]720,721:第二撐持部
[0072]730:第三撐持部
[0073]740:第四撐持部
[0074]750:第五撐持部
[0075]760,761:第六撐持部
[0076]800,801,802,803,804,805:保護層
[0077]820A、820B、821、822A、822B、823:凸部
[0078]830、831:凹口
[0079]A:第一區(qū)域
[0080]B:第二區(qū)域
[0081]D1、D2:最小垂直距離
[0082]Gl:第一間隙
[0083]G2:第二間隙
[0084]M:凹陷標記
【具體實施方式】
[0085]以下將以附圖及詳細說明清楚說明本發(fā)明的精神，如熟悉此技術的人員在了解本發(fā)明的實施例后，當可由本發(fā)明所教示的技術，加以改變及修飾，其并不脫離本發(fā)明的精神與范圍。
[0086]本發(fā)明提供一種主動元件陣列基板及其電路堆疊結構，用以縮短前述已知結構中隆起部與凹陷部彼此存在的差異，例如高低落差、摩擦程度或接觸面積不同的差異，以降低此過渡線路區(qū)遭受硬物劃過所產生的破壞力，降低其內線路遭受破壞的風險。
[0087]以下將根據(jù)上述描述揭露出數(shù)個實施方式，以進一步闡明本發(fā)明通過極小化前述已知結構中隆起部與凹陷部彼此差異的精神，然而，以下各實施方式于說明書的例子僅為說明，本發(fā)明并不僅限于此。設計人員可依上述精神選擇適當?shù)募夹g手段來達成前述已知結構中隆起部與凹陷部之間的差異。
[0088]圖3為本發(fā)明主動元件陣列基板100于一實施方式的局部上視圖。請參閱圖1、圖
3。此主動兀件陣列基板100包含一玻璃基板110、一驅動芯片120、一像素陣列130、一掃描線區(qū)140 (scan line)、一數(shù)據(jù)線區(qū)150 (source line或data line)以及一可撓式電路板接墊區(qū)(FPC pad)160。數(shù)據(jù)線區(qū)150、掃描線區(qū)140、像素陣列130、驅動芯片120與可撓式電路板接墊區(qū)160皆配置于玻璃基板110上。數(shù)據(jù)線區(qū)150內有多條數(shù)據(jù)線，位于像素陣列130的一側，掃描線區(qū)140內有多條掃描線，可分為二部分，分別位于數(shù)據(jù)線區(qū)150的二相對側，并朝像素陣列130的二側延伸，且數(shù)據(jù)線區(qū)150內的數(shù)據(jù)線(圖中未示)以及掃描線區(qū)140內的掃描線(圖中未示)皆耦接于此驅動芯片120的同側?？蓳鲜诫娐钒褰訅|區(qū)160位于驅動芯片120相對掃描線區(qū)140的另側，且透過玻璃基板110上的一過渡線路區(qū)200連接驅動芯片120。過渡線路區(qū)200位于驅動芯片120與可撓式電路板接墊區(qū)160之間，其內的走線延續(xù)自可撓式電路板接墊區(qū)160到驅動芯片120的走線，以便交換信號于驅動芯片120與可撓式電路板接墊區(qū)160之間。
[0089]圖4為圖3于第一實施例的1-1剖面圖。請參閱圖3、圖4。所述過渡線路區(qū)200包含一電路堆疊結構300。電路堆疊結構300沿玻璃基板110表面的延伸方向分為多個交替排列的第一區(qū)域A與第二區(qū)域B。電路堆疊結構300包含一第一導線層400、一絕緣層(于此第一實施例中后稱第一絕緣層610)、多個第一撐持部700與一保護層800。
[0090]第一導線層400包含多個第一金屬線410，這些第一金屬線410彼此間隔排列，故，任二相鄰的第一金屬線410間具有一第一間隙G1，而且每一第一金屬線410兩端分別連接可撓式電路板接墊區(qū)160與驅動芯片120。每一第一區(qū)域A的范圍被定義為恰等于每一第一金屬線410由可撓式電路板接墊區(qū)160朝驅動芯片120所延伸的區(qū)域面積，且每一第一區(qū)域A的深度是由保護層800至玻璃基板110。每一第二區(qū)域B的范圍被定義為恰等于任一上述第一間隙Gl由可撓式電路板接墊區(qū)160朝驅動芯片120所延伸的區(qū)域面積。各第一撐持部700分別配置于任二相鄰的第一金屬線410間的第一間隙Gl (即第二區(qū)域B)內，且與第一金屬線410、可撓式電路板接墊區(qū)160以及驅動芯片120電性絕緣。第一絕緣層610夾設于保護層800與玻璃基板110之間。保護層800覆蓋于第一導線層400、第一絕緣層610與這些第一撐持部700上，位于電路堆疊結構300相對玻璃基板110的最外側，且保護層800于第一區(qū)域A的頂面大致與保護層800于第二區(qū)域B的頂面齊平。
[0091]如此，便可縮小了前述已知結構中隆起部與凹陷部彼此存在的高低落差，有助消除前述已知結構中凹陷部被形成受力集中點的問題，進而保護線路、減少刮傷風險，以提高合格率。
[0092]請參閱圖3、圖4。第一實施例中，第一絕緣層610配置于玻璃基板110上，例如，直接地位于玻璃基板Iio上。第一導線層400位于第一絕緣層610上，換句話說，第一絕緣層610位于第一導線層400與玻璃基板110之間，甚至第一絕緣層610直接地位于第一導線層400與玻璃基板110之間。
[0093]各第一撐持部700位于第一導線層400內，且與各第一金屬線410共處同層平面，意即，各第一撐持部700的一底面至一基準平面(例如玻璃基板110頂面)的最小垂直距離Dl與各第一金屬線410的一底面至此基準平面(例如玻璃基板110頂面)的最小垂直距離D2相等。
[0094]此外，此實施例中，保護層800覆蓋第一絕緣層610、第一撐持部700與各第一金屬線410時，保護層800于各第二區(qū)域B中覆蓋第一撐持部700，且于各第一撐持部700的二相對側直接接觸第一絕緣層610，以便阻絕各第一撐持部700與其兩側第一金屬線410的實體接觸。
[0095]制作時，第一絕緣層610、第一導線層400 (第一金屬線410與第一撐持部700)與保護層800依序形成于玻璃基板110上，通過各第一撐持部700與第一金屬線410作基礎，形成后的保護層800于各第一區(qū)域A以及第二區(qū)域B的頂面形成相對的突起狀，以確保保護層800于第一區(qū)域A的頂面大致與保護層800于第二區(qū)域B的頂面齊平。此外，由于保護層800填補了各第一撐持部700的二相對側與其兩側第一金屬線410之間的凹陷處430，使得保護層800的頂面亦反映出對齊各凹陷處430的凹陷標記M，故保護層800頂面的任二相鄰的凹陷標記M之間便可定義出保護層800于各第二區(qū)域B的頂面。
[0096]須了解到，在此實施例的變化中，各第一撐持部的材質可為導電金屬或非金屬，如非晶硅等半導體材料，然而，本發(fā)明不僅限于此。各第一撐持部的厚度(或高度)與各第一金屬線的厚度(或高度)相同，然而，本發(fā)明不僅限于此。各第一撐持部呈條狀，為一偽金屬線圖案(Dummy pattern),其長度小于各第一金屬線從驅動芯片延伸至可撓式電路板接墊區(qū)的長度，以確保第一撐持部的兩端不致導接可撓式電路板接墊區(qū)與驅動芯片，然而，本發(fā)明不僅限于此。
[0097]圖5為圖3于第一實施例的一變化下的1-1剖面圖。請參閱圖3、圖5?；趫D4的特征下，在第一實施例的一變化中，第一撐持部710完全填滿于第一間隙Gl內，并實體接觸其兩側第一金屬線410,由于第一撐持部710為非導體材質，故，第一撐持部710與其兩側的第一金屬線410電性絕緣。
[0098]由于各第一撐持部710完全填滿于第一間隙Gl內，并且各第一撐持部710與其兩側的第一金屬線410共平面，故，當保護層800形成后，保護層800位于第一區(qū)域A的頂面與保護層800位于第二區(qū)域B的頂面共平面。
[0099]須了解到，在此實施例的變化中，各第一撐持部的材質可為絕緣材料或半導體材料，如非晶硅等，然而，本發(fā)明不僅限于此。各第一撐持部的厚度(或高度)與各第一金屬線的厚度(或高度)相同，然而，本發(fā)明不僅限于此。各第一撐持部呈條狀，為一偽金屬線圖案(Dummy pattern),其長度小于各第一金屬線從驅動芯片延伸至可撓式電路板接墊區(qū)的長度，以確保第一撐持部的兩端不致導接可撓式電路板接墊區(qū)與驅動芯片，然而，本發(fā)明不僅限于此。
[0100]圖6為本發(fā)明主動元件陣列基板于第一實施例的另一變化下的剖面圖。請參閱圖
6。在第一實施例的另一變化中，電路堆疊結構300還包含多個間隔配置的第三撐持部730。這些第三撐持部730排列于第一絕緣層610上。在此變化中，這些第三撐持部730僅位于第一絕緣層610的第一區(qū)域A內。更具體地，這些第三撐持部730呈直線狀，彼此平行地排列于第一絕緣層610的的第一區(qū)域A內，且被各第一金屬線410所包覆，即這些第三撐持部730內嵌于各第一金屬線410內。
[0101]如此，制作時，第一絕緣層610、第一導線層400與保護層800依序形成于玻璃基板110上，通過各第三撐持部730作基礎，使得各第一金屬線410的頂面與保護層800于第一區(qū)域A的頂面皆反映出對應這些第三撐持部730的凹凸不平的粗糙表面，例如各第一金屬線410的頂面形成多個對齊且匹配這些第三撐持部730的隆起420，保護層800于第一區(qū)域A的頂面形成多個對齊且匹配這些第三撐持部730的凸部820A。通過各第一撐持部700作基礎，使得保護層800于第二區(qū)域B的頂面皆反映出對應這些第一撐持部700的凹凸不平表面，例如保護層800于第二區(qū)域B的頂面形成對齊且匹配第一撐持部700的凸部820B。這些凸部820A、820B相互間隔地分布于保護層800的第一區(qū)域A與第二區(qū)域B內，且這些凸部820A、820B的頂面皆大致齊平。
[0102]如此，由于保護層的頂面形成凹凸不平表面，更可縮小了前述已知結構中隆起部與凹陷部彼此存在的摩擦度不一致的差異，因而更可借此降低遭受硬物劃過所產生的摩擦力，保護線路減少刮傷風險，以提聞合格率。
[0103]須了解到，在此實施例的變化中，各第一撐持部的材質可為導電金屬或非金屬，如非晶硅等半導體材料，各第三撐持部的材質可為半導體材料，如非晶硅等，然而，本發(fā)明不僅限于此。各第一撐持部的厚度(或高度)與各第三撐持部的厚度(或高度)相同，然而，本發(fā)明不僅限于此。各第一撐持部及第三撐持部呈條狀，分別為一偽金屬線圖案(Dummypattern)，其長度小于各第一金屬線從驅動芯片延伸至可撓式電路板接墊區(qū)的長度，以確保第一撐持部及第三撐持部的兩端不致導接可撓式電路板接墊區(qū)與驅動芯片，然而，本發(fā)明不僅限于此。
[0104]圖7為圖3于第二實施例的一變化下的1-1剖面圖。請參閱圖3、圖7。此第二實施例中，各第一撐持部700與各第一金屬線411共處同層平面，且絕緣層(于此第二實施例中后稱第二絕緣層620)覆蓋第一撐持部700與各第一金屬線411，且位于第一導線層401與保護層801之間。
[0105]在第二實施例的一變化中，當?shù)诙^緣層620于各第二區(qū)域B中覆蓋第一撐持部700時，第二絕緣層620于各第一撐持部700的二相對側直接接觸玻璃基板110，以便阻絕各第一撐持部700與其兩側第一金屬線411的實體接觸。
[0106]如此，制作時，第一導線層401 (第一金屬線411與第一撐持部700)、第二絕緣層620與保護層801依序形成于玻璃基板110上，通過各第一金屬線411與第一撐持部700作基礎，形成后的第二絕緣層620與保護層801皆于各第一區(qū)域A以及第二區(qū)域B的頂面形成相對的突起狀，以確保保護層801于第一區(qū)域A的頂面大致與保護層801于第二區(qū)域B的頂面齊平。
[0107]另外，由于第二絕緣層620填補了各第一撐持部700的二相對側與其兩側第一金屬線411之間的凹陷處430，使得第二絕緣層620的頂面亦形成對齊各凹陷處430的凹入部623。故，當保護層801被形成后，保護層801頂面亦反映出多個與這些凹入部623大致一一對齊的凹陷標記M。如此，保護層801頂面的任二相鄰的凹陷標記M之間便定義出保護層801于各第二區(qū)域B的頂面。
[0108]須了解到，在此實施例的變化中，各第一撐持部的材質可為導電金屬或非金屬，如非晶硅等半導體材料，然而，本發(fā)明不僅限于此。各第一撐持部的厚度(或高度)與各第一金屬線的厚度(或高度)相同，然而，本發(fā)明不僅限于此。各第一撐持部700呈條狀，為一偽金屬線圖案(Dummy pattern),其長度小于各第一金屬線從驅動芯片延伸至可撓式電路板接墊區(qū)的長度，以確保第一撐持部的兩端不致導接可撓式電路板接墊區(qū)與驅動芯片，然而，本發(fā)明不僅限于此。
[0109]圖8為圖3于第二實施例的另一變化下的1-1剖面圖。請參閱圖3、圖8?；趫D7的特征下，第二實施例的另一變化中，電路堆疊結構300還包含一第二導線層501與多個第二撐持部720。第二導線層501位于第二絕緣層620與保護層801之間，例如，直接地位于第二絕緣層620與保護層801之間。第二導線層501包含多個第二金屬線510。這些第二金屬線510彼此間隔排列于第二絕緣層620上，故，任二相鄰的第二金屬線510間具有一第二間隙G2，各第二間隙G2大致對齊其中一第一間隙G1。每一第二金屬線510兩端分別連接可撓式電路板接墊區(qū)160與驅動芯片120 (圖3)。每一第二金屬線510由可撓式電路板接墊區(qū)160朝驅動芯片120所延伸的區(qū)域面積亦等于每一第一區(qū)域A的范圍。任二相鄰的第二金屬線510間的第二間隙G2恰等于每一第二區(qū)域B的范圍。各第二撐持部720分別配置于任二相鄰的第二金屬線510間的第二間隙G2 (即第二區(qū)域B)內，且與第二金屬線510、可撓式電路板接墊區(qū)160以及驅動芯片120電性絕緣，例如避免實體接觸。如此，更通過第一撐持部700與第二撐持部720的支撐，使得保護層801于第一區(qū)域A的頂面大致更與保護層801于第二區(qū)域B的頂面齊平。
[0110]保護層801覆蓋第二撐持部720、各第二金屬線510與第二絕緣層620。當保護層801于各第二區(qū)域B中覆蓋第二撐持部720時，保護層801于各第二撐持部720的二相對側直接接觸第二絕緣層620，以便阻絕各第二撐持部720與其兩側第二金屬線510的實體接觸。
[0111]須了解到，在此實施例的變化中，各第一撐持部、第二撐持部的材質可為導電金屬或非金屬，如非晶硅等半導體材料，然而，本發(fā)明不僅限于此。各第一撐持部的厚度(或高度)與各第一金屬線的厚度(或高度)相同，各第二撐持部的厚度(或高度)與各第二金屬線的厚度(或高度)相同，然而，本發(fā)明不僅限于此。各第一撐持部、第二撐持部呈條狀，為一偽金屬線圖案(Dummypattern)，其長度小于各第一金屬線、第二金屬線從驅動芯片延伸至可撓式電路板接墊區(qū)的長度，以確保第一撐持部、第二撐持部的兩端不致導接可撓式電路板接墊區(qū)與驅動芯片，然而，本發(fā)明不僅限于此。
[0112]圖9為本發(fā)明主動元件陣列基板于第二實施例的又一變化下的剖面圖。
[0113]請參閱圖9?；趫D8的特征下，第二實施例的又一變化中，電路堆疊結構300還包含多個間隔配置的第四撐持部740。這些第四撐持部740不分第一區(qū)域A與第二區(qū)域B，而間隔地排列于該第二絕緣層620上。更具體地，這些第四撐持部740呈直線狀，彼此平行地排列于第二絕緣層620上，且被各第二金屬線510以及第二撐持部721所包覆，即部分的這些第四撐持部740內嵌于各第二金屬線510內，另部分的這些第四撐持部740內嵌于各第二撐持部721內。
[0114]如此，通過第四撐持部740作基礎，形成后的第二金屬線510與保護層801皆于各第一區(qū)域A的頂面形成相對的突起狀，以及形成后的第二撐持部721與保護層801皆于各第二區(qū)域B的頂面形成相對的突起狀，使得保護層801的頂面形成多個相互間隔的凸部821。這些凸部821皆分布于保護層801的第一區(qū)域A與第二區(qū)域B內，分別對齊這些第四撐持部740，且這些凸部821的頂面皆大致齊平。
[0115]如此，由于保護層的頂面形成凹凸不平表面，故，更可縮小了前述已知結構中隆起部與凹陷部彼此存在的摩擦度不一致的差異，因而更可借此降低遭受硬物劃過所產生的摩擦力，保護線路減少刮傷風險，以提聞合格率。
[0116]須了解到，在此實施例的變化中，各第一撐持部、第二撐持部的材質可為導電金屬或非金屬，如非晶硅等半導體材料，各第四撐持部的材質可為半導體材料，如非晶硅等，然而，本發(fā)明不僅限于此。各第一撐持部的厚度(或高度)與各第一金屬線的厚度(或高度)相同，各第二撐持部的厚度(或高度)與各第二金屬線的厚度(或高度)相同，然而，本發(fā)明不僅限于此。所有第四撐持部的厚度(或高度)彼此相同，然而，本發(fā)明不僅限于此。各第一撐持部、第二撐持部呈條狀,為一偽金屬線圖案(Dummy pattern),其長度小于各第一金屬線、第二金屬線從驅動芯片延伸至可撓式電路板接墊區(qū)的長度，以確保第一撐持部、第二撐持部的兩端不致導接可撓式電路板接墊區(qū)與驅動芯片，然而，本發(fā)明不僅限于此。
[0117]圖10為本發(fā)明主動元件陣列基板于第二實施例的再一變化下的剖面圖。請參閱圖10。在第二實施例的再一變化中，第二絕緣層620于各第一區(qū)域A中包含多個間隔排列的貫穿口 624。這些貫穿口 624于此變化中僅配置于第二絕緣層620的各第一區(qū)域A中。各第二金屬線510被形成于第二絕緣層620的各第一區(qū)域A時，通過貫穿口 624的容納空間，各第二金屬線510填入貫穿口 624內并于貫穿口 624內接觸與其同區(qū)域的第一金屬線411。
[0118]由于第二絕緣層620的貫穿口 624，形成后的第二金屬線510與保護層801皆于第一區(qū)域A的頂面形成相對的凹陷狀，具體來說，各第二金屬線510的頂部的各第一區(qū)域A中分別會形成多個相互間隔的凹入部623。這些凹入部623大致——對齊這些貫穿口 624，當保護層801被形成時，保護層801于第一區(qū)域A的頂面中便形成多個與這些凹入部623大致一一對齊的凹口 830。再者，由于第一撐持部700作基礎，形成后的保護層801于各第二區(qū)域B的頂面形成相對的突起狀，使得保護層801于第一區(qū)域A的頂面恰大致與保護層801于第二區(qū)域B的頂面齊平。
[0119]如此，由于保護層801頂面具有對應這些貫穿口 624的凹口 830，因此縮小了硬物劃過保護層801的接觸面積，降低硬物刮傷線路的風險，以提高合格率。此外，由于第二金屬線510電性導接第一金屬線411，過渡線路區(qū)200內的電流可平均通過第一金屬線411及第二金屬線510，故，因此可降低阻值。
[0120]須了解到，在此實施例的變化中，各第一撐持部的材質可為導電金屬或非金屬，如非晶硅等半導體材料。各第一撐持部的厚度(或高度)與各第一金屬線的厚度(或高度)相同，然而，本發(fā)明不僅限于此。所有貫穿孔的深度彼此相同，然而，本發(fā)明不僅限于此。各第一撐持部呈條狀，為一偽金屬線圖案(Dummy pattern),其長度小于各第一金屬線從驅動芯片延伸至可撓式電路板接墊區(qū)的長度，以確保第一撐持部的兩端不致導接可撓式電路板接墊區(qū)與驅動芯片，然而，本發(fā)明不僅限于此。
[0121]圖11為圖3于第三實施例的一變化下的1-1剖面圖。請參閱圖3、圖11。各第一撐持部711配置于玻璃基板110上。絕緣層(于第三實施例中后稱第一絕緣層611)覆蓋各第一撐持部711，各第一金屬線412配置于第一絕緣層611與保護層802之間，使得第一絕緣層611于各第一區(qū)域A內配置于第一導線層402與玻璃基板110之間，于各第二區(qū)域B內配置于各第一撐持部711與保護層802之間。如此，第三實施例中，由于各第一撐持部711不位于第一導線層402內，故，各第一撐持部711與各第一金屬線412不共處同層平面，亦即，各第一撐持部711的一底面至一基準平面(例如玻璃基板110底面)的最小垂直距離Dl與各第一金屬線412的一底面至此基準平面(例如玻璃基板110底面)的最小垂直距離D2不為相等。
[0122]此外，由于第一絕緣層611覆蓋各第一撐持部711，且各第一金屬線412配置于第一絕緣層611與保護層802之間，使得第一絕緣層611可于各第二區(qū)域B中阻絕各第一撐持部711與其二相鄰的所述第一金屬線412的實體接觸。
[0123]須了解到，在此實施例的變化中，各第一撐持部的材質可為導電金屬或非金屬，如非晶硅等半導體材料。各第一撐持部的厚度(或高度)與各第一金屬線的厚度(或高度)相同，然而，本發(fā)明不僅限于此。各第一撐持部呈條狀，為一偽金屬線圖案(Dummy pattern),其長度小于各第一金屬線從驅動芯片延伸至可撓式電路板接墊區(qū)的長度，以確保第一撐持部的兩端不致導接可撓式電路板接墊區(qū)與驅動芯片，然而，本發(fā)明不僅限于此。
[0124]圖12為圖3于第三實施例的另一變化下的1-1剖面圖。請參閱圖3、圖12。在第三實施例的另一變化中，這些第一金屬線412分別配置于玻璃基板110上。絕緣層(于第三實施例中后稱第二絕緣層621)覆蓋于玻璃基板110與各第一金屬線412上，例如，直接地覆蓋玻璃基板110與各第一金屬線412。各第一撐持部711位于第二絕緣層621上,且介于第二絕緣層621與保護層802之間，故，各第一撐持部711與各第一金屬線412非共處同層平面。
[0125]此外，第二絕緣層621于各第一區(qū)域A內位于第一導線層402與保護層802之間，且于各第二區(qū)域B中位于玻璃基板110與第一撐持部711之間，以致任二相鄰的第一金屬線412被于各第二區(qū)域B中被直接實體分離。
[0126]再者，由于第二絕緣層621位于任二相鄰的第一金屬線412之間，使得各第一撐持部711無法與此二相鄰的第一金屬線412實體接觸。
[0127]如此，由于保護層802填補了各第一撐持部711的二相對側與第二絕緣層621之間的凹陷處430，使得保護層802的頂面亦反映出對齊各凹陷處430的凹陷標記M，如此，保護層802頂面的任二相鄰的凹陷標記M之間便定義出保護層802于各第二區(qū)域B的頂面。
[0128]須了解到，在此實施例的變化中，各第一撐持部的材質可為導電金屬或非金屬，如非晶硅等半導體材料。各第一撐持部的厚度(或高度)與各第一金屬線的厚度(或高度)相同，然而，本發(fā)明不僅限于此。各第一撐持部呈條狀，為一偽金屬線圖案(Dummy pattern),其長度小于各第一金屬線從驅動芯片延伸至可撓式電路板接墊區(qū)的長度，以確保第一撐持部的兩端不致導接可撓式電路板接墊區(qū)與驅動芯片，然而，本發(fā)明不僅限于此。
[0129]圖13為本發(fā)明主動元件陣列基板于第三實施例的一變化下的剖面圖。請參閱圖13?；趫D12的特征下，在第三實施例的此變化中，電路堆疊結構300還包含多個間隔配置的第五撐持部750。這些第五撐持部750排列于第二絕緣層621上。在此變化中，這些第五撐持部750僅位于第二絕緣層621的第一區(qū)域A內。更具體地，這些第五撐持部750呈直線狀，彼此平行地排列于第二絕緣層621的的第一區(qū)域A內，且被保護層802所包覆，即這些第五撐持部750內嵌于保護層802內。
[0130]如此，制作時，第一導線層402、第二絕緣層621、這些第五撐持部750與第一撐持部711，與保護層802依序形成于玻璃基板110上，通過各第一撐持部711與第五撐持部750作基礎，使得保護層802的頂面反映出對應這些第五撐持部750與第一撐持部711的凹凸不平表面，即讓保護層802的頂面形成多個相互間隔的凸部822A、822B。這些凸部822A、822B皆分布于保護層802的第一區(qū)域A與第二區(qū)域B內，且這些凸部822A、822B的頂面皆大致齊平。
[0131]如此，由于保護層的頂面形成凹凸不平表面，更可縮小了前述已知結構中隆起部與凹陷部彼此存在的摩擦度不一致的差異，因而更可借此降低遭受硬物劃過所產生的摩擦力，保護線路減少刮傷風險，以提聞合格率。
[0132]須了解到，在此實施例的變化中，各第一撐持部的材質可為導電金屬或非金屬，如非晶硅等半導體材料，各第五撐持部的材質可為半導體材料，如非晶硅等，然而，本發(fā)明不僅限于此。各第一撐持部的厚度(或高度)與各第一金屬線的厚度(或高度)相同，然而，本發(fā)明不僅限于此。所有第五撐持部的厚度(或高度)相同，然而，本發(fā)明不僅限于此。各第一撐持部呈條狀，為一偽金屬線圖案(Dummy pattern),其長度小于各第一金屬線從驅動芯片延伸至可撓式電路板接墊區(qū)的長度，以確保第一撐持部的兩端不致導接可撓式電路板接墊區(qū)與驅動芯片，然而，本發(fā)明不僅限于此。
[0133]圖14為本發(fā)明主動元件陣列基板101于另一實施方式的局部上視圖。
[0134]請參閱圖1、圖14。此主動元件陣列基板101包含一玻璃基板111、一驅動芯片121、一像素陣列 131、一掃描線區(qū) 141 (scan line)、一數(shù)據(jù)線區(qū) 151 (source line 或 dataline)以及一可撓式電路板接墊區(qū)161。數(shù)據(jù)線區(qū)151、掃描線區(qū)141、像素陣列131、驅動芯片121與可撓式電路板接墊區(qū)161皆配置于玻璃基板111上。數(shù)據(jù)線區(qū)151、掃描線區(qū)141、像素陣列131、驅動芯片121與可撓式電路板接墊區(qū)161的細節(jié)與相對關系與上述圖3的相關描述相同，故，在此不再加以贅述。
[0135]圖15為圖14于第四實施例的I1-1I剖面圖。請參閱圖14、圖15。所述過渡線路區(qū)201包含一電路堆疊結構301。電路堆疊結構301包含一第一導線層403、一第三絕緣層630、多個第六撐持部760與一保護層803。第一導線層403與第三絕緣層630皆配置于玻璃基板111上。第一導線層403包含多個間隔配置的第一金屬線413，任二相鄰的第一金屬線413間具有一第一間隙G1，而且每一第一金屬線413兩端分別連接可撓式電路板接墊區(qū)161與驅動芯片121 (圖14)。第六撐持部760呈狹長狀，平行地排列于第三絕緣層630上，且與第一金屬線413、可撓式電路板接墊區(qū)161以及驅動芯片121電性絕緣。保護層803覆蓋于第一導線層403、第三絕緣層630、這些第六撐持部760上，位于電路堆疊結構301相對玻璃基板111的最外側，通過各第六撐持部760作基礎，使得保護層803的頂面反映出多個與這些第六撐持部760大致——對齊的凸部823。
[0136]如此，由于保護層的頂面形成凹凸不平表面，故，可縮小了前述已知結構中隆起部與凹陷部彼此存在的摩擦度不一致的差異，因而更可借此降低遭受硬物劃過所產生的摩擦力，保護線路減少刮傷風險，以提聞合格率。
[0137]請參閱圖14、圖15。在另一實施方式的第四實施例中，第三絕緣層630直接且全面地設于玻璃基板111上，且位于第一金屬線413與玻璃基板111之間。第一導線層403位于第三絕緣層630與保護層803之間，甚至，這些第一金屬線413直接地位于第三絕緣層630與保護層803之間。
[0138]由于這些第六撐持部760與這些第一金屬線413皆配置于第三絕緣層630上，甚至，第六撐持部760與第一金屬線413皆直接位于第三絕緣層630上，且第六撐持部760內嵌于第一金屬線413與保護層803內。故，各第六撐持部760與第一金屬線413共處同層平面，意即，各第一撐持部760的一底面至一基準平面(例如玻璃基板111頂面)的最小垂直距離Dl與各第一金屬線413的一底面至此基準平面(例如玻璃基板111頂面)的最小垂直距離D2相等。同樣地，由于第三絕緣層630直接且全面地設于玻璃基板111上，且第六撐持部760配置于第三絕緣層630上，使得這些第六撐持部760彼此共處同層平面。
[0139]此外，此實施例中，保護層803覆蓋第三絕緣層630、各第一金屬線413與第六撐持部760時，保護層803于第一間隙Gl中包覆至少一第六撐持部760，且于此第六撐持部760的二相對側直接接觸第三絕緣層630，以便阻絕此第六撐持部760與其兩側第一金屬線413的實體接觸。
[0140]制作時，第三絕緣層630、第六撐持部760、第一導線層403與保護層803依序形成于玻璃基板111上，通過各第六撐持部760與第一金屬線413作基礎,形成后的保護層803于其頂面形成這些凸部823。
[0141]須了解到，在此實施例的變化中，各第六撐持部的材質為半導體材料如非晶硅等，然而，本發(fā)明不僅限于此。所有第六撐持部的厚度(或高度)不需彼此一致。各第六撐持部呈線條狀，為一偽金屬線圖案(Dummy pattern),其長度小于各第一金屬線從驅動芯片延伸至可撓式電路板接墊區(qū)的長度，以確保第六撐持部的兩端不致接觸可撓式電路板接墊區(qū)與驅動芯片，然而，本發(fā)明不僅限于此。
[0142]圖16為圖14于第五實施例的I1-1I剖面圖。請參閱圖14、圖16。在另一實施方式的第五實施例中，第一導線層404位于玻璃基板111與第三絕緣層631之間，甚至，這些第一金屬線414直接地位于玻璃基板111與第三絕緣層631之間。第六撐持部761間隔地配置于第三絕緣層631與保護層804之間，且內嵌于保護層804內。
[0143]如此，由于各第六撐持部761不位于第一導線層404內，故,各第六撐持部761與各第一金屬線414不共處同層平面，亦即，各第六撐持部761的一底面至一基準平面(例如玻璃基板111的一底面)的最小垂直距離Dl與各第一金屬線414的一底面至此基準平面(例如玻璃基板111的一底面)的最小垂直距離D2不為相等。
[0144]此外，第三絕緣層631位于第一導線層404與保護層804之間，包覆這些第一金屬線414，且于第一間隙Gl內接觸玻璃基板111，并阻絕其二相鄰的第一金屬線414的實體接觸。
[0145]制作時，第一導線層404、第三絕緣層631、第六撐持部761與保護層804依序形成于玻璃基板111上，通過各第六撐持部761與第一金屬線414作基礎,形成后的保護層803于其頂面形成這些凸部823。
[0146]由于第三絕緣層631填補了任二相鄰第一金屬線414之間的凹陷處430，使得第三絕緣層631于對應第一間隙Gl處形成了對應凹陷處430的凹槽632，而至少一第六撐持部761位于此凹槽632內，使得這些第六撐持部761彼此不共處同層平面。[0147]須了解到，在此實施例的變化中，各第六撐持部的材質可為導電金屬或非金屬，如非晶硅等半導體材料。所有第六撐持部的厚度(或高度)不限須彼此一致。各第六撐持部呈線條狀，為一偽金屬線圖案(Dummy pattern)，其長度小于各第一金屬線從驅動芯片延伸至可撓式電路板接墊區(qū)的長度，以確保第六撐持部的兩端不致導接可撓式電路板接墊區(qū)與驅動芯片，然而，本發(fā)明不僅限于此。
[0148]圖17為本發(fā)明主動元件陣列基板102于又一實施方式的局部上視圖。請參閱圖1、圖17。此主動元件陣列基板102包含一玻璃基板112、一驅動芯片122、一像素陣列132、一掃描線區(qū)142 (scan line)、一數(shù)據(jù)線區(qū)152 (sourceline或data line)以及一可撓式電路板接墊區(qū)162。數(shù)據(jù)線區(qū)152、掃描線區(qū)142、像素陣列132 (圖1)、驅動芯片122與可撓式電路板接墊區(qū)162皆配置于玻璃基板112上。數(shù)據(jù)線區(qū)152、掃描線區(qū)142、像素陣列132(圖1)、驅動芯片122與可撓式電路板接墊區(qū)162的細節(jié)與相對關系與上述圖3的相關描述相同，故，在此不再加以贅述。
[0149]圖18為圖17于第六實施例的II1-1II剖面圖。請參閱圖17、圖18。所述過渡線路區(qū)202包含一電路堆疊結構302。電路堆疊結構302包含一第一導線層405、一第二導線層502、一第四絕緣層640與一保護層805。第一導線層405、第二導線層502與第四絕緣層640皆配置于玻璃基板112上。第一導線層405包含多個間隔配置的第一金屬線415，任二相鄰的第一金屬線415間具有一第一間隙G1，而且每一第一金屬線415兩端分別連接可撓式電路板接墊區(qū)162與驅動芯片122 (圖17)。
[0150]第四絕緣層640覆蓋于玻璃基板112與第一金屬線415上，包含多個間隔配置于第四絕緣層640的貫穿口 625。這些貫穿口 625僅顯露出第一金屬線415，意指第四絕緣層640對應第一間隙Gl的位置沒有設置貫穿口。第二導線層502包含多個間隔配置的第二金屬線511。任二相鄰的第二金屬線511間具有一第二間隙G2,各第二金屬線511大致對齊第一金屬線415，且各第二間隙G2大致對齊第一間隙G1。這些第二金屬線511間隔地配置于第四絕緣層640上，且各第二金屬線511大致對齊第一金屬線415，通過貫穿口 625的容納空間，各第二金屬線511填入貫穿口 625內并于貫穿口 625內接觸對應的第一金屬線415。保護層805覆蓋于第四絕緣層640與第二金屬線511上，位于電路堆疊結構302相對玻璃基板112的最外側，且通過各貫穿口 625的容納空間，保護層805的一頂面形成多個分別對齊貫穿口 625的凹口 831。
[0151]制作時，制作時，第一導線層405、第四絕緣層640、第二導線層502與保護層805依序形成于玻璃基板112上，其中在第四絕緣層640形成于第一導線層405與玻璃基板112上后，這些貫穿口 625被形成于第四絕緣層640對應各第一金屬線415的位置，使得單一個第一金屬線415便面對一至多個貫穿口 625，形成后的第二金屬線511便填補，甚至填滿于貫穿口 625內，以與第一金屬線415電性導接。
[0152]由于第四絕緣層640的貫穿口 625，形成后的第二金屬線511與保護層805皆于其對應的頂面形成相對的凹陷狀，具體來說，各第二金屬線511的頂部會形成多個相互間隔的凹入部623。這些凹入部623大致——對齊這些貫穿口 625，當保護層805被形成時，保護層805于對應位置的頂面便形成多個與這些凹入部623大致——對齊的凹口 831。
[0153]如此，由于保護層805頂面具有對應這些貫穿口 625的凹口 831，因此縮小了硬物劃過保護層805的接觸面積，降低硬物刮傷線路的風險，以提高合格率。[0154]此外，由于第二金屬線511電性導接第一金屬線415，過渡線路區(qū)202內的電流可平均通過第一金屬線415及第二金屬線511，故，因此可降低阻值。
[0155]綜上所述，由于本發(fā)明可實現(xiàn)極小化前述已知結構中過渡線路區(qū)上的隆起部與凹陷部彼此存在的差異，使其借此降低遭受硬物劃過所產生的摩擦力，有助降低其內線路遭受破壞的風險，進而提高合格率、避免制造或維修成本的增加。
[0156]本發(fā)明所揭露如上的各實施例中，并非用以限定本發(fā)明，任何熟悉此技藝者，在不脫離本發(fā)明的精神和范圍內，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍當視所附的權利要求書所界定的范圍為準。
【權利要求】
1.一種電路堆疊結構，其特征在于，配置于一主動元件陣列基板上，具有交替排列的第一區(qū)域與第二區(qū)域，該電路堆疊結構包含: 一第一導線層，疊設于該主動元件陣列基板的一玻璃基板上，包含多個間隔配置的第一金屬線，每一所述第一金屬線與一該第一區(qū)域的區(qū)域范圍相符，任二相鄰的所述第一金屬線間的間隙的區(qū)域范圍與一該第二區(qū)域的區(qū)域范圍相符； 多個第一撐持部，分別位于所述第二區(qū)域內，且與所述第一金屬線電性絕緣；以及 一保護層，覆蓋于該第一導線層與所述多個第一撐持部上，其中至少通過所述多個第一撐持部的支撐，以致于該保護層位于該第一區(qū)域的頂面與該保護層位于該第二區(qū)域的頂面齊平。
2.根據(jù)權利要求1所述的電路堆疊結構，其特征在于，每一所述第一撐持部與每一所述第一金屬線共處同層平面。
3.根據(jù)權利要求1所述的電路堆疊結構，其特征在于，每一所述第一撐持部完全填滿于該二相鄰的第一金屬線之間的該間隙內。
4.根據(jù)權利要求1所述的電路堆疊結構，其特征在于，還包含: 一第一絕緣層，位于該第一導線層與該玻璃基板之間， 其中該保護層于該第二區(qū)域內接觸該第一絕緣層，并阻絕每一所述第一撐持部與其二相鄰的所述第一金屬線的實體接觸。
5.根據(jù)權利要求1所述的電路堆疊結構，其特征在于，還包含: 多個第三撐持部，呈直線狀，位于所述第一區(qū)域中、彼此平行且間隔地排列于該第一絕緣層上，且內嵌于每一所述第一金屬線內。
6.根據(jù)權利要求1所述的電路堆疊結構，其特征在于，還包含: 一，位于該第一導線層與該保護層之間， 其中該第二絕緣層于該第二區(qū)域內接觸該玻璃基板，并阻絕每一所述第一撐持部與其二相鄰的所述第一金屬線的實體接觸。
7.根據(jù)權利要求6所述的電路堆疊結構，其特征在于，還包含: 一第二導線層，位于該第二絕緣層與該保護層之間，包含多個間隔配置的第二金屬線，每一所述第二金屬線與一該第一區(qū)域的區(qū)域范圍相符，任二相鄰的所述第二金屬線間的間隙的區(qū)域范圍與一該第二區(qū)域的區(qū)域范圍相符；以及 多個第二撐持部，配置于該第二絕緣層與該保護層之間以及位于所述第二區(qū)域內，且與所述多個第二金屬線電性絕緣。
8.根據(jù)權利要求6所述的電路堆疊結構，其特征在于，還包含: 多個第四撐持部，間隔地排列于該第二絕緣層上，位于所述第一區(qū)域與第二區(qū)域內，且分別內嵌于所述第二金屬線與所述第二撐持部內。
9.根據(jù)權利要求6所述的電路堆疊結構，其特征在于，該保護層的頂面包含多個相互間隔的凹口， 該第二絕緣層僅于每一所述第一區(qū)域中包含多個間隔排列的貫穿口，其中每一所述第二金屬線填入所述多個貫穿口并于所述多個貫穿口內接觸該第一金屬線。
10.根據(jù)權利要求1所述的電路堆疊結構，其特征在于，每一所述第一撐持部與每一所述第一金屬線不共處同層平面。
11.根據(jù)權利要求10所述的電路堆疊結構，其特征在于，每一所述第一撐持部位于該玻璃基板上；以及 該電路堆疊結構還包含: 一第一絕緣層，于每一所述第一區(qū)域內位于該第一導線層與該玻璃基板之間、于每一所述第二區(qū)域內位于每一所述第一撐持部與該保護層之間，并阻絕每一所述第一撐持部與其二相鄰的所述第一金屬線的實體接觸。
12.根據(jù)權利要求10所述的電路堆疊結構，其特征在于，每一所述第一金屬線位于該玻璃基板上；以及 該電路堆疊結構還包含: 一第二絕緣層，于每一所述第一區(qū)域內位于該第一導線層與該保護層之間、于每一所述第二區(qū)域內位于該玻璃基板與該第一撐持部之間，并阻絕每一所述第一撐持部與其二相鄰的所述第一金屬線的實體接觸。
13.根據(jù)權利要求12所述的電路堆疊結構，其特征在于，還包含: 多個第五撐持部，呈直線狀，位于所述第一區(qū)域中、彼此平行且間隔地排列于該第二絕緣層上，且內嵌于該保護層內。
14.一種電路堆疊結構，其特征在于，配置于一主動元件陣列基板上，該電路堆疊結構包含: 一第三絕緣層,位于該主動兀件陣列基板的一玻璃基板上； 一第一導線層，疊設于該第三絕緣層上，包含多個間隔配置的第一金屬線； 多個第六撐持部，呈狹長狀，平行地排列于該第三絕緣層上，且與所述第一金屬線電性絕緣；以及 一保護層，覆蓋于該第一導線層與所述多個第六撐持部上。
15.根據(jù)權利要求14所述的電路堆疊結構，其特征在于，該第三絕緣層位于所述多個第一金屬線與該玻璃基板之間，且所述多個第六撐持部與所述多個第一金屬線皆直接位于該第三絕緣層上，其中所述多個第六撐持部內嵌于所述多個第一金屬線與該保護層內。
16.根據(jù)權利要求14所述的電路堆疊結構，其特征在于，該保護層于任二相鄰的所述第一金屬線之間的間隙內直接接觸該第三絕緣層，并包覆一該第六撐持部，且阻絕該二相鄰的第一金屬線的實體接觸。
17.根據(jù)權利要求14所述的電路堆疊結構，其特征在于，該第三絕緣層位于該第一導線層與該保護層之間，包覆所述多個第一金屬線，且于任二相鄰的所述第一金屬線之間的間隙內接觸該玻璃基板，并阻絕該二相鄰的第一金屬線的實體接觸。
18.根據(jù)權利要求14所述的電路堆疊結構，其特征在于，該保護層還覆蓋該第三絕緣層，且所述多個第六撐持部內嵌于該保護層內。
19.一種電路堆疊結構，其特征在于，配置于一主動元件陣列基板上，包含: 一第一導線層，包含多個第一金屬線，所述多個第一金屬線間隔配置于該主動元件陣列基板的一玻璃基板上； 一第四絕緣層，覆蓋于該玻璃基板與所述多個第一金屬線上，包含多個間隔配置于該絕緣層的貫穿口，所述多個貫穿口僅顯露出該第一金屬線； 一第二導線層，包含多個第二金屬線，所述多個第二金屬線間隔地配置于該第四絕緣層上，其中每一所述第二金屬線填入所述多個貫穿口并于所述多個貫穿口接觸對應的該第一金屬線；以及 一保護層，覆蓋于該第四絕緣層與所述第二金屬線上，以致該保護層的一頂面形成多個分別對齊所述多個貫穿口的凹口。
20.根據(jù)權利要求19所述的電路堆疊結構，其特征在于，每一所述第二金屬線的一頂面形成多個凹入部，每一所述凹入部同時對準一該貫穿口與一該凹口。
【文檔編號】H01L23/485GK103839907SQ201210477163
【公開日】2014年6月4日 申請日期:2012年11月21日 優(yōu)先權日:2012年11月21日
【發(fā)明者】陳永福, 吳榮彬, 陳柏孝, 吳健豪 申請人:瀚宇彩晶股份有限公司