專利名稱：去耦finfet電容器的制作方法
技術(shù)領(lǐng)域：
一般而言，本發(fā)明涉及半導體制造，更具體而言，涉及電容器的形成。
背景技術(shù)：
去耦電容器是用于去耦電網(wǎng)(電路)的一部分與另一部分的電容器。通過電容器分流其他電路元件造成的噪音，減少噪音對電路的其余部分的影響。去耦電容器經(jīng)常在集成電路(IC)的模擬區(qū)域中被發(fā)現(xiàn)并且可以在IC中與晶體管同時形成。在IC的數(shù)字和模擬區(qū)域中都形成晶體管。通常通過在襯底中提供具有摻雜源極/漏極區(qū)的有源區(qū)、在襯底上方提供柵極絕緣層、以及在柵極絕緣層上方提供柵電極形成晶體管。接觸件使用具有在多個金屬間介電(IMD)層內(nèi)形成的若干水平導電圖案層和垂直通孔層的導電互連結(jié)構(gòu)將源極/漏極區(qū)和柵電極連接起來。采用最少的額外步驟，使用晶體管的各個部分作為電容器的頂部電極、電容器電介質(zhì)、以及電容器的陽極和陰極接觸件，將電容器制造與晶體管制造工藝結(jié)合起來。隨著晶體管設計轉(zhuǎn)向具有多柵極的三維設計，金屬-氧化物-金屬(MOM)電容器設計是適合的。MOM電容器是被電介質(zhì)分開的有指的多指電容器。這些電容器的電容取決于導電部分的尺寸，導電部分可以是金屬層或者多晶硅層。隨著IC尺寸的縮小，金屬層或者多晶硅層變得更薄。得到的電容器的電容密度也降低了(通常是非常明顯的)，因為電容在很大程度上取決于電容器結(jié)構(gòu)的幾何形狀。對于這些MOM電容器，電容密度降低約30%/技術(shù)節(jié)點。將繼續(xù)尋找與晶體管制造工藝相兼容的提高電容密度的去耦電容器設計。

發(fā)明內(nèi)容
一方面，本發(fā)明提供了一種半導體器件，包括:襯底，所述襯底具有多個鰭式場效應晶體管(FinFET)和多個鰭式電容器，其中，所述多個鰭式電容器中的每一個都包括:多個硅鰭片；導電體，位于兩個鄰近的硅鰭片之間并且與所述兩個鄰近的硅鰭片平行；以及第一絕緣材料，位于所述硅鰭片和所述導電體之間。在所述的半導體器件中，所述導電體包含金屬或者多晶硅。在所述的半導體器件中，所述導電體包括金屬層和多晶硅層。在所述的半導體器件中，所述導電體包括多個金屬層。在所述的半導體器件中，所述多個金屬層包括不同金屬的層。在所述的半導體器件中，所述第一絕緣材料包括位于所述兩個鄰近的硅鰭片的側(cè)壁上的間隔件材料。在所述的半導體器件中，所述鰭式電容器是去耦電容器。在所述的半導體器件中，所述多個鰭式電容器中的每一個電容器還包括第二絕緣材料，所述第二絕緣材料位于兩個鄰近的硅鰭片之間并且位于所述導電體下方。在所述的半導體器件中，所述多個鰭式電容器中的每一個電容器還包括半導體材料層，所述半導體材 料層位于所述第二絕緣材料的下方。在所述的半導體器件中，所述導電體的頂部和所述多個硅鰭片的頂部不齊平。
在所述的半導體器件中，所述導電體的底部位于與所述多個硅鰭片的頂部相同的水平面或者位于所述多個硅鰭片的頂部的上方。在所述的半導體器件中，所述多個硅鰭片的寬度小于所述導電體的寬度的一半。所述的半導體器件還包括:第二導電體，位于兩個鄰近的硅鰭片之間并且與所述兩個鄰近的硅鰭片平行，并且與所述導電體平行；以及第三絕緣材料，位于所述導電體和所述第二導電體之間。另一方面，本發(fā)明提供了一種方法，包括:提供娃襯底；在所述娃襯底上形成多個硅鰭片和位于所述多個硅鰭片之間的氧化物層，其中，所述氧化物層的厚度小于所述多個硅鰭片的高度；在所 述氧化物層上方在所述多個硅鰭片的一部分之間形成第一導電體；以及在所述第一導電體和所述多個硅鰭片之間形成第一絕緣層。在所述的方法中，形成所述第一絕緣層包括在沉積第一導電體之前在所述多個硅鰭片的所述部分中的每個部分的側(cè)壁上形成間隔件。在所述的方法中，形成所述第一絕緣層包括在所述第一導電體和所述多個硅鰭片的所述部分的鄰近側(cè)壁之間沉積絕緣材料。所述的方法還包括在所述第一導電體上方沉積第二導電體。所述的方法還包括在所述第一導電體和所述第二導電體之間沉積第二絕緣層。在所述的方法中，直接在所述第一導電體上沉積所述第二導電體。所述的方法還包括在所述第二導電體上方沉積第三導電體。


圖1是金屬-氧化物-金屬(MOM)電容器結(jié)構(gòu)的透視圖。圖2A是根據(jù)本發(fā)明各個實施例的鰭式電容器的透視圖。圖2B是根據(jù)本發(fā)明各個實施例示出各種電容的圖2A的鰭式電容器的一部分的透視圖。圖3A至圖3H是根據(jù)本發(fā)明各個實施例的各種鰭式電容器的透視圖。圖4是根據(jù)本發(fā)明各個實施例的用于形成鰭式電容器的方法的流程圖。圖5是根據(jù)本發(fā)明各個實施例的用于形成鰭式電容器的另一方法的流程圖。
具體實施例方式預期結(jié)合附圖一起閱讀這種示例性實施例的描述，所述附圖被視為整個書面說明書的一部分。在說明書中，相對術(shù)語，諸如“下”、“上”、“水平”、“垂直”、“在...上方”、“在...下方”、“向上”、“向下”、“頂部”、“底部”及其派生詞(例如“水平地”、“向下地”、“向上地”等)應該被解釋為是指如隨后所述的或者如論述中的附圖中所示出的方位。這些相對術(shù)語是為了簡化描述并且不需要在特定方位中構(gòu)建或者操作裝置。除非另有明確描述，有關(guān)接合、連接等的術(shù)語，諸如“連接”和“互連”是指其中直接地或者通過中間結(jié)構(gòu)間接地將結(jié)構(gòu)固定或者接合至另一結(jié)構(gòu)的關(guān)系，以及二者都是可移動的或者剛性的接合或者關(guān)系。不同附圖中的相同項由相同的參考標號表示。隨著IC尺寸的減小，平面晶體管越來越多地出現(xiàn)了不期望的短溝道效應，尤其是“斷態(tài)”(“off-state”)漏電流，其增加了器件所需的閑置功率。在鰭式場效應晶體管(FinFET)中，溝道被位于多個表面上的若干柵極包圍，允許更有效地抑制“斷態(tài)”漏電流。FinFET具有更高的驅(qū)動電流并且比傳統(tǒng)平面晶體管更緊湊。FinFET使用一般以若干方式形成的基本上為矩形的鰭片結(jié)構(gòu)。在第一種方法中，通過首先在體硅上圖案化并沉積硬掩模層將襯底上的體硅蝕刻成矩形鰭片形狀。硬掩模形成了覆蓋鰭片頂部的圖案。然后蝕刻體硅以在被硬掩模層覆蓋的區(qū)域之間形成溝槽。通過沉積介電材料(通常為氧化硅)在淺溝槽隔離(STI)部件中形成溝槽。通常過量地沉積介電材料以完全覆蓋鰭片和可選的硬掩模層(如果尚未被去除)。向下平坦化介電材料至鰭片/硬掩模的頂面，然后蝕刻至低于鰭片頂部的水平面，從而使鰭片的一部分在STI的上方伸出。在第一種方法的變化中，通過采用心軸的工藝形成用于在體硅內(nèi)蝕刻的硬掩模。形成光刻膠圖案并且將其用于蝕刻心軸圖案。然后在心軸周圍沉積共形間隔件材料。共形間隔件通常由硬掩模材料形成，形成比心軸的側(cè)壁更薄的間隔件側(cè)壁。然后在后續(xù)蝕刻操作中去除間隔件之間的心軸材料，僅留下間隔件。然后使用間隔件中的一些作為用于蝕刻下面的硅層的硬掩模，形成鰭片結(jié)構(gòu)。采用心軸/間隔件方法，可以形成更緊密的更薄的鰭片。采用心軸形成的鰭片比光刻工具的分辨率更薄。在第二種方法中，首先在體硅材料上形成STI部件。位于STI部件之間的溝槽的底部暴露出體硅。然后通過采用例如外延工藝在溝槽內(nèi)生長硅以形成鰭片。一旦達到預期的鰭片高度，則蝕刻STI至低于鰭片頂部的水平面以暴露出一部分鰭片。體硅材料可以是硅襯底或者沉積硅，諸如在SOI和下面的硅襯底之間具有阻擋氧化物(BOX)層的絕緣體上硅(SOI)。金屬-氧化物-金屬(MOM)電容器通常用于應用FinFET結(jié)構(gòu)的IC芯片中。圖1示出了簡單MOM電容器的導電體的透視圖。導電體101和103與它們之間的介電層105彼此相互交錯。將導電體101連接至電容器的陰極或陽極電極中的一個，并且將導電體103連接陰極至或陽極電極中的另一個。MOM電容器可以具有用于連接至一個電極的導電體的任何數(shù)量的指狀物。指狀物可以用它們之間的電介質(zhì)覆蓋另一指狀物，例如，可以使用一些間隔分開的層(諸如圖1的結(jié)構(gòu))，其中每個層相對于另一個旋轉(zhuǎn)90度。導電體101和103可以是在晶體管制造期間在硅襯底上方形成的金屬線或者多晶硅線。隨著金屬線和多晶硅線變得更薄，MOM電容器的電容密度降低了多達30% /技術(shù)節(jié)點。因為更大的驅(qū)動電流和更小的尺寸容許更多的電路封裝在一個區(qū)域內(nèi)，所以降低電容密度伴隨著更大的電容需求。本發(fā)明涉及一種新型鰭式電容器，該鰭式電容器相對于尺寸相當?shù)腗OM電容器具有增強的電容密度并且與FinFET制造工藝兼容。圖2A和圖2B是根據(jù)本發(fā)明各個實施例的鰭式電容器200的透視圖。鰭式電容器200包括連接至陰極或者陽極電極(未示出)中的一個的第一導電體203/207、連接至陰極或者陽極電極(未示出)中的另一個的第二導電體201、以及位于導電體203/207和201之間的絕緣材料205/209。第一導電體203/207由硅材料制成。并且，導電體203/207連接至鰭式電容器的正電極或負電極。導電體203是在FinFET形成工藝期間形成的連接至硅襯底207的硅鰭片。在某些實施例中，通過蝕刻硬掩模之間的硅襯底或者采用如上所述的心軸工藝以及在心軸周圍形成的間隔件之間蝕刻，從硅襯底中 形成硅鰭片203。在其他實施例中，在形成在硅襯底和氧化物層之間的溝槽中在硅襯底207上生長硅鰭片203。在一個實施例中，多個硅鰭片203的寬度小于導電體的寬度的一半。絕緣材料205/209是電介質(zhì)，在其周圍形成鰭式電容器的電場。在硅鰭片形成工藝期間，作為在形成鰭片之后沉積的淺溝槽隔離(STI)或者在其間生長硅鰭片的STI形成絕緣材料209。絕緣材料209通常是氧化硅或者任何其他STI材料。其他STI材料可以包括氮氧化硅、氮化硅、碳摻雜氧化硅或者在鰭片形成工藝期間使用的任何其他介電材料。絕緣材料205可以是與絕緣材料209 —起沉積在的或者在后續(xù)操作中沉積的與絕緣材料209相同的材料。例如，絕緣材料205和209 —起可以是形成生長鰭片的溝槽的STI。在另一實例中，在鰭片形成工藝期間可以在形成STI材料209之后沉積絕緣材料205。此外，絕緣材料205也可以是在鰭片形成工藝期間在形成STI材料209之后沉積的不同材料。在一些情況下，絕緣材料205可以是位于氧化硅209上方的具有不同氧含量的氧化硅或者氮氧化硅材料。在其他情況下，絕緣材料205可以包括空氣。作為FinFET形成工藝的一部分還形成了第二導電體201。導電體201可以是位于FinFET結(jié)構(gòu)內(nèi)的金屬層(MO層)、位于FinFET結(jié)構(gòu)上方的金屬層(Ml層)、或者作為FinFET柵極形成工藝的一部分沉積的多晶硅層。將導電體201連接至鰭式電容器的正電極或者負電極。根據(jù)鰭式電容器的尺寸，可以將若干導電體201連接在一起?？梢詫D2A和圖2B的5個導電體201連接起來，作為 一個或者兩個或者三個鰭式電容器。導電體201可以由在半導體加工中常見的任何金屬、合金、或者化合物形成。在一些實施例中，MO或者Ml層可以由鎢、鉭、鈦或者銅制成。其他材料包括TiN、WN、TaN, Ru、Ag、Al、TiAl, TiAlN, TaC、TaCN、TaSiN、Mn、Ru、Co、和Zr。導電體201也可以是位于相對于硅鰭片203的任何高度處，只要在俯視圖中其位于硅鰭片203之間并且通過電容器介電材料(諸如絕緣材料205和209)與硅鰭片203分開。鰭式電容器的電容或者儲存電能的能力可以來源于任何兩個連接至帶相反電荷的電極的導電體，只要在它們之間無直接導電，如圖2B鰭式電容器200的一部分所示出的。以許多方式得到電容。其中一種方式是當導電體201的底部不高于硅鰭片203的頂部時，在導電體201和鄰近的硅鰭片203之間得到重疊電容213。當導電體201和203暴露于相反電荷時，在它們之間以重疊電容213的形式形成電場。注意到，每個導電體201和每個硅鰭片203都可以具有兩個相鄰的導電體并且每個都形成兩個重疊電容213。在導電體201和下面的硅襯底207之間得到另一重疊電容215。另一電容是在導電體201的邊緣或者外圍和硅鰭片203的非重疊部分之間得到的邊緣電容217。鰭式電容器的總電容是在鰭式電容器的元件之間得到的所有各種電容的函數(shù)。相比圖1的MOM電容器，由相同的FinFET制造工藝形成的鰭式電容器具有高得多的電容密度。鰭式電容器結(jié)構(gòu)降低連接至相同電極的導電體(指狀物)之間的間距。在一個實例中，圖1的導電體103之間的距離可以是約160納米(nm)，而圖2的導電體203之間的距離可以是約lOOnm。這個間距差可以使電容密度增大了約75%。相反導電體之間的間隔也降低了。在該實例中，圖1中的導電體103和101之間的距離可以是約60nm并且圖2A和圖2B的導電體203和201之間的最短距離可以是約30nm。間隔差可以使電容密度增加了幾乎100%。總電容密度增加的建模導致相對于在相同區(qū)域中形成的MOM電容器增加了 238%。隨著晶體管尺寸繼續(xù)減小，不同電容器結(jié)構(gòu)的電容密度的差值只會增加，因為導電體之間的間距變得甚至更緊密。圖3A至圖3H示出了根據(jù)本發(fā)明的鰭式電容器的各個實施例。在圖3A中，導電體301直接形成在另一導電體311的上方。導電體301和311可以由相同材料(諸如兩個不同層的金屬層MO)形成，或者由不同材料形成。例如，導電體311可以由多晶硅形成，而導電體301由金屬、合金、或者含金屬化合物形成。將導電體301和311連接(在圖3A中未示出)至每個鰭式電容器的陽極或者陰極電極中的一個。可以在導電體301和303之間、在導電體311和303之間、在導電體311和307之間以所論述的任何電容類型得到電容。絕緣層305和309設置在導電體301/311和303/307之間。在其他實施例中，可以在硅鰭片導體303之間應用超過兩層的導體，如圖3B中所示。圖3B的鰭式電容器包括位于鰭式電容器303之間的3層導電體堆疊件321、311和301。雖然圖3B示出堆疊件的頂面與鰭片導體303的頂部是共面的，但是堆疊件的一部分可以伸出鰭片導體303的頂部所形成的平面。相反地，堆疊件的頂部也可以嵌入在鰭片導體303的頂部所形成的平面的下方。導電體301、311、321可以由相同材料(諸如兩個不同層的金屬層MO加上一層金屬層Ml)形成，或者由不同材料形成。例如，導電體321可以由多晶硅形成而導電體311和301由金屬、合金、或者含金屬化合物形成。將導電體301、311、321連接至(在圖3B中未示出)每個鰭式電容器的陽極或者陰極電極中的一個。可以在導電體301和303之間、在導電體311和303之間、在導電體321和303之間、在導電體321和307之間以所論述的任何電容類型得到電容。絕緣層305和309設置在導電體301/311/321和303/307之間。在一些實施例中，第一導電層321可以直接形成在絕緣材料層309上而不具有中間絕緣材料305。圖3C示出其中在鰭片導體303之間應用兩層導體的另一實施例。然而，與圖3A的鰭式電容器相反，導電體301和323相互之間未直接接觸。絕緣材料305設置在導電體301和323之間。導電體301和323可以由相同材料或者不同材料(諸如兩個不同層的金屬層MO、或者一層多晶娃和一層金屬、合金、或者含金屬化合物)形成。例如，導電體323可以由多晶硅形成而導電體301由金屬形成。將導電體301和323連接至(在圖3C中未示出)每個鰭式電容器的陽極電極或者陰極電`極中的一個?？梢栽趯щ婓w301和303之間、在導電體323和303之間、以及在導電體323和303之間以所論述的任何電容類型得到電容。絕緣層305和309設置在導電體301、323、和303/307之間。注意到，在圖3C的實施例中，盡管導電體301和323被電介質(zhì)分開，但是因為它們連接至同一電極，所以在它們之間沒有得到電容。圖3D示出其中導電體331的底面與鰭片導體303的頂部所形成的平面處于相同的平面或者高于鰭片導體303的頂部所形成的平面的鰭式電容器實施例。導電體331可以是由金屬、合金、或者含金屬化合物形成的金屬層，諸如Ml。將導電體331連接至(在圖3D中未示出)每個鰭式電容器的陽極或者陰極電極中的一個?？梢栽趯щ婓w331和303之間以及在導電體331和307之間以論述的一些電容類型得到電容。例如可以在導電體331和307之間僅得到重疊電容。絕緣層305和309設置在導電體331和303/307之間。圖3E示出合并圖3C和圖3D的鰭式電容器的部件的鰭式電容器實施例。圖3E的鰭式電容器包括兩個或更多個導電體層(331和321)，其中一些導電體層相互之間沒有直接接觸并且導電體331的至少一部分伸出在鰭片導體303的頂部所形成的平面的上方。導電體331可以是由金屬、合金、或者含金屬化合物形成的金屬層，諸如Ml。導電體321可以由多晶硅、或者金屬、合金、或者含金屬化合物形成。將導電體321和331連接至(在圖3E中未示出)每個鰭式電容器的陽極或者陰極電極中的一個?？梢栽趯щ婓w331和303之間、在導電體321和303之間、在導電體321和307之間以論述的任何電容類型得到電容。絕緣層305和309設置在導電體331、321、和303/307之間。在一些實施例中，第一導電體層321可以直接形成在絕緣材料層309上而不具有中間絕緣材料305。注意到，在圖3E的實施例中，盡管導電體331和321被電介質(zhì)分開，但因為它們連接至同一電極，所以在它們之間沒有得到電容。圖3F示出其中導電體341的至少一部分伸出在鰭片導體303的頂部所形成的平面上方的鰭式電容器實施例。導電體331可以是由金屬、合金、或者含金屬化合物形成的一個或多個金屬層，諸如MO和/或Ml。將導電體341連接至(在圖3F中未示出)每個鰭式電容器的陽極或者陰極電極中的一個?？梢栽趯щ婓w341和303之間以及在導電體341和307之間以所論述的任何電容類型得到電容。絕緣層305和309設置在導電體341和303/307之間。在一些實施例中，導電層341可以直接形成在絕緣材料層309上而不具有中間絕緣材料305。圖3G示出在導電體341和鰭片導體303之間具有間隔件材料325的鰭式電容器實施例。間隔件材料325是可以與絕緣材料305和309相同或者可以與絕緣材料305和309不相同的絕緣材料?？梢栽贔inFET制造工藝期間在柵極結(jié)構(gòu)周圍沉積間隔件。對于鰭式電容器，在暴露的鰭片303和絕緣材料309上方沉積間隔件材料325。間隔件材料可以包括氮化硅或者氧化硅并且可以在多層中形成。雖然圖3G僅示出了位于導電體341和鰭片導體303之間的間隔件材料325，但是另一絕緣材料(諸如絕緣材料305)也可以設置在間隔件325和導電體341之間?？梢晕g刻掉間隔件材料位于鰭片頂部上方以及位于鰭片之間的溝槽的底部中的部分，保留位于鰭片側(cè)壁上的部分。在一些實施例中，在后續(xù)加工中去除間隔件材料位于鰭片303上方的部分，但是可以 不去除位于鰭片之間的溝槽的底部中的部分。然后在包含相同或者不同材料的一個或許多層中在間隔件之間形成導電體341。在圖3G的某些實施例中，絕緣材料305是可選的(即，此時導電體341直接形成在絕緣材料309上方時)。將導電體341連接至(在圖3G中未示出)每個鰭式電容器的陽極或者陰極電極中的一個?？梢栽趯щ婓w341和303之間以及在導電體341和307之間以所論述的任何電容類型得到電容。圖3H示出了其中導電體343嵌入在絕緣材料305內(nèi)的圖3G的鰭式電容器實施例的變化。導電體343可以包括多晶硅、金屬、合金、或者含金屬化合物的一個或多個層。如結(jié)合圖3G所描述的，形成間隔件材料325。在形成導電體343之后，在導電體343上方形成絕緣材料305。將導電體343連接至(在圖3H中未示出)每個鰭式電容器的陽極或者陰極電極中的一個。根據(jù)本發(fā)明各個實施例的圖2和圖3A至圖3H中示出的鰭式電容器的實施例僅僅是實例并不意味著窮舉。本領(lǐng)域技術(shù)人員采用基于硅鰭片的晶體管制造工藝可以想到其他實施例。導電體層的數(shù)量、互連結(jié)構(gòu)、和絕緣材料選擇是一些示例參數(shù)，其可以在不影響本發(fā)明的精神的情況下根據(jù)設計和工藝需要而發(fā)生改變。
本發(fā)明還涉及一種形成鰭式電容器的方法。如所論述的那樣，形成鰭式電容器的方法與FinFET制造工藝相兼容，從而使得形成鰭式電容器需要很少或者不需要其他步驟。圖4是根據(jù)本發(fā)明各個實施例的用于形成鰭式電容器的方法的流程圖。在操作402中，提供硅襯底。硅襯底可以是裸硅晶圓或者已經(jīng)在其上實施各種工藝的襯底。例如，襯底可以包括在絕緣體上硅(SOI)工藝中形成的硅或者可以經(jīng)受過各種表面處理和摻雜操作。在操作404中，形成硅鰭片和氧化物層。在硅襯底上在硅鰭片之間形成氧化物層。作為如上所述的FinFET制造工藝的一部分，形成硅鰭片和氧化物層。在操作406中，在形成鰭式電容器的氧化物層的上方在一些硅鰭片之間形成第一導電體。第一導電體可以是作為FinFET柵極形成工藝的一部分生長的多晶硅或者作為MO或者Ml層形成工藝的一部分沉積的金屬、合金或者含金屬化合物。在俯視圖中在硅鰭片之間形成導電體并且該導電體與硅鰭片平行。在操作408中，在第一導電體和硅鰭片之間形成絕緣層。絕緣層可以是作為互連金屬電介質(zhì)的一部分或者作為FinFET柵極電介質(zhì)的一部分沉積的介電材料。在某些實施例中，一旦將硅鰭片和導電體連接至它們相應的電極，就形成了鰭式電容器。在其中鰭式電容器應用多于一個導電體層的實施例中，可以包括可選的操作410、412、和/或414。變化包括其中僅實施操作410、其中實施操作410和412、其中實施全部三個可選的操作、其中實施操作410和414、以及實施這些操作的各種順序。在操作410中，在第一導電體上方沉積第二導電體。注意到，可以在形成絕緣層的操作408之前或者之后實施該操作，取決于第二導電體是直接接觸第一導電體(如在圖3A和圖3B的實施例中)，還是與第一導電體分開(如在圖3C和圖3E的實施例中)。在操作412中，可以在第二導電體上方沉積第二絕緣層。在操作414中，在具有或者不具有中間絕緣層的情況下，可以在第二導電體上方沉積第三導電體。可以采用諸如濺射、化學汽相沉積、電鍍、無電鍍、和電子束沉積的工藝沉積各種導電體?？梢允紫瘸练e導 體并且在后續(xù)工藝中去除不需要的部分，或者可以在沉積之前使用光掩模掩蔽部分工作產(chǎn)品。此外，可以采用選擇性沉積方法以避免必須使用光掩模。可以采用不同的化學汽相沉積工藝沉積不同的絕緣材料。根據(jù)材料和幾何形狀，本領(lǐng)域技術(shù)人員可以選擇適當?shù)墓に噥沓练e絕緣材料。圖5是根據(jù)本發(fā)明各個實施例的用于形成鰭式電容器的方法的流程圖。操作501和503與圖4的操作402和404相同。在操作505中，在其中形成鰭式電容器的一些硅鰭片的側(cè)壁上形成間隔件?？梢栽贔inFET柵極形成工藝期間在FinFET柵極周圍形成間隔件的同時形成位于鰭片周圍的間隔件。在操作507中，在氧化物層上方在間隔件之間沉積第一導電體。如果采用柵極形成工藝形成間隔件，則第一導電體可以是作為MO或者Ml層形成工藝的一部分沉積的金屬、合金、或者含金屬化合物。如果在柵極形成工藝之前形成間隔件，第一導電體可以是額外的多晶硅材料。在俯視圖中在硅鰭片之間形成導電體并且該導電體與硅鰭片平行。在一些實施例中，間隔件僅是位于導電體和鰭片導體之間的電容器電介質(zhì)。在其他實施例中，在操作509中在第一導電體和間隔件之間沉積另一絕緣材料。正如圖4的工藝中的操作410、412和414是可選的，可以包括一個或多個操作509,511和513，和/或一個或多個操作509、511和513以不同的順序?qū)嵤?。在一個實施例中，實施操作509。在另一實施例中，實施操作511。在又一些實施例中，實施操作511和513。在又一些實施例中，實施全部三個操作。在操作511中，在第一導電體上方沉積第二導電體。注意到，可以在形成絕緣層的操作509之前或者之后實施該操作，取決于第二導電體是直接接觸第一導電體還是與第一導電體分開。在操作513中，在具有或者不具有中間絕緣層的情況下，可以在第二導電體上方沉積第三導電體?？梢圆捎弥T如濺射、化學汽相沉積、電鍍、無電鍍、和電子束沉積的工藝沉積各種導電體?？梢允紫瘸练e導體并且在后續(xù)工藝中去除不需要的部分，或者可以在沉積之前使用光掩模掩蔽部分工作產(chǎn)品。此外，可以采用選擇性沉積方法以避免必須使用光掩模?？梢圆捎貌煌幕瘜W汽相沉積工藝沉積各種絕緣材料。根據(jù)材料和幾何形狀，本領(lǐng)域技術(shù)人員可以選擇適當?shù)墓に噥沓练e絕緣材料。上面論述了若干實施例的部件，使得本領(lǐng)域技術(shù)人員可以更好地理解隨后的詳細描述。本領(lǐng)域技術(shù)人員應該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設計或更改其他用于達到與本文所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點的工藝和結(jié)構(gòu)。然而，可以理解，這些優(yōu)點并不意味著用于限制，以及其他實施例可以提供其他優(yōu)點。本領(lǐng)域技術(shù)人員還應該意識到，這些等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，在其中可以進行各種變 化、替換以及改變。
權(quán)利要求
1.一種半導體器件,包括: 襯底，具有多個鰭式場效應晶體管(FinFET)和多個鰭式電容器，其中，所述多個鰭式電容器中的每一個都包括: 多個硅鰭片； 導電體，位于兩個鄰近的硅鰭片之間并且與所述兩個鄰近的硅鰭 片平行；以及 第一絕緣材料，位于所述硅鰭片和所述導電體之間。
2.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述導電體包含金屬或者多晶硅。
3.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述第一絕緣材料包括位于所述兩個鄰近的硅鰭片的側(cè)壁上的間隔件材料。
4.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述多個鰭式電容器中的每一個電容器還包括第二絕緣材料，所述第二絕緣材料位于兩個鄰近的硅鰭片之間并且位于所述導電體下方。
5.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述導電體的頂部和所述多個硅鰭片的頂部不齊平。
6.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述多個硅鰭片的寬度小于所述導電體的寬度的一半。
7.根據(jù)權(quán)利要求1所述 的半導體器件，還包括: 第二導電體，位于兩個鄰近的硅鰭片之間并且與所述兩個鄰近的硅鰭片平行，并且與所述導電體平行；以及 第三絕緣材料，位于所述導電體和所述第二導電體之間。
8.一種方法，包括: 提供娃襯底； 在所述硅襯底上形成多個硅鰭片和位于所述多個硅鰭片之間的氧化物層，其中，所述氧化物層的厚度小于所述多個硅鰭片的高度； 在所述氧化物層上方在所述多個硅鰭片的一部分之間形成第一導電體；以及 在所述第一導電體和所述多個硅鰭片之間形成第一絕緣層。
9.根據(jù)權(quán)利要求8所述的方法，其中，形成所述第一絕緣層包括在沉積第一導電體之前在所述多個硅鰭片的所述部分中的每個部分的側(cè)壁上形成間隔件。
10.根據(jù)權(quán)利要求8所述的方法，其中，形成所述第一絕緣層包括在所述第一導電體和所述多個硅鰭片的所述部分的鄰近側(cè)壁之間沉積絕緣材料。
全文摘要
一種半導體器件包括在硅襯底上形成的鰭式場效應晶體管(FinFET)和鰭式電容器。該鰭式電容器包括硅鰭片、位于硅鰭片之間的一個或多個導電體、以及位于硅鰭片和一個或多個導電體之間的絕緣材料。該鰭式電容器還可以包括位于一個或多個導電體和下面的半導體材料之間的絕緣材料。本發(fā)明提供了去耦FinFET電容器。
文檔編號H01L21/02GK103227210SQ20121047370
公開日2013年7月31日 申請日期2012年11月20日 優(yōu)先權(quán)日2012年1月31日
發(fā)明者陳重輝 申請人:臺灣積體電路制造股份有限公司