專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件和制造該半導(dǎo)體器件的方法，更具體而言，涉及一種包括管道柵的三維(3D)非易失性存儲器件和制造該三維非易失性存儲器件的方法。
背景技術(shù)：
非易失性存儲器件是即使中斷電源也可以保持所存儲的數(shù)據(jù)的存儲器件。隨著具有在硅襯底上形成單層存儲器件的二維結(jié)構(gòu)的存儲器件的集成度達(dá)到極限，已經(jīng)提出了在硅襯底上垂直地層疊存儲器單元的三維非易失性存儲器件。此后，結(jié)合附圖詳細(xì)描述現(xiàn)有的三維非易失性存儲器件的結(jié)構(gòu)和與該三維非易失性存儲器件相關(guān)的問題。圖1是解釋現(xiàn)有的三維非易失性存儲器件的結(jié)構(gòu)的透視圖。為了描述方便，在附圖中省略了層間絕緣層。如圖1所示，現(xiàn)有的三維非易失性存儲器件包括溝道層CH，所述溝道層CH包括掩埋在管道柵PG中的管道溝道層P_CH和與所述管道溝道層P_CH相連的一對垂直溝道層V_CH。此外，存儲器件包括層疊同時圍繞垂直溝道層V_CH的字線WL以及層疊在字線WL上的源極選擇線SSL和漏極選擇線DSL。在第二方向11-11’(第一方向1-1’和第二方向I1-1I’)上相鄰的存儲串共同連接到一個源級線SL，且在第二方向11-11’上延伸的存儲串行中所包括的存儲串共同連接到一個位線B`L。在本文中，溝道層CH被存儲器層(未示出)圍住。存儲器層包括隧道絕緣層、電荷陷阱層和電荷阻擋層。此外，管道柵PG由包括N型雜質(zhì)的多晶硅層形成。然而，由于N型多晶硅層由具有較小功函數(shù)的材料形成，在擦除操作中出現(xiàn)了俘獲在管道晶體管的柵絕緣層中的電荷，因而可能會出現(xiàn)問題。特別地，由于俘獲在柵絕緣層中的電荷俘獲層的電荷，管道晶體管的閾值電壓增加，由此降低了單元電流，因而造成存儲器件的特性的惡化。

發(fā)明內(nèi)容
努力制作了本發(fā)明以提供一種適用于提高管道晶體管的單元電流的半導(dǎo)體器件及其制造方法。本發(fā)明的一個示例實施例提供了一種半導(dǎo)體器件，包括:垂直溝道層；管道溝道層，被配置成連接所述垂直溝道層的下端部；以及管道柵，圍繞所述管道溝道層且包括第一區(qū)域和剩余的第二區(qū)域，所述第一區(qū)域與管道溝道層接觸并包括第一類型雜質(zhì)，所述剩余的第二區(qū)域包括與所述第一類型雜質(zhì)不同的第二類型雜質(zhì)。
本發(fā)明的另一個示例實施例提供了一種制造半導(dǎo)體器件的方法，包括:形成管道柵，所述管道柵包括填充有犧牲層的溝槽且包括第一區(qū)域和剩余的第二區(qū)域，所述第一區(qū)域與所述溝槽接觸且包括第一類型雜質(zhì)，所述剩余的第二區(qū)域具有與所述第一類型雜質(zhì)不同的第二類型雜質(zhì)；在所述管道柵上交替形成第一材料層和第二材料層；通過刻蝕所述第一材料層和所述第二材料層來形成與所述溝槽連接的溝道孔；去除暴露在所述溝道孔的下表面中的犧牲層；沿著所述溝槽和所述溝道孔的內(nèi)表面形成存儲器層；以及在所述存儲器層上形成溝道層。根據(jù)本發(fā)明的示例實施例，半導(dǎo)體器件包括管道柵，所述管道柵包括含有第一類型雜質(zhì)的第一區(qū)域和含有第二類型雜質(zhì)的第二區(qū)域。如上所述，本發(fā)明包括混合型管道柵，使得可以防止由于在擦除操作中電荷被俘獲在管道晶體管的柵絕緣層中而造成閾值電壓增加。前述概述只是示例性的，且并未構(gòu)成任何形式的限制。除了上述的這些示例性的方面、實施例和特征，通過參考附圖和以下的詳細(xì)描述進一步的方面、實施例和特征將變得明顯。


圖1是示出現(xiàn)有的三維非易失性存儲器件的結(jié)構(gòu)的透視圖。圖2A、2B、3A、3B、4A、4B、5A、5B、6A、6B、7A和7B是示出根據(jù)本發(fā)明第一實施例的制造半導(dǎo)體器件的方法的橫截面圖。圖8A-8B是示出根據(jù)本發(fā)明第二實施例的半導(dǎo)體存儲器件的橫截面圖。圖9是示出包括本發(fā)明實施例的存儲系統(tǒng)的構(gòu)造的示意圖。圖10是示出包括 本發(fā)明實施例的計算系統(tǒng)的構(gòu)造的示意圖。
具體實施例方式下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實施例。在附圖中，為了便于說明，元件的厚度與間隔與實際真實的厚度與間隔相比進行了放大。在以下描述中，可以省略已知的相關(guān)功能和構(gòu)造的詳細(xì)描述，以避免不必要地模糊本發(fā)明的主題內(nèi)容。在說明書和附圖中，相同的附圖標(biāo)記表示相同的元件。根據(jù)本發(fā)明示例性實施例的半導(dǎo)體器件包括圍繞管道溝道層的管道柵。在本文中，管道柵包括:第一區(qū)域，所述第一區(qū)域與管道溝道層接觸且具有第一類型雜質(zhì)；以及，第二區(qū)域，所述第二區(qū)域包括與第一類型雜質(zhì)不同的第二類型雜質(zhì)。如上所述，形成了根據(jù)區(qū)域而具有不同功函數(shù)的混合結(jié)構(gòu)中的管道柵PG，使得可以防止閾值電壓因為在擦除操作中被俘獲在管道晶體管的柵絕緣層中的電荷而造成的閾值電壓的增加。圖2A至7B是示出根據(jù)本發(fā)明第一實施例的制造半導(dǎo)體器件的方法的過程的橫截面圖。圖2A、3A、4A、5A、6A和7A示出單元區(qū)域而圖2B、3B、4B、5B、6B和7B示出外圍電路區(qū)域。如圖2A和2B所示，絕緣層21形成在包括單元區(qū)(見圖2A)和外圍電路區(qū)(見圖2B)的襯底20上。這里，形成在單元區(qū)中的絕緣層用作被配置成將襯底20和管道柵PG電隔離的層間絕緣層，形成在外圍電路區(qū)中的絕緣層用作被配置成將襯底20與柵電極G隔離的柵絕緣層。接著，第一導(dǎo)電層22形成在絕緣層21上。在本文中，對形成在單元區(qū)中的第一導(dǎo)電層22進行配置使得形成管道柵PG，對形成在外圍電路區(qū)中的第一導(dǎo)電層22進行配置使得形成柵電極G。第一導(dǎo)電層22被形成為具有第二類型的雜質(zhì)。例如，第一導(dǎo)電層22由包括諸如磷(P)和砷(As)的N型雜質(zhì)的多晶硅層形成。隨后，在第一導(dǎo)電層22上形成掩模圖案23，所述掩模圖案被配置成限定將要形成管道溝道層的溝槽區(qū)域。在本文中，形成掩模圖案23，使得要形成單元區(qū)的溝槽的區(qū)域被保留暴露，而包括外圍電路區(qū)的其余區(qū)域則被掩模圖案23覆蓋。接著，通過利用掩模圖案23作為刻蝕阻擋部來刻蝕第一導(dǎo)電層22而形成溝槽。然后，利用留在原位的掩模圖案23使用第一類型的雜質(zhì)來摻雜溝槽的內(nèi)部，然后，在雜質(zhì)的摻雜完成之后去除掩模圖案23。這里第一類型的雜質(zhì)與上述的第二類型的雜質(zhì)不同，當(dāng)?shù)诙愋碗s質(zhì)是N型時，第一類型雜質(zhì)可以是P型。例如，通過使用離子注入工藝或等離子摻雜工藝可以將諸如硼(B)的P型雜質(zhì)用作摻雜劑。具體來說，當(dāng)使用離子注入工藝時，通過旋轉(zhuǎn)注入方法或傾斜注入方法可以利用第一類型的雜質(zhì)來對溝槽的內(nèi)壁和下表面進行摻雜。在這種情況下，掩模圖案23用作阻擋部，只有溝槽的內(nèi)表面被第一類型的雜質(zhì)摻雜，而第一導(dǎo)電層22的頂表面沒有被第一類型雜質(zhì)摻雜。特別地，外圍電路區(qū)的第一導(dǎo)電層沒有被第一類型雜質(zhì)摻雜。此外，當(dāng)使用第一類型雜質(zhì)作為摻雜劑時，第一類型雜質(zhì)用作摻雜劑且摻雜濃度等于或高于抵消包括在第一導(dǎo)電層22中的第二類型雜質(zhì)的濃度。通過這種處理，定義了第一區(qū)域22A和第二區(qū)域22B。第 一區(qū)域22A可以接觸溝槽，且包括第一類型的雜質(zhì)。第二區(qū)域22B可以包括第二類型的雜質(zhì)。作為參考，可以在形成掩模圖案23之前進一步在第一導(dǎo)電層22上形成電介質(zhì)層(未示出)。在這種情況下，可以利用掩模圖案23作為刻蝕阻擋部通過刻蝕電介質(zhì)層和襯底來形成溝槽。因而，在去除掩模圖案23之后，可以利用電介質(zhì)層作為阻擋部來摻雜溝槽的內(nèi)表面。在這種情況下，在摻雜第一類型的雜質(zhì)之后，可以去除電介質(zhì)層。如圖3A和3B所示，可以在產(chǎn)品的整個表面上形成犧牲層24，使得溝槽被掩埋且之后執(zhí)行平坦化工藝，直到暴露出第一導(dǎo)電層22的表面。因而，在單元區(qū)中形成了第一導(dǎo)電層22，所述第一導(dǎo)電層22包括第一區(qū)域22A和剩余的第二區(qū)域22B，所述第一區(qū)域22A包括包含掩埋犧牲層24的溝槽并包括第一類型的雜質(zhì)，所述第二區(qū)域22B包括第二類型雜質(zhì)。此外，在外圍電路區(qū)中形成包括第二類型雜質(zhì)的第一導(dǎo)電層22。如圖4A和4B所示，在掩埋了犧牲層24的第一導(dǎo)電層22上形成第二導(dǎo)電層25。這里，形成第二導(dǎo)電層25以包括第一類型的雜質(zhì)。例如，第二導(dǎo)電層25可以由P型多晶硅層形成。接著，通過刻蝕第二導(dǎo)電層25和第一導(dǎo)電層22來形成位于單元區(qū)中的管道柵PG和位于外圍電路區(qū)中的柵電極G。這里，形成管道柵PG以包括至少一個溝槽。每個管道柵PG具有以下結(jié)構(gòu):其中，包括第一區(qū)域22A和第二區(qū)域22B的第一導(dǎo)電層22與包括第一類型雜質(zhì)的第二導(dǎo)電層25層疊，所述第一區(qū)域22A與溝槽的下表面和側(cè)表面接觸且包括第一類型的雜質(zhì)，所述第二區(qū)域22B包括第二類型的雜質(zhì)。此外，柵電極G具有以下結(jié)構(gòu):包括第二類型雜質(zhì)的導(dǎo)電層22和包括第一類型雜質(zhì)的第二導(dǎo)電層25層疊。在一些實施例中，可以省略形成第二導(dǎo)電層25的步驟。在這種情況下，管道柵PG由包括第一區(qū)域22A和第二區(qū)域22B的第一導(dǎo)電層22形成，所述第一區(qū)域22A與溝槽的下表面和側(cè)表面接觸且包括第一類型的雜質(zhì)，所述第二區(qū)域22B包括第二類型的雜質(zhì)。柵電極G可以由包括第二類型雜質(zhì)的第一導(dǎo)電層22形成。隨后，在形成管道柵PG和柵電極G的工藝中被刻蝕的區(qū)域中形成絕緣層26。如圖5A和5B所示，可以在形成了管道柵PG和柵電極G的產(chǎn)品上交替形成第一材料層27和第二材料層28。在外圍電路區(qū)被諸如光刻膠層的掩模圖案(未示出)覆蓋的狀態(tài)下，第一材料層27和第二材料層28可以僅形成在單元區(qū)中的管道柵PG上。此外，第一材料層27和第二材料層28也可以形成在外圍電路區(qū)上。在本文中，可以形成第一材料層27以形成字線、選擇線等，且可以形成第二材料層28以將層疊的字線和選擇線電絕緣。第一材料層27和第二材料層28由具有較大刻蝕選擇性的材料形成。例如，第一材料層27可以由導(dǎo)電層或犧牲層形成，而第二材料層28可以由層間絕緣層或犧牲層形成。例如，第一材料層27可以由諸如多晶硅層的導(dǎo)電層形成，而第二材料層28可以由諸如氧化物層的絕緣層形成。作為另一個例子，第一材料層27可以由諸如摻雜多晶硅層和摻雜不定形娃層的導(dǎo)電層形成，而第二材料層28可以由諸如未摻雜多晶娃層、未摻雜不定形硅層的犧牲層形成。作為另一個例子，第一材料層27可以由諸如氮化物層的犧牲層形成，第二材料層28可以由諸如氧化物層的絕緣層形成。如圖6A和6B所示，通過刻蝕第一材料層27和第二材料層28來形成溝道孔。在這種情況下，形成溝道孔以與溝槽連接。例如，溝道孔形成為使得每個溝槽與一對溝道孔連接的方式。接著，去除暴露在溝道孔下表面中的犧牲層24 (例如，見圖3B)。因而，形成了包括一對與溝槽連接的溝道孔的U形溝槽。如圖7A和7B所示，沿著U形溝槽的內(nèi)表面形成存儲器層29。存儲器層29可以由電荷阻擋層、電荷俘獲層或隧道絕緣層形成。在本文中，形成在溝槽內(nèi)的存儲器層29被用作柵絕緣層。隨后，在存儲器層29上形成溝道層30。這里，形成在溝槽內(nèi)的溝道層30被用作管道溝道層，且形成在溝道孔內(nèi)的溝道層30被用作垂直溝道層。即，溝道層包括被配置成連接垂直溝道層的下端部的管道溝道層和垂直溝道層。例如，溝道層30可以由諸如多晶硅層的半導(dǎo)體層形成。在這種情況下，可以形成溝道層30以便完全填充至U形溝槽的中心區(qū)域或打開中心區(qū)域。當(dāng)中心區(qū)域被打開時，在打開的中心區(qū)域中填充絕緣層31。絕緣層31可以由諸如聚硅酸鹽(PSZ)和 旋涂電介質(zhì)(SOD)的流體絕緣層形成。接著，通過刻蝕第一材料層27和第二材料層28而形成位于溝道孔之間的縫隙(例如，附圖標(biāo)記32后面可以填充縫隙的絕緣層)。在本文中，縫隙可以形成在溝道孔之間的所有空間中，或者可以形成在溝道孔之間的空間的一部分中。例如，當(dāng)縫隙形成在溝道孔之間的所有空間中時，相鄰存儲串具有源極側(cè)字線和漏極側(cè)字線彼此分開的結(jié)構(gòu)。此外，當(dāng)縫隙形成在構(gòu)成一個存儲串的一對垂直溝道層之間時，相鄰的存儲串具有源極側(cè)字線和漏極側(cè)字線彼此連接的結(jié)構(gòu)。接著，將絕緣層32填充在縫隙中。在這種情況下，根據(jù)第一材料層27和第二材料層28的材料，在利用絕緣層32填充縫隙的內(nèi)部之前可以執(zhí)行附加的工藝。例如，當(dāng)?shù)谝徊牧蠈?7由導(dǎo)電層形成而第二材料層28由絕緣層形成時，在將通過縫隙暴露出的第一材料層27處理為硅化物之后，將絕緣層32填充在縫隙中。因而，完成了制造存儲器單元的處理。在另一個例子中，當(dāng)?shù)谝徊牧蠈?7由導(dǎo)電層形成而第二材料層28由犧牲層形成時，去除在縫隙內(nèi)暴露出的第二材料層28。接著，將絕緣層32填充在縫隙內(nèi)和去除了第二材料層28的區(qū)域中。因而，完成了制造存儲器單元的處理。在另一個例子中，當(dāng)?shù)谝徊牧蠈?7由犧牲層形成而第二材料層28由絕緣層形成時，去除在縫隙內(nèi)暴露出的第一材料層27。接著，將諸如氧化鋁(Al2O3)的電荷阻擋層額外地形成在去除了第一材料層27的區(qū)域內(nèi)，然后利用諸如鎢(W)的導(dǎo)電層來填充所述區(qū)域以形成字線、選擇線等。在這種情況下，在額外地形成電荷阻擋層之前，在溝道孔內(nèi)的電荷阻擋層在去除第一材料層27的工藝中受損。接著，將絕緣層32填充在縫隙內(nèi)。因而，完成了制造存儲器單元的處理。接著，以接觸焊盤形成在每層的每個第一材料層27中的方式，第一材料層27和第二材料層28被圖案化成臺階形。隨后，層間絕緣層33形成在產(chǎn)品的整個結(jié)構(gòu)上。在本文中，層間絕緣層33形成在外 圍電路區(qū)和單元區(qū)中。接著，通過刻蝕層間絕緣層33來形成用于暴露管道柵PG的第一接觸孔和用于暴露柵電極G的第二接觸孔。在這種情況下，盡管在附圖中未示出，與各層的第一材料層27的接觸焊盤連接的第三接觸孔可以一起形成在其中第一材料層27和第二材料層28被圖案化成臺階形的焊盤區(qū)域中。此外，根據(jù)形成在外圍電路區(qū)中的晶體管的類型，第二接觸孔可以僅形成在部分的晶體管中。接著，在第一接觸孔和第二接觸孔內(nèi)形成導(dǎo)電層，并形成連接到管道柵PG的第二導(dǎo)電層25的第一接觸插塞34和連接到柵電極G的第二導(dǎo)電層25的第二接觸插塞。例如，在第一接觸孔和第二接觸孔內(nèi)形成包括鈦(Ti)、氮化鈦(TiN)等的阻擋層，然后通過利用諸如鎢(W)的材料來填充導(dǎo)電層而形成第一接觸插塞34和第二接觸插塞35。在這種情況下，第三接觸插塞(未示出)也可以形成在第三接觸孔中。如上所述，根據(jù)本發(fā)明的第一示例實施例，可以形成具有混合結(jié)構(gòu)的管道柵PGjg合結(jié)構(gòu)具有根據(jù)區(qū)域而不同的功函數(shù)。例如，具有相對較大功函數(shù)的P型多晶硅層形成在圍繞管道溝道層的下表面和側(cè)表面的第一區(qū)域22A中，而可以在剩余的第二區(qū)域22B中形成包括第一導(dǎo)電層22和第二導(dǎo)電層25的管道柵PG，所述第一導(dǎo)電層22由具有相對較小功函數(shù)的N型多晶硅層形成，所述第二導(dǎo)電層25與管道溝道層的頂表面接觸且由具有相對較大的功函數(shù)的P型多晶硅層形成。因而，可以防止在擦除操作中在柵絕緣層中俘獲電荷，并改善管道溝道中的單元電流流動，由此能夠改善存儲器件的特性。圖8A-8B是示出根據(jù)本發(fā)明第二實施例的半導(dǎo)體存儲器件的橫截面圖。圖8A是示出單元區(qū)域的橫截面視圖，圖SB是示出外圍電路區(qū)的橫截面視圖。根據(jù)本發(fā)明第二實施例的半導(dǎo)體器件包括:第一接觸插塞34A，所述第一接觸插塞34A連接到管道柵PG的第一導(dǎo)電層22的第二區(qū)域22B，和第二接觸插塞35A，所述第二接觸插塞35A連接到柵電極G的第一導(dǎo)電層22。例如，通過刻蝕層間絕緣層33和第二導(dǎo)電層25來形成第一接觸孔和第二接觸孔。第一接觸孔可以被配置成暴露出第一導(dǎo)電層22的第二區(qū)域22B。第二接觸孔可以被配置成暴露出外圍電路區(qū)域中的第一導(dǎo)電層22。接著，可以通過在第一接觸孔和第二接觸孔的內(nèi)壁中形成絕緣間隔件、然后形成導(dǎo)電層來形成第一接觸插塞34A和第二接觸插塞35A。在這種情況下，在形成第一接觸插塞34A和第二接觸插塞35A之前，可以通過額外地在第一接觸孔和第二接觸孔中的下表面中暴露出的第一導(dǎo)電層22B和22中摻入第二類型雜質(zhì)來改善接觸電阻。其他結(jié)構(gòu)基本與上述第一實施例中的器件結(jié)構(gòu)類似，所以省略重復(fù)描述。圖9是示出包括本發(fā)明實施例的存儲系統(tǒng)的構(gòu)造的示意圖。如圖9所示，可以包括本發(fā)明實施例的存儲系統(tǒng)包括非易失性存儲器件120和存儲器控制110。非易失性存儲器件120被配置成具有單元陣列，所述單元陣列包括具有在第一和第二實施例中提及的混合結(jié)構(gòu)的管道柵。此外，非易失性存儲器件120可以是包括多個閃存存儲器芯片的多芯片封裝。存儲器控制器110被配置成控制非易失性存儲器件120，并可以包括SRAM111、CPU112、主機接口 113、ECC114和存儲器接口 115。SRAMl 11被用作CPUl 12的操作存儲器，CPUl 12針對存儲器 控制110的數(shù)據(jù)交換來執(zhí)行一般的控制操作，主機接口 113包括訪問存儲器系統(tǒng)100的主機的數(shù)據(jù)交換協(xié)議。此外，ECC114檢測從非易失性存儲器件120中讀取的數(shù)據(jù)中所包括的錯誤并進行糾正，存儲器接口 115執(zhí)行與非易失性存儲器件120的接口。另外，存儲器110可以包括用于存儲與主機接口的代碼數(shù)據(jù)的ROM等。這樣，具有上述構(gòu)造的存儲系統(tǒng)100可以是非易失性存儲器件120與存儲器控制器結(jié)合起來的存儲卡或固態(tài)硬盤(SSD)。例如，當(dāng)存儲系統(tǒng)100是SSD時，存儲器控制器110可以通過多個接口協(xié)議(諸如USB、MMC、PC1-E、SATA、PATA、SCS1、ESDI和IDE)中的一個與外部(例如主機)進行通信。圖10是示出包括本發(fā)明實施例的計算系統(tǒng)的構(gòu)造的示意圖。如圖10所示，可以包括本發(fā)明的計算系統(tǒng)200可以包括:與系統(tǒng)總線260電連接的CPU220 ；RAM230 ;用戶接口 240 ;調(diào)制解調(diào)器250 ;存儲系統(tǒng)210。此外，當(dāng)計算系統(tǒng)200是移動設(shè)備時，計算系統(tǒng)200還可以包括被配置成向計算系統(tǒng)200供給操作電壓的電池，并且還可以包括應(yīng)用芯片組、照相機圖片處理器(CIS)、移動DRAM等?？梢岳媒Y(jié)合圖9描述的非易失性存儲器212和存儲器控制器211來配置存儲器系統(tǒng)210。通過以上內(nèi)容，可以認(rèn)識到:已經(jīng)描述了本發(fā)明的各種實施例以用于示例，并且可以在不脫離本發(fā)明的精神和范圍的情況下進行各種修改。因而，本文中所描述的各種實施例并非構(gòu)成限制，而本發(fā)明的真實范圍和構(gòu)思通過后附權(quán)利要求來表示。
權(quán)利要求
1.一種半導(dǎo)體器件，包括: 垂直溝道層； 管道溝道層，所述管道溝道層被配置成連接所述垂直溝道層的下端部；以及管道柵，所述管道柵圍繞所述管道溝道層且包括第一區(qū)域和剩余的第二區(qū)域，所述第一區(qū)域與管道溝道層接觸并包括第一類型雜質(zhì)，所述剩余的第二區(qū)域包括與所述第一類型雜質(zhì)不同的第二類型雜質(zhì)。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述管道柵包括: 第一導(dǎo)電層，所述第一導(dǎo)電層包括第一區(qū)域和剩余的第二區(qū)域，所述第一區(qū)域與所述管道溝道層的下表面和側(cè)表面接觸，其中所述第一區(qū)域包括第一類型雜質(zhì)而所述剩余的第二區(qū)域包括第二類型雜質(zhì)；以及 第二導(dǎo)電層，所述第二導(dǎo)電層形成在所述第一導(dǎo)電層上以與所述管道溝道層的頂表面接觸，并包括第一類型雜質(zhì)。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其中所述第一導(dǎo)電層由多晶硅層形成，所述第一區(qū)域包括P型雜質(zhì)，所述剩余的第二區(qū)域包括N型雜質(zhì)，以及 其中所述第二導(dǎo)電層由包括P型雜質(zhì)的多晶硅層形成。
4.如權(quán)利要求2所述的半導(dǎo)體器件，還包括:與所述第二導(dǎo)電層連接的第一接觸插塞。
5.如權(quán)利要求2所述的半導(dǎo)體器件，還包括:與所述第一導(dǎo)電層的剩余第二區(qū)域連接的第一接觸插塞。
6.如權(quán)利要求1所述的半導(dǎo)體器件，還包括: 形成在襯底上的柵絕緣層；以及 柵電極，所述柵電極形成在所述柵絕緣層上，且包括層疊的第一導(dǎo)電層和第二導(dǎo)電層，其中所述第一導(dǎo)電層包括第二類型雜質(zhì)且所述第二導(dǎo)電層包括第一類型雜質(zhì)。
7.如權(quán)利要求6所述的半導(dǎo)體器件，還包括與所述柵電極的第二導(dǎo)電層連接的第二接觸插塞。
8.如權(quán)利要求6所述的半導(dǎo)體器件，還包括與所述柵電極的第一導(dǎo)電層連接的第二接觸插塞。
9.如權(quán)利要求6所述的半導(dǎo)體器件，其中所述第一導(dǎo)電層由N型多晶硅層形成，且所述第二導(dǎo)電層由P型多晶硅層形成。
10.一種制造半導(dǎo)體器件的方法，包括: 形成管道柵，所述管道柵包括填充有犧牲層的溝槽且包括第一區(qū)域和剩余的第二區(qū)域，所述第一區(qū)域與所述溝槽接觸且包括第一類型雜質(zhì)，所述剩余的第二區(qū)域具有與所述第一類型雜質(zhì)不同的第二類型雜質(zhì)； 在所述管道柵上交替形成第一材料層和第二材料層； 通過刻蝕所述第一材料層和所述第二材料層來形成與所述溝槽連接的溝道孔； 去除暴露在所述溝道孔的下表面中的犧牲層； 沿著所述溝道孔和所述溝槽的內(nèi)表面形成存儲器層；以及 在所述存儲器層上形成溝道層。
11.如權(quán)利要求10所述的方法，其中形成所述管道柵包括: 形成包括第二類型雜質(zhì)的第一導(dǎo)電層；在所述第一導(dǎo)電層上形成掩模圖案； 通過利用所述掩模圖案作為阻擋部來刻蝕所述第一導(dǎo)電層而形成所述溝槽； 利用所述掩模圖案作為阻擋部使用第一類型雜質(zhì)來摻雜所述溝槽的內(nèi)表面；以及 利用所述犧牲層來填充所述溝槽。
12.如權(quán)利要求10所述的方法，其中形成所述管道柵包括: 形成包括第二類型雜質(zhì)的第一導(dǎo)電層； 在所述第一導(dǎo)電層上形成電介質(zhì)層； 在所述電介質(zhì)層上形成掩模圖案； 利用所述掩模圖案作為阻擋部通過刻蝕所述電介質(zhì)層和所述第一導(dǎo)電層來形成所述溝槽； 去除所述掩模圖案； 利用所述電介質(zhì)層作為阻擋部使用第一類型雜質(zhì)來摻雜所述溝槽的內(nèi)表面；以及 利用所述犧牲層來填充所述溝槽。
13.如權(quán)利要求11所述的方法，其中包括所述第二類型雜質(zhì)的第一導(dǎo)電層由N型多晶硅層形成，所述第一類型雜質(zhì)是P型雜質(zhì)。
14.如權(quán)利要求11所述的方法，其中形成所述管道柵還包括:在被所述犧牲層填充的第一導(dǎo)電層上形成包括第一類型雜質(zhì)的第二導(dǎo)電層。
15.如權(quán)利要求14所述的方法，其中包括所述第一類型雜質(zhì)的第二導(dǎo)電層由包括P型雜質(zhì)的多晶硅層形成。
16.如權(quán)利要求15所述的方法，其中形成所述管道柵還包括: 刻蝕所述第二導(dǎo)電層和所述第一導(dǎo)電層以形成所述管道柵，其中所述管道柵包括第一導(dǎo)電層和第二導(dǎo)電層且位于單元區(qū)中，所述第一導(dǎo)電層包括被所述犧牲層填充的溝槽。
17.如權(quán)利要求16所述的方法，其中在所述管道柵的形成中，同時形成柵電極，其中所述柵電極包括第一導(dǎo)電層和第二導(dǎo)電層且位于外圍區(qū)域中，所述第一導(dǎo)電層包括第二類型雜質(zhì)，所述第二導(dǎo)電層包括第一類型雜質(zhì)。
18.如權(quán)利要求17所述的方法，還包括形成與所述管道柵的第二導(dǎo)電層連接的第一接觸插塞以及與所述柵電極的第二導(dǎo)電層連接的第二接觸插塞。
19.如權(quán)利要求17所述的方法，還包括形成與所述管道柵的第一導(dǎo)電層的第二區(qū)域連接的第一接觸插塞以及與所述柵電極的第一導(dǎo)電層連接的第二接觸插塞。
全文摘要
本發(fā)明是半導(dǎo)體器件及其制造方法。半導(dǎo)體器件，包括垂直溝道層；管道溝道層，被配置成連接所述垂直溝道層的下端部；以及管道柵，圍繞所述管道溝道層且包括第一區(qū)域和剩余的第二區(qū)域，所述第一區(qū)域與管道溝道層接觸并包括第一類型雜質(zhì)，所述剩余的第二區(qū)域包括與所述第一類型雜質(zhì)不同的第二類型雜質(zhì)。
文檔編號H01L27/115GK103247631SQ20121045817
公開日2013年8月14日 申請日期2012年11月14日 優(yōu)先權(quán)日2012年2月1日
發(fā)明者李起洪, 皮昇浩, 孫玄洙 申請人:愛思開海力士有限公司