半導(dǎo)體器件及其形成方法
【專利摘要】一種半導(dǎo)體器件及其形成方法，其中，半導(dǎo)體器件，包括：半導(dǎo)體襯底，半導(dǎo)體襯底包括相鄰的第一區(qū)域和第二區(qū)域；位于第一區(qū)域的半導(dǎo)體襯底表面的第一柵極結(jié)構(gòu)，第一柵極結(jié)構(gòu)包括：第一高K柵介質(zhì)層、位于第一高K柵介質(zhì)層表面的第一功函數(shù)層、以及位于第一功函數(shù)層表面的第一柵電極層；位于第二區(qū)域半導(dǎo)體襯底表面的第二柵極結(jié)構(gòu)，第二柵極結(jié)構(gòu)包括：第二高K柵介質(zhì)層、位于第二高K柵介質(zhì)層表面的第二功函數(shù)層、以及位于第二功函數(shù)層表面的第二柵電極層；位于第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)表面的第二介質(zhì)層，第二介質(zhì)層內(nèi)具有暴露出部分第一柵極結(jié)構(gòu)和部分第二柵極結(jié)構(gòu)表面的接觸通孔；位于接觸通孔內(nèi)形成第一導(dǎo)電插塞。所述半導(dǎo)體器件性能好。
【專利說(shuō)明】半導(dǎo)體器件及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種半導(dǎo)體器件及其形成方法。
【背景技術(shù)】
[0002]互補(bǔ)型金屬氧化物半導(dǎo)體管(ComplementaryMetal-Oxide-Semiconductor,CMOS)已成為集成電路中常用的半導(dǎo)體器件。所述CMOS管包括:P型金屬氧化物半導(dǎo)體管(PMOS)和N型金屬氧化物半導(dǎo)體管(NM0S)?，F(xiàn)有技術(shù)為了在減小柵極尺寸的同時(shí)控制短溝道效應(yīng)，采用高K介質(zhì)材料取代常規(guī)的氧化硅等材料形成柵介質(zhì)層，采用金屬材料取代常規(guī)的多晶硅等材料形成柵電極層；此外，為了調(diào)節(jié)PMOS管和NMOS管的閾值電壓，現(xiàn)有技術(shù)會(huì)在PMOS管和NMOS管的柵介質(zhì)層表面形成功函數(shù)層(work function layer);其中，PMOS管的功函數(shù)層需要具有較高的功函數(shù)，NMOS管的功函數(shù)層需要具有較低的功函數(shù)，因此PMOS管和NMOS管的功函數(shù)層的材料不同。
[0003]現(xiàn)有技術(shù)為了提高半導(dǎo)體器件的元件密度、提高集成度，提出了一種共用柵電極的CMOS管，使PMOS管的柵電極與NMOS管的柵電極相連，從而減小了 CMOS管的特征尺寸。如圖1和圖2所示，是現(xiàn)有技術(shù)的共用柵電極的CMOS管的示意圖，且所述CMOS管中含有高K柵介質(zhì)層和金屬柵電極；其中，圖1是所述CMOS管的剖面結(jié)構(gòu)示意圖，圖2是所述CMOS管的俯視結(jié)構(gòu)示意圖。
[0004]請(qǐng)參考圖1，所述CMOS管包括:半導(dǎo)體襯底100，所述半導(dǎo)體襯底100包括相鄰的PMOS區(qū)域I和NMOS區(qū)域II ;位于所述PMOS區(qū)域I的半導(dǎo)體襯底100表面的第一柵極結(jié)構(gòu)101，所述第一柵極結(jié)構(gòu)101包括:第一高K柵介質(zhì)層110、位于所述第一高K柵介質(zhì)層110表面的第一功函數(shù)層111、以及位于所述第一功函數(shù)層111表面的第一金屬柵112 ;位于所述NMOS區(qū)域II的半導(dǎo)體襯底100表面的第二柵極結(jié)構(gòu)102，所述第二柵極結(jié)構(gòu)102包括:第二高K柵介質(zhì)層120、位于所述第二高K柵介質(zhì)層120表面的第二功函數(shù)層121、以及位于所述第二功函數(shù)層121表面的第二金屬柵122。需要說(shuō)明的是，所述半導(dǎo)體襯底100表面還具有覆蓋所述第一柵極結(jié)構(gòu)101和第二柵極結(jié)構(gòu)102側(cè)壁的介質(zhì)層103，所述介質(zhì)層103的表面與所述第一柵極結(jié)構(gòu)101和第二柵極結(jié)構(gòu)102的表面齊平。
[0005]請(qǐng)參考圖2，在PMOS區(qū)域I內(nèi)，所述第一柵極結(jié)101構(gòu)兩側(cè)的半導(dǎo)體襯底100內(nèi)具有第一源區(qū)104和第一漏區(qū)105 ;在匪03區(qū)域II內(nèi)，所述第二柵極結(jié)構(gòu)102兩側(cè)的半導(dǎo)體襯底100內(nèi)具有第二源區(qū)106和第二漏區(qū)107。
[0006]然而，現(xiàn)有技術(shù)中，具有高K柵介質(zhì)層和金屬柵電極的共用柵電極CMOS管的性能不佳。
[0007]更多CMOS管的相關(guān)資料請(qǐng)參考
【發(fā)明者】洪中山 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司