半導體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導體器件及其制造方法，涉及半導體【技術領域】。該方法中在襯底源/漏處形成凹槽，在凹槽側壁形成可去除側墻，然后對凹槽進行刻蝕以形成Sigma形凹陷；在Sigma形凹陷內進行基本不摻雜的硅鍺選擇性外延生長時由可去除側墻保護Sigma形凹陷靠近襯底表面不被外延，去除可去除側墻再在Sigma形凹陷內進行摻雜P型雜質的硅鍺外延生長。這樣，在充分增加應力的情況下保證源漏結之間有充分的距離，以免加劇短溝道效應，并且無摻雜的SiGe外延生長不給導電通道引入高阻層，避免了器件性能退化，提高了器件性能。
【專利說明】半導體器件及其制造方法
【技術領域】
[0001]本發(fā)明涉及半導體技術，特別涉及一種半導體器件及其制造方法。
【背景技術】
[0002]在先進技術中，提出嵌入式硅鍺(Embedded SiGe，eSiGe)工藝，以增大MOS (MetalOxide Semiconductor,金屬氧化物半導體)器件溝道區(qū)的應力(Stress),增強其載流子遷移率；其中使用嵌入式硅鍺來形成源區(qū)或漏區(qū)，從而對溝道區(qū)施加應力。為達到更好的應力效果，一般在源/漏外延SiGe (娃鍺)前需要先進行凹陷(Recess)刻蝕,刻蝕后形成Sigma(“ Σ ”)形凹陷，然后在Sigma形凹陷內外延生長硅鍺，以增強施加應力的效果，提高半導體器件性能。
[0003]SiGe外延生長需充分靠近溝道以增加應力，但是如果外延一開始就原位摻雜很高濃度的P型雜質，將加劇器件的短溝效應。
[0004]為了解決上面這個問題，目前通常先外延生長基本無摻雜的SiGe層，然后再外延高濃度P型摻雜的SiGe。但是，基本無摻雜的SiGe層位于側墻下方，無法被后續(xù)的源漏注入充分摻雜，將增加源漏串聯電阻。

【發(fā)明內容】

[0005]本發(fā)明的發(fā)明人發(fā)現上述現有技術中存在問題，并因此針對所述問題中的至少一個問題提出了一種新的技術方案。
[0006]本發(fā)明的一個目的是提供一種半導體器件及其制造方法，能夠降低源漏串聯電阻。
[0007]根據本發(fā)明的第一方面，提供了一種半導體器件制造方法，包括:提供襯底，襯底上形成有柵結構；刻蝕襯底以在襯底源/漏處形成凹槽；在凹槽側壁形成可去除側墻；對凹槽進行刻蝕以形成Sigma形凹陷；在Sigma形凹陷內進行基本不摻雜的娃鍺選擇性外延生長；去除可去除側墻；在Sigma形凹陷內進行摻雜P型雜質的硅鍺外延生長。
[0008]可選地，凹槽為U型凹陷；通過刻蝕襯底在襯底源/漏處形成凹槽包括:通過自對準刻蝕襯底在襯底源/漏處形成U型凹陷。
[0009]可選地，在凹槽側壁形成可去除側墻包括:通過化學氣相淀積和各向異性刻蝕在在凹槽側壁形成可去除側墻；或去除可去除側墻包括:通過濕法腐蝕或者各向同性的干法刻蝕去除可去除側墻。
[0010]可選地，凹槽的深度為5nnT20nm。
[0011]可選地，在形成凹槽前還包括:形成柵結構的偏移間隔物(offset spacer);進行LDD注入和退火；在Sigma形凹陷內進行摻雜P型雜質的硅鍺外延生長后還包括:進行源/漏離子注入。
[0012]可選地，該方法還包括:在LDD注入后形成凹槽前形成側墻；或者在Sigma形凹陷內進行摻雜P型雜質的硅鍺外延生長后進行源/漏離子注入前形成側墻。[0013]可選地，基本不摻雜的硅鍺選擇性外延生長包括與溝道類型相同摻雜的硅鍺選擇性外延生長。
[0014]根據本發(fā)明的另一方面，提供一種半導體器件，半導體器件的襯底上形成有柵結構，在襯底中柵結構側方形成有Sigma形凹陷；在Sigma形凹陷的內表面外延生長有基本不摻雜的硅鍺層，基本不摻雜的硅鍺層上外延生長有摻雜P型雜質的硅鍺體；其中，基本不摻雜的硅鍺層位于Sigma形凹陷內襯底表面預定深度下。
[0015]可選地,預定深度為5nnT20nm。
[0016]可選地，柵結構兩側形成有偏移間隔物，偏移間隔物兩側形成有側墻。
[0017]本發(fā)明的一個優(yōu)點在于，在無摻雜SiGe外延時通過可去除側墻保護襯底表面層使它不被外延，然后外延原位摻雜的SiGe，原位摻雜的SiGe會降低源漏串聯電阻，提高器件性能。
[0018]通過以下參照附圖對本發(fā)明的示例性實施例的詳細描述，本發(fā)明的其它特征及其優(yōu)點將會變得清楚。
【專利附圖】

【附圖說明】
[0019]構成說明書的一部分的附圖描述了本發(fā)明的實施例，并且連同說明書一起用于解釋本發(fā)明的原理。
[0020]參照附圖，根據下面的詳細描述，可以更加清楚地理解本發(fā)明，其中:
[0021]圖1A至圖1G示意性地示出根據本發(fā)明的半導體器件制造方法的一個實施例中各個階段的截面圖。
[0022]圖2A至圖2J示意性地示出根據本發(fā)明的半導體器件制造方法的另一個實施例中各個階段的截面圖。
[0023]圖3A至圖3J示意性地示出根據本發(fā)明的半導體器件制造方法的又一個實施例中各個階段的截面圖。
[0024]圖4示出根據本發(fā)明的一個實施例的半導體器件的結構示意圖。
【具體實施方式】
[0025]現在將參照附圖來詳細描述本發(fā)明的各種示例性實施例。應注意到:除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數字表達式和數值不限制本發(fā)明的范圍。
[0026]同時，應當明白，為了便于描述，附圖中所示出的各個部分的尺寸并不是按照實際的比例關系繪制的。
[0027]以下對至少一個示例性實施例的描述實際上僅僅是說明性的，決不作為對本發(fā)明及其應用或使用的任何限制。
[0028]對于相關領域普通技術人員已知的技術、方法和設備可能不作詳細討論，但在適當情況下，所述技術、方法和設備應當被視為授權說明書的一部分。
[0029]在這里示出和討論的所有示例中，任何具體值應被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實施例的其它示例可以具有不同的值。
[0030]應注意到:相似的標號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義，則在隨后的附圖中不需要對其進行進一步討論。
[0031]圖1A至圖1G示意性地示出根據本發(fā)明的半導體器件制造方法的一個實施例中各個階段的截面圖。
[0032]如圖1A所示，提供襯底100，襯底100上形成有柵結構102。柵結構102的形成可以采用現有的多種方式，具體柵結構也可以根據情況進行選擇。可選地，柵結構102兩側還形成有偏移間隔物(Offset Spacer) 103，偏移間隔物103的主要成份可以是二氧化硅或氮化硅。
[0033]如圖1B所示，刻蝕襯底100以在襯底100的源/漏處形成凹槽104。在襯底100中例如通過干法刻蝕在柵結構兩側的源/漏處形成凹槽104。在一個實施例中，該凹槽104的深度大約為溝道深度的1/4~1/3。例如，凹槽104的深度為5nm (納米)~20nm。
[0034]如圖1C所示，在凹槽104側壁形成可去除側墻105。可以過通過CVD (ChemicalVapor Deposition,化學氣相淀積)和各向異性刻蝕在在凹槽104的側壁形成可去除側墻105?？扇コ齻葔?05的主要成份可以是氮化硅或二氧化硅，并且與偏移間隔物103具有刻蝕選擇比。
[0035]如圖1D所示，對凹槽104進行刻蝕以形成Sigma形凹陷106。例如，采用具有晶向選擇性的濕法蝕刻劑，例如包含四甲基氫氧化銨(TMAH)的蝕刻劑，通過凹槽104對襯底進行蝕刻以形成Sigma形凹陷106。
[0036]如圖1E所示，在Sigma形凹陷106內進行基本不摻雜的硅鍺選擇性外延生長(SEG, Selective Epitax ial Growth)生成基本不摻雜的娃鍺層107 ;該基本不摻雜的娃鍺選擇性外延生長也可以包括與溝道類型相同摻雜的硅鍺選擇性外延生長。
[0037]如圖1F所示，去除可去除側墻105。例如，通過用濕法腐蝕或者各向同性的干法刻蝕去除可去除側墻105。
[0038]如圖1G所示，在Sigma形凹陷106內進行摻雜P型雜質的硅鍺外延生長獲得摻雜P型雜質的硅鍺體。例如，進行原位摻雜硼的硅鍺選擇性外延生長。
[0039]上述實施例中，在外延無摻雜SiGe時通過可去除側墻保護襯底表面層使它不被外延，然后去掉可去除側墻的保護層，外延原位摻雜的SiGe，從而在充分增加應力的情況下保證源漏結之間有充分的距離，以免加劇短溝道效應，而且，無摻雜SiGe不給導電通道引入高阻層，避免了器件性能退化，提高了器件性能。
[0040]圖2A至圖2J示意性地示出根據本發(fā)明的半導體器件制造方法的另一個實施例中各個階段的截面圖。
[0041]如圖2A所示,提供襯底200,在襯底200上形成STKShallow Trench Isolation,淺槽隔離)201，生長柵介質，淀積柵材料和硬掩膜層，然后進行柵極光刻，在襯底200上形成柵介質層202a，柵極202，柵極202上的硬掩膜202b層。淀積和刻蝕介質層，在柵結構202兩側形成有偏移間隔物(Offset Spacer) 203。
[0042]如圖2B所示,進行LDD (Lightly Doped Drain,輕摻雜漏)注入和退火。
[0043]如圖2C所示，通過自對準刻蝕硅襯底200在襯底200的源/漏處形成凹槽204。該凹槽104可以為U型凹槽。
[0044]如圖2D所示，在凹槽204側壁形成可去除側墻205。
[0045]如圖2E所示，對凹槽204進行刻蝕以形成Sigma形凹陷206。[0046]如圖2F所示，在Sigma形凹陷206內進行基本不摻雜的硅鍺選擇性外延生長生成硅鍺種子層207 ；
[0047]如圖2G所示，去除可去除側墻205。
[0048]如圖2H所示，在Sigma形凹陷206內選擇性外延源/漏并同時進行原位摻雜，獲得摻雜P型雜質的硅鍺體208。
[0049]如圖21所示，去掉硬掩膜202b，在偏移間隔物203的外側形成側墻209。
[0050]如圖2J所示，進行源漏注入。后續(xù)可與HKMG(High-K and Metal Gate，高介電常數介質和金屬柵)工藝兼容。
[0051]上述實施例中，LDD注入后形成凹槽，在凹槽側壁形成可去除側墻，然后形成Sigma形凹陷，在硅鍺種子外延生長時由可去除側墻保護凹陷靠近襯底表面的內壁不生長硅鍺，并在原位摻雜的硅鍺生長前去除可去除側墻，從而使得原位摻雜的硅鍺體生長于Sigma形凹陷靠近襯底表面的部分，避免了在此處生成高阻區(qū)域，提高了器件性能。硬掩膜可以保護柵極在工藝過程中不被污染或者破壞。
[0052]圖3A至圖3J示意性地示出根據本發(fā)明的半導體器件制造方法的又一個實施例中各個階段的截面圖。
[0053]如圖3A所示，提供襯底300，在襯底300中形成STI隔離301，襯底300上形成有柵結構302。柵結構302兩側還形成有偏移間隔物303。
[0054]如圖3B所示，進行LDD注入形成輕摻雜注入區(qū)304，然后進行退火。
[0055]如圖3C所示，在偏移間隔物303的外側形成側墻305。
[0056]如圖3D所示，通過刻蝕襯底300在襯底300的源/漏處形成凹槽306。
[0057]如圖3E所示，在凹槽306側壁形成可去除側墻307。
[0058]如圖3F所示，對凹槽306進行刻蝕以形成Sigma形凹陷308。
[0059]如圖3G所示，在Sigma形凹陷308內進行基本不摻雜的硅鍺選擇性外延生長生成硅鍺種子層309 ；
[0060]如圖3H所示，去除可去除側墻307。
[0061]如圖31所示，在Sigma形凹陷306內進行摻雜P型雜質的硅鍺外延生長獲得摻雜P型雜質的硅鍺體308。
[0062]如圖3J所示，進行源漏注入。
[0063]上述實施例中，在形成Sigma形凹陷前形成側墻，也可以應用可去除側墻來保護Sigma形凹陷靠近襯底表面的內壁不生長基本不摻雜的硅鍺種子層，提高了器件的性能。
[0064]圖4示出根據本發(fā)明的一個實施例的半導體器件的結構示意圖。如圖4所示，半導體器件的襯底200上形成有柵結構202，在襯底200中柵結構202側方形成有Sigma形凹陷；在Sigma形凹陷的內表面外延生長有基本不摻雜的硅鍺層207，基本不摻雜的硅鍺層207上外延生長有摻雜P型雜質的硅鍺體208 ;其中，基本不摻雜的硅鍺層207位于Sigma形凹陷內襯底表面預定深度下，即圖4中標號41指示的部分沒有基本不摻雜的硅鍺層207。此外，在柵結構202側面形成有偏移間隔物203，偏移間隔物203側面形成有側墻209。
[0065]至此，已經詳細描述了根據本發(fā)明的制造半導體器件的方法和所形成的半導體器件。為了避免遮蔽本發(fā)明的構思，沒有描述本領域所公知的一些細節(jié)。本領域技術人員根據上面的描述，完全可以明白如何實施這里公開的技術方案。[0066]雖然已經通過示例對本發(fā)明的一些特定實施例進行了詳細說明，但是本領域的技術人員應該理解，以上示例僅是為了進行說明，而不是為了限制本發(fā)明的范圍。本領域的技術人員應該理解，可在不脫離本發(fā)明的范圍和精神的情況下，對以上實施例進行修改。本發(fā)明的范圍由所附權利要求來限定。
【權利要求】
1.一種半導體器件制造方法，其特征在于，包括: 提供襯底，所述襯底上形成有柵結構； 刻蝕所述襯底以在所述襯底源/漏處形成凹槽； 在所述凹槽側壁形成可去除側墻； 對所述凹槽進行刻蝕以形成Sigma形凹陷； 在所述Sigma形凹陷內進行基本不摻雜的硅鍺選擇性外延生長； 去除所述可去除側墻； 在所述Sigma形凹陷內進行摻雜P型雜質的硅鍺外延生長。
2.根據權利要求1所述的方法，其特征在于，所述凹槽為U型凹陷； 所述刻蝕所述襯底以在所述襯底源/漏處形成凹槽包括: 通過自對準刻蝕所述襯底在所述襯底源/漏處形成U型凹陷。
3.根據權利要求1或2所述的方法，其特征在于， 所述在所述凹槽側壁形成可去除側墻包括: 通過化學氣相淀積和各向異性刻蝕在在所述凹槽側壁形成可去除側墻； 或 所述去除所述可去除側墻包括: 通過濕法腐蝕或者各向同性的干法刻蝕去除所述可去除側墻。
4.根據權利要求1所述的方法，其特征在于，所述凹槽的深度為5nnT20nm。
5.根據權利要求1所述的方法，其特征在于，在形成所述凹槽前還包括: 形成所述柵結構的偏移間隔物(offset spacer); 進行輕摻雜漏注入和退火； 在所述Sigma形凹陷內進行摻雜P型雜質的硅鍺外延生長后還包括: 進行源/漏離子注入。
6.根據權利要求5所述的方法，其特征在于，還包括: 在輕摻雜漏注入后形成所述凹槽前形成側墻； 或者 在所述Sigma形凹陷內進行摻雜P型雜質的硅鍺外延生長后進行源/漏離子注入前形成側墻。
7.根據權利要求1所述的方法，其特征在于，所述在所述Sigma形凹陷內進行基本不摻雜的硅鍺選擇性外延生長包括: 在所述Sigma形凹陷內進行摻雜與溝道類型相同雜質的硅鍺選擇性外延生長。
8.一種半導體器件，其中，所述半導體器件的襯底上形成有柵結構，在所述襯底中所述柵結構側方形成有Sigma形凹陷；在所述Sigma形凹陷的內表面外延生長有基本不摻雜的硅鍺層，所述基本不摻雜的硅鍺層上外延生長有摻雜P型雜質的硅鍺體； 其中，所述基本不摻雜的硅鍺層位于所述Sigma形凹陷內所述襯底表面預定深度下。
9.根據權利要求8所述的半導體器件，其特征在于，所述預定深度為5nnT20nm。
10.根據權利要求8所述的半導體器件，其特征在于，所述柵結構兩側形成有偏移間隔物，所述偏移間隔物兩側形成有側墻。
【文檔編號】H01L29/78GK103779218SQ201210406039
【公開日】2014年5月7日 申請日期:2012年10月23日 優(yōu)先權日:2012年10月23日
【發(fā)明者】卜偉海 申請人:中芯國際集成電路制造(上海)有限公司