一種半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件及其制造方法，涉及半導(dǎo)體【技術(shù)領(lǐng)域】。本發(fā)明實施例提供的半導(dǎo)體器件的制造方法，將鍺硅層的形成工藝分成兩次來實現(xiàn)，即先形成第一鍺硅層，然后在第一鍺硅層中形成第二鍺硅層，克服了通過一次沉積工藝形成鍺硅層造成的鍺硅堆疊不理想問題，使鍺硅層更接近PMOS的溝道區(qū)域，保證了鍺硅層的壓應(yīng)力增強效果，提高了PMOS的性能，進(jìn)而提高了整個半導(dǎo)體器件的性能。本發(fā)明實施例提供的半導(dǎo)體器件，鍺硅層包括位于外側(cè)的第一鍺硅層和位于第一鍺硅層內(nèi)部的第二鍺硅層兩部分，克服了現(xiàn)有技術(shù)中鍺硅堆疊不理想的問題，使鍺硅層更接近PMOS的溝道區(qū)域，保證了鍺硅層的壓應(yīng)力增強效果，提高了PMOS的性能，進(jìn)而提高了整個半導(dǎo)體器件的性能。
【專利說明】一種半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，具體而言涉及一種半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]在半導(dǎo)體【技術(shù)領(lǐng)域】中，隨著納米加工技術(shù)的迅速發(fā)展，晶體管的特征尺寸已進(jìn)入納米級。通過等比例縮小的方法來提高當(dāng)前主流的硅CMOS器件的性能這一方式，受到越來越多的物理及工藝的限制。為了提高CMOS器件中NMOS和PMOS晶體管的性能，應(yīng)力技術(shù)(stress engineering)越來越受到業(yè)界的關(guān)注。
[0003]應(yīng)力影響半導(dǎo)體中的載流子的遷移率。一般而言，硅中電子的遷移率隨著沿著電子遷移方向的拉應(yīng)力的增加而增加，并且隨著壓應(yīng)力的增加而減少。相反，硅中帶正電的空穴的遷移率隨著空穴移動方向的壓應(yīng)力的增加而增加，并且隨著拉應(yīng)力的增加而減小。因此，可以通過在溝道中引入適當(dāng)?shù)膲簯?yīng)力和拉應(yīng)力能分別提高PMOS的空穴遷移率和NMOS的電子遷移率。
[0004]在現(xiàn)有技術(shù)中，一般通過外延鍺硅(SiGe)源漏引入溝道壓應(yīng)力(即鍺硅技術(shù))，利用源漏和溝道的晶格常數(shù)失配控制應(yīng)變大小，進(jìn)而改善空穴遷移率，來提高PMOS的性能。對于應(yīng)用錯娃技術(shù)的半導(dǎo)體器件而目，錯娃堆置(stack)的質(zhì)量直接關(guān)系著施加在PMOS的溝道區(qū)域的壓應(yīng)力的大小，進(jìn)而直接影響到PMOS的器件性能。
[0005]在現(xiàn)有技術(shù)中，在應(yīng)用鍺硅技術(shù)的半導(dǎo)體器件的制程中，一般通過如下步驟來形成鍺硅層:首先，在PMOS的柵極兩側(cè)的半導(dǎo)體襯底上刻蝕出凹槽(如U型或Sigma型等);然后，在凹槽內(nèi)一次性完成鍺硅的沉積以形成鍺硅層(一般采用外延生長法)。即，現(xiàn)有技術(shù)通過一次沉積工藝完成整個鍺硅層的形成。由于鍺硅在凹槽內(nèi)在不同方向上的生長速率(指形成的速率)并不一致，因此，現(xiàn)有技術(shù)中的前述形成鍺硅層的技術(shù)方案形成的鍺硅層往往并不理想(鍺硅堆疊質(zhì)量不理想)，比如，形成的鍺硅層一般離PMOS的溝道區(qū)域比較遠(yuǎn)，導(dǎo)致鍺硅層對壓應(yīng)力的增強作用受到影響，進(jìn)而導(dǎo)致PMOS的性能不理想，因而造成整個半導(dǎo)體器件的性能不理想。
[0006]隨著產(chǎn)業(yè)應(yīng)用中對半導(dǎo)體器件的性能要求越來越高，現(xiàn)有技術(shù)中的鍺硅技術(shù)存在的上述問題也越來越凸顯。因此，需要提出一種新的半導(dǎo)體器件及其制造方法，滿足PMOS對壓應(yīng)力的要求，提高半導(dǎo)體器件的性能。
【發(fā)明內(nèi)容】
[0007]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種半導(dǎo)體器件及其制造方法。
[0008]一方面，本發(fā)明提供一種半導(dǎo)體器件的制造方法，該方法包括如下步驟:
[0009]步驟SlOl:提供形成有PMOS的柵極結(jié)構(gòu)的半導(dǎo)體襯底；
[0010]步驟S102:在所述PMOS的柵極結(jié)構(gòu)的兩側(cè)形成柵極第一側(cè)壁；
[0011]步驟S103:以所述柵極第一側(cè)壁為掩膜對所述半導(dǎo)體襯底進(jìn)行刻蝕，在所述PMOS的柵極結(jié)構(gòu)的兩側(cè)形成第一凹槽；[0012]步驟S104:在所述第一凹槽內(nèi)形成第一鍺硅層；
[0013]步驟S105:在所述柵極第一側(cè)壁的兩側(cè)形成柵極第二側(cè)壁；
[0014]步驟S106:以所述柵極第二側(cè)壁為掩膜對所述第一鍺硅層進(jìn)行刻蝕，在所述第一鍺硅層內(nèi)形成第二凹槽；
[0015]步驟S107:在所述第二凹槽內(nèi)形成第二鍺硅層。
[0016]其中，所述步驟S103包括:
[0017]以所述柵極第一側(cè)壁為掩膜對所述半導(dǎo)體襯底進(jìn)行干法刻蝕，形成初步的第一凹槽；
[0018]以所述柵極第一側(cè)壁為掩膜對所述半導(dǎo)體襯底進(jìn)行濕法刻蝕，通過所述濕法刻蝕改變所述初步的第一凹槽的形狀，形成第一凹槽。
[0019]其中，在所述步驟S104中，所述形成第一鍺硅層的方法為外延生長工藝。
[0020]進(jìn)一步的，所述外延生長工藝為低壓化學(xué)氣相沉積、等離子體增強化學(xué)氣相沉積、超高真空化學(xué)氣相沉積、快速熱化學(xué)氣相沉積和分子束外延中的一種。
[0021]其中，所述步驟S106包括:
[0022]以所述柵極第二側(cè)壁為掩膜對所述半導(dǎo)體襯底進(jìn)行干法刻蝕，形成初步的第二凹槽；
[0023]以所述柵極第二側(cè)壁為掩膜對所述半導(dǎo)體襯底進(jìn)行濕法刻蝕，通過所述濕法刻蝕改變所述初步的第二凹槽的形狀，形成第二凹槽。
[0024]其中，在所述步驟S107中，所述形成第二鍺硅層的方法為外延生長工藝。
[0025]進(jìn)一步的，所述外延生長工藝為低壓化學(xué)氣相沉積、等離子體增強化學(xué)氣相沉積、超高真空化學(xué)氣相沉積、快速熱化學(xué)氣相沉積和分子束外延中的一種。
[0026]其中，所述第一凹槽的形狀為Sigma型，和/或，所述第二凹槽的形狀為Sigma型。
[0027]其中，所述第一凹槽的深度為6(T80nm，和/或，所述第二凹槽的深度為4(T70nm。
[0028]其中，所述第一鍺硅層中鍺的濃度為5%~20%，和/或，所述第二鍺硅層中鍺的濃度為 I5%~60%。
[0029]進(jìn)一步的，在所述步驟S104和步驟S105之間還包括:對所述PMOS進(jìn)行LDD處理的步驟。
[0030]另一方面，本發(fā)明提供一種半導(dǎo)體器件，所述半導(dǎo)體器件包括半導(dǎo)體襯底和位于其上的PM0S，其中，所述PMOS的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上形成有第一凹槽，所述第一凹槽內(nèi)形成有第一鍺硅層；所述第一鍺硅層內(nèi)形成有第二凹槽，所述第二凹槽內(nèi)形成有第
二鍺硅層。
[0031 ] 進(jìn)一步的，所述第一凹槽的形狀為Sigma型，和/或，所述第二凹槽的形狀為Sigma型。
[0032]其中，所述第一凹槽的深度為6(T80nm型，和/或，所述第二凹槽的深度為40~70nmo
[0033]其中，所述第一鍺硅層中鍺的濃度為5%~20%，和/或，所述第二鍺硅層中鍺的濃度為 I5%~60%。
[0034]其中，所述半導(dǎo)體器件還包括位于所述PMOS的柵極結(jié)構(gòu)兩側(cè)的柵極第一側(cè)壁，所述柵極第一側(cè)壁的外側(cè)與所述半導(dǎo)體襯底的表面交界的位置，與所述第一凹槽與所述半導(dǎo)體襯底的表面交界的位置重合。
[0035]進(jìn)一步的，所述半導(dǎo)體器件還包括位于所述柵極第一側(cè)壁外側(cè)的柵極第二側(cè)壁，所述柵極第二側(cè)壁的外側(cè)與所述半導(dǎo)體襯底的表面交界的位置，與所述第二凹槽與所述半導(dǎo)體襯底的表面交界的位置重合。
[0036]其中，所述半導(dǎo)體器件還包括位于所述PMOS的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上的LDD 區(qū)。
[0037]本發(fā)明實施例提供的半導(dǎo)體器件的制造方法，通過將鍺硅層的形成工藝分成兩次來實現(xiàn)，先形成第一鍺硅層，然后在第一鍺硅層中形成第二鍺硅層，克服了現(xiàn)有技術(shù)中通過一次沉積工藝形成鍺硅層造成鍺硅堆疊質(zhì)量不理想的問題，使鍺硅層更接近PMOS的溝道區(qū)域，保證了鍺硅層的壓應(yīng)力增強效果，提高了 PMOS的性能，進(jìn)而提高了整個半導(dǎo)體器件的性能。本發(fā)明實施例提供的半導(dǎo)體器件，鍺硅層包括位于外側(cè)的第一鍺硅層和位于第一鍺硅層內(nèi)部的第二鍺硅層兩部分，這一鍺硅層的特殊結(jié)構(gòu)克服了現(xiàn)有技術(shù)中鍺硅堆疊不理想的問題，使鍺硅層更接近PMOS的溝道區(qū)域，因此保證了鍺硅層的壓應(yīng)力增強效果，提高了 PMOS的性能，進(jìn)而提高了整個半導(dǎo)體器件的性能。
【專利附圖】
【附圖說明】
[0038]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0039]附圖中:
[0040]圖1A-圖1E為本發(fā)明實施例的一種半導(dǎo)體器件的制造方法的各步驟完成后形成的結(jié)構(gòu)的剖面圖；
[0041]其中，圖1E為本發(fā)明實施例的一種半導(dǎo)體器件的典型結(jié)構(gòu)的剖面圖。
[0042]圖2為本發(fā)明實施例提出的一種半導(dǎo)體器件的制造方法的流程圖。
【具體實施方式】
[0043]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0044]應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實施，而不應(yīng)當(dāng)解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。
[0045]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0046]空間關(guān)系術(shù)語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之
上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術(shù)語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。
[0047]在此使用的術(shù)語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該規(guī)格書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術(shù)語“和/或”包括相關(guān)所列項目的任何及所有組合。
[0048]這里參考作為本發(fā)明的理想實施例(和中間結(jié)構(gòu))的示意圖的橫截面圖來描述發(fā)明的實施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因此，本發(fā)明的實施例不應(yīng)當(dāng)局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導(dǎo)致該埋藏區(qū)和注入進(jìn)行時所經(jīng)過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實質(zhì)上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實際形狀且并不意圖限定本發(fā)明的范圍。
[0049]除非另外定義，在此使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與本發(fā)明領(lǐng)域的普通技術(shù)人員所通常理解的相同的含義。還將理解，諸如普通使用的字典中所定義的術(shù)語應(yīng)當(dāng)理解為具有與它們在相關(guān)領(lǐng)域和/或本規(guī)格書的環(huán)境中的含義一致的含義，而不能在理想的或過度正式的意義上解釋，除非這里明示地這樣定義。
[0050]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明提出的半導(dǎo)體器件及其制造方法。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。
[0051]實施例1
[0052]本發(fā)明實施例提供一種半導(dǎo)體器件的制造方法。下面，參照圖1A-1E和圖2來描述本發(fā)明提出的半導(dǎo)體器件的制造方法的一個示例性方法的詳細(xì)步驟。其中，圖1A-圖1E為本發(fā)明實施例的一種半導(dǎo)體器件的制造方法的各步驟完成后形成的結(jié)構(gòu)的剖面圖；圖2為本發(fā)明實施例提出的一種半導(dǎo)體器件的制造方法的流程圖。
[0053]本發(fā)明實施例提供的半導(dǎo)體器件的制造方法，具體包括如下步驟:
[0054]步驟1、提供一半導(dǎo)體襯底100，所述半導(dǎo)體襯底上形成有PMOS的柵極結(jié)構(gòu)101，如圖1A所示。
[0055]其中，該PMOS的柵極結(jié)構(gòu)101可以為普通柵極，也可以為金屬柵極，還可以為用于形成金屬柵極的偽柵極，此處不作限定。[0056]本發(fā)明實施例中，各示意圖(圖1A至圖1E)僅示出了半導(dǎo)體器件的一部分，該部分包括兩個PMOS ;在本發(fā)明實施例的半導(dǎo)體器件中，還可以包括NMOS、STI等器件，因與本發(fā)明實施例的發(fā)明點無關(guān)，故不作限定和闡述。
[0057]作為示例，在本實施例中，所述半導(dǎo)體襯底100選用單晶硅材料構(gòu)成。在所述半導(dǎo)體襯底中形成有隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)將半導(dǎo)體襯底分為NMOS區(qū)和PMOS區(qū)。所述半導(dǎo)體襯底中還形成有各種阱(well)結(jié)構(gòu)，為了簡化，圖示中予以省略。上述形成阱(well)結(jié)構(gòu)、隔離結(jié)構(gòu)、柵極結(jié)構(gòu)的工藝步驟已經(jīng)為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再詳細(xì)加以描述。
[0058]步驟2、在半導(dǎo)體襯底100上的PMOS的柵極結(jié)構(gòu)101的兩側(cè)形成柵極第一側(cè)壁102，形成后的圖形如圖1A所示。
[0059]示例性的，形成柵極第一側(cè)壁102的方法可以為:在半導(dǎo)體襯底100上形成一層氮化硅薄膜，對所述氮化硅薄膜位于PMOS區(qū)的部分進(jìn)行干法刻蝕，以形成所述柵極第一側(cè)壁102。
[0060]步驟3、刻蝕半導(dǎo)體襯底100以在PMOS的柵極結(jié)構(gòu)101的兩側(cè)形成第一凹槽103，如圖1B所示。
[0061]其中，第一凹槽103的形狀，可以為U型，可以為Sigma型，也可以為其他合適的形狀，在此不作限定。
[0062]形成第一凹槽103的方法為:利用柵極第一側(cè)壁102為掩膜，對半導(dǎo)體襯底100進(jìn)行刻蝕，在PMOS的柵極結(jié)構(gòu)101的兩側(cè)分別形成第一凹槽103。其中，所采用的刻蝕方法可以為干法刻蝕，可以為濕法刻蝕，也可以為干法刻蝕加濕法刻蝕等，在此亦不進(jìn)行限定。
[0063]優(yōu)選的，所述第一`凹槽103為Sigma型，這一形狀可以使后續(xù)形成的鍺硅層更容易接近PMOS的溝道區(qū)域，因而可以更好地發(fā)揮鍺硅的增強對溝道的壓應(yīng)力的作用，提高PMOS的器件性能。進(jìn)一步優(yōu)選的，當(dāng)?shù)谝话疾?03的形狀為Sigma型時，第一凹槽103的深度為60~80nm。
[0064]優(yōu)選的，在本發(fā)明實施例中，形成第一凹槽103的方法為:首先，以所述柵極第一側(cè)壁102為掩膜對所述半導(dǎo)體襯底100進(jìn)行干法刻蝕，形成初步的第一凹槽(比如碗狀的凹槽)；然后，繼續(xù)以所述柵極第一側(cè)壁102為掩膜，對所述半導(dǎo)體襯底100進(jìn)行濕法刻蝕，通過濕法刻蝕改變所述初步的第一凹槽的形狀，形成最終的第一凹槽103(比如Sigma型)。經(jīng)過前述步驟形成的第一凹槽的圖形，如圖1B所示。進(jìn)一步的，在本發(fā)明實施例中，在前述濕法刻蝕之后、并且在后續(xù)形成鍺硅層(第一鍺硅層)的步驟之前，還可以包括對半導(dǎo)體襯底進(jìn)行預(yù)清洗的步驟，以減少雜質(zhì)對鍺硅形成工藝的影響。
[0065]步驟4、在第一凹槽103內(nèi)形成第一鍺硅層104，形成的圖形如圖1C所示。
[0066]具體地，形成第一鍺硅層104的方法，可以采用外延生長工藝。所述外延生長工藝可以采用低壓化學(xué)氣相沉積(LPCVD)、等離子體增強化學(xué)氣相沉積(PECVD)、超高真空化學(xué)氣相沉積(UHVCVD)、快速熱化學(xué)氣相沉積(RTCVD)和分子束外延(MBE)中的一種。
[0067]其中，優(yōu)選的，在步驟4中，應(yīng)通過控制工藝條件使得第一鍺硅層104中鍺(Ge)的濃度為5%~20%。此時，鍺硅可以發(fā)揮更好的壓應(yīng)力增強效果。
[0068]步驟5、對所述PMOS進(jìn)行LDD處理。
[0069]具體地，利用所述PMOS的柵極第一側(cè)壁102作為掩膜，對所述PMOS進(jìn)行LDD處理。進(jìn)行LDD處理的目的在于，降低器件的短溝道效應(yīng)。并且，本步驟的LDD處理在形成第一鍺硅層之后，相對于現(xiàn)有技術(shù)中在形成鍺硅層之前進(jìn)行LDD處理，可以避免LDD區(qū)在鍺硅工藝中形成凹槽(本發(fā)明實施例為第一凹槽)時被破壞，因而可以更好地發(fā)揮LDD區(qū)的降低短溝道效應(yīng)的作用。
[0070]本領(lǐng)域的技術(shù)人員可以理解，當(dāng)器件的短溝道效應(yīng)對器件的性能影響不明顯時，本步驟可以省略。
[0071]步驟6、在半導(dǎo)體襯底100上的PMOS的柵極結(jié)構(gòu)101的兩側(cè)(具體的，在柵極第一側(cè)壁102的兩側(cè))形成柵極的第二側(cè)壁105，形成后的圖形如圖1C所示。
[0072]示例性的，形成柵極第二側(cè)壁105的方法可以為:在半導(dǎo)體襯底100上形成一層氮化硅薄膜，對所述氮化硅薄膜位于PMOS區(qū)的部分進(jìn)行干法刻蝕，以形成所述柵極第二側(cè)壁105。
[0073]步驟7、刻蝕第一鍺硅層104以在第一鍺硅層104內(nèi)形成第二凹槽106，如圖1D所
/Jn ο
[0074]由于第二凹槽106形成在第一鍺硅層104內(nèi)，因此，第一鍺硅層104的外圍部分被予以保留，保留的第一鍺硅層104’如圖1B所示。顯然，第二凹槽106小于第一凹槽103，且位于第一凹槽103的內(nèi)部。
[0075]其中，第二凹槽106的形狀，可以為U型，可以為Sigma型，也可以為其他合適的形狀，在此不作限定。
[0076]優(yōu)選的，第二凹槽106的形狀與第一凹槽103的形狀相一致。更優(yōu)選的，第二凹槽106與第一凹槽103均為Sigma`型。這一形狀可以使最終形成的鍺硅層更容易接近PMOS的溝道區(qū)域，因而可以更好地發(fā)揮鍺硅的增強溝道的壓應(yīng)力的作用，提高PMOS的器件性能。優(yōu)選的，當(dāng)?shù)诙疾?06的形狀為Sigma型時，第二凹槽106的深度為4(T70nm。
[0077]具體地，形成第二凹槽106的方法可以為:利用柵極第二側(cè)壁105為掩膜，對第一鍺硅層104進(jìn)行刻蝕，在第一鍺硅層104內(nèi)形成第二凹槽106。其中，所采用的刻蝕方法可以為干法刻蝕，可以為濕法刻蝕，也可以為干法刻蝕加濕法刻蝕等，在此亦不進(jìn)行限定。
[0078]優(yōu)選的，在本發(fā)明實施例中，形成第二凹槽106的方法為:首先，以所述柵極第二側(cè)壁105為掩膜對所述第一鍺硅層104進(jìn)行干法刻蝕，形成初步的第二凹槽(比如碗狀的凹槽)；然后，繼續(xù)以所述柵極第二側(cè)壁105為掩膜，對所述第一鍺硅層104進(jìn)行濕法刻蝕，通過濕法刻蝕改變所述初步的第二凹槽(比如碗狀的凹槽)的形狀，形成第二凹槽106 (比如Sigma型的凹槽)。經(jīng)過前述步驟形成的第二凹槽106的圖形,如圖1D所示。進(jìn)一步的,在本發(fā)明實施例中，在前述濕法刻蝕之后、并且在后續(xù)形成鍺硅層(第二鍺硅層)的步驟之前，還可以包括對半導(dǎo)體襯底進(jìn)行預(yù)清洗的步驟，以減少雜質(zhì)對鍺硅形成工藝的影響。
[0079]步驟8、在第二凹槽106內(nèi)形成第二鍺硅層107，形成的圖形如圖1E所示。
[0080]具體地，形成第二鍺硅層107的方法，可以采用外延生長工藝。所述外延生長工藝可以采用低壓化學(xué)氣相沉積(LPCVD)、等離子體增強化學(xué)氣相沉積(PECVD)、超高真空化學(xué)氣相沉積(UHVCVD)、快速熱化學(xué)氣相沉積(RTCVD)和分子束外延(MBE)中的一種。
[0081]其中，優(yōu)選的，在步驟8中，應(yīng)通過控制工藝條件使得第二鍺硅層107中鍺(Ge)的濃度為15%飛0%。此種情況下，可以發(fā)揮更好的壓應(yīng)力增強效果。尤其當(dāng)?shù)诙N硅層107中Ge的這一濃度與第一鍺硅層104中鍺(Ge)的濃度為5%~20%的情況相配合時，最終的鍺硅層(包括第二鍺硅層107和保留的第一鍺硅層104’)可以發(fā)揮更好的壓應(yīng)力增強效果，有利于提升PMOS的性能。
[0082]至此，完成了本發(fā)明實施例的示例性的半導(dǎo)體器件的制造方法的介紹。本領(lǐng)域的技術(shù)人員可以理解，本發(fā)明實施例的方法并不以此為限；并且，雖然本發(fā)明實施例對與發(fā)明點無關(guān)的半導(dǎo)體器件制程中的其他步驟，比如形成接觸孔的步驟等，并未進(jìn)行描述，但這并不代表本發(fā)明實施例不包括這些步驟，而是由于這些工藝步驟與傳統(tǒng)的半導(dǎo)體器件加工工藝完全相同而不再贅述。
[0083]本發(fā)明實施例的半導(dǎo)體器件的制造方法，通過將鍺硅層的形成工藝分成兩次來實現(xiàn)，先形成第一鍺硅層，然后在第一鍺硅層中形成第二鍺硅層，克服了現(xiàn)有技術(shù)中通過一次沉積工藝形成鍺硅層造成鍺硅堆疊質(zhì)量不理想的問題，使鍺硅層(包括第二鍺硅層107和保留的第一鍺硅層104’)更接近PMOS的溝道區(qū)域，因此保證了鍺硅層的壓應(yīng)力增強效果，提高了 PMOS的性能，進(jìn)而提高了整個半導(dǎo)體器件的性能。
[0084]參照圖2，其中示出了本發(fā)明提出的半導(dǎo)體器件的制造方法中的一種典型方法的流程圖，用于簡要示出整個制造工藝的流程。該方法具體包括:
[0085]步驟SlOl:提供形成有PMOS的柵極結(jié)構(gòu)的半導(dǎo)體襯底；
[0086]步驟S102:在所述PMOS的柵極結(jié)構(gòu)的兩側(cè)形成柵極第一側(cè)壁；
[0087]步驟S103:以所述柵極第一側(cè)壁為掩膜對所述半導(dǎo)體襯底進(jìn)行刻蝕，在所述PMOS的柵極結(jié)構(gòu)的兩側(cè)形成第一凹槽；
[0088]步驟S104:在所述第一凹槽內(nèi)形成第一鍺硅層；
[0089]步驟S105:在所述柵極第一側(cè)壁的兩側(cè)形成柵極第二側(cè)壁；
[0090]步驟S106:以所述柵極第二側(cè)壁為掩膜對所述第一鍺硅層進(jìn)行刻蝕，在所述第一鍺硅層內(nèi)形成第二凹槽；
[0091]步驟S107:在所述第二凹槽內(nèi)形成第二鍺硅層。
[0092]實施例2
[0093]本發(fā)明實施例提供一種半導(dǎo)體器件，可以采用實施例1的方法制造。具體結(jié)構(gòu)如下:
[0094]如圖1E所述，本發(fā)明實施例的半導(dǎo)體器件，包括半導(dǎo)體襯底100和位于其上的PM0S，其中，所述PMOS的柵極結(jié)構(gòu)101兩側(cè)的半導(dǎo)體襯底上形成有第一凹槽103，所述第一凹槽103內(nèi)形成有第一鍺硅層104’ ；所述第一鍺硅層104’內(nèi)形成有第二凹槽107，所述第二凹槽107內(nèi)形成有第二鍺硅層108。
[0095]其中，第一凹槽103的形狀，可以為U型，可以為Sigma型，也可以為其他合適的形狀，在此不作限定。優(yōu)選的，所述第一凹槽的形狀為Sigma型。
[0096]其中，第二凹槽106的形狀，可以為U型，可以為Sigma型，也可以為其他合適的形狀，在此不作限定。優(yōu)選的，所述第二凹槽的形狀為Sigma型。由于第二凹槽106形成在第一鍺硅層104’內(nèi)，而第一鍺硅層104’形成在第一凹槽103內(nèi)，顯然地，第二凹槽106位于第一凹槽103內(nèi)且小于第一凹槽103。
[0097]優(yōu)選的，第二凹槽106的形狀與第一凹槽103的形狀相一致。更優(yōu)選的，第二凹槽106與第一凹槽103均為Sigma型。這一形狀可以使鍺硅層(第一鍺硅層104’和第二鍺硅層108)更接近PMOS的溝道區(qū)域，因而可以更好地發(fā)揮鍺硅的增強溝道的壓應(yīng)力的作用，提高PMOS的器件性能。
[0098]優(yōu)選的，所述第一凹槽103的深度為6(T80nm，和/或，所述第二凹槽106的深度為4(T70nm。當(dāng)?shù)谝话疾?03的深度為6(T80nm，且第二凹槽106的深度為4(T70nm的情況
下，可以發(fā)揮更好的壓應(yīng)力增強效果。
[0099]優(yōu)選的，所述第一鍺硅層中鍺的濃度為5%~20%，和/或，所述第二鍺硅層中鍺的濃度為15%飛0%。此種情況下，可以發(fā)揮更好的壓應(yīng)力增強效果。
[0100]在本發(fā)明實施例中，所述半導(dǎo)體器件還包括位于所述PMOS的柵極結(jié)構(gòu)101兩側(cè)的柵極第一側(cè)壁102，柵極第一側(cè)壁102的外側(cè)與所述半導(dǎo)體襯底100的表面交界的位置，與所述第一凹槽103與所述半導(dǎo)體襯底100的表面交界的位置重合。這一結(jié)構(gòu)，可以便于使用柵極第一側(cè)壁102作為掩膜刻蝕形成第一凹槽103。 [0101]進(jìn)一步的，所述半導(dǎo)體器件還包括位于所述柵極第一側(cè)壁102的外側(cè)的柵極第二側(cè)壁105,所述柵極第二側(cè)壁105的外側(cè)與所述半導(dǎo)體襯底100的表面交界的位置,與所述第二凹槽106與所述半導(dǎo)體襯底100的表面交界的位置重合。這一結(jié)構(gòu)，可以便于使用柵極第二側(cè)壁105作為掩膜刻蝕形成第二凹槽106。
[0102]進(jìn)一步的，本發(fā)明實施例的半導(dǎo)體器件還包括位于所述PMOS的柵極結(jié)構(gòu)101兩側(cè)的半導(dǎo)體襯底100上的LDD區(qū)，以減小器件的短溝道效應(yīng)。
[0103]關(guān)于本發(fā)明實施例的半導(dǎo)體器件的具體結(jié)構(gòu)及相關(guān)部件(膜層)的作用，可以參見實施例1，此處不再贅述。
[0104]本發(fā)明實施例提供的半導(dǎo)體器件，其鍺硅層包括位于外側(cè)的第一鍺硅層和位于第一鍺硅層內(nèi)部的第二鍺硅層兩部分，這一特殊結(jié)構(gòu)克服了現(xiàn)有技術(shù)中使用單層的鍺硅層導(dǎo)致鍺硅堆疊不理想的問題，使鍺硅層更接近PMOS的溝道區(qū)域，因此保證了鍺硅層的壓應(yīng)力增強效果，提高了 PMOS的性能，進(jìn)而提高了整個半導(dǎo)體器件的性能。
[0105]本發(fā)明已經(jīng)通過上述實施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制造方法，其特征在于，所述方法包括: 步驟SlOl:提供形成有PMOS的柵極結(jié)構(gòu)的半導(dǎo)體襯底； 步驟S102:在所述PMOS的柵極結(jié)構(gòu)的兩側(cè)形成柵極第一側(cè)壁； 步驟S103:以所述柵極第一側(cè)壁為掩膜對所述半導(dǎo)體襯底進(jìn)行刻蝕，在所述PMOS的柵極結(jié)構(gòu)的兩側(cè)形成第一凹槽； 步驟S104:在所述第一凹槽內(nèi)形成第一鍺硅層； 步驟S105:在所述柵極第一側(cè)壁的兩側(cè)形成柵極第二側(cè)壁； 步驟S106:以所述柵極第二側(cè)壁為掩膜對所述第一鍺硅層進(jìn)行刻蝕，在所述第一鍺硅層內(nèi)形成第二凹槽； 步驟S107:在所述第二凹槽內(nèi)形成第二鍺硅層。
2.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述步驟S103包括: 以所述柵極第一側(cè)壁為掩膜對所述半導(dǎo)體襯底進(jìn)行干法刻蝕，形成初步的第一凹槽； 以所述柵極第一側(cè)壁為掩膜對所述半導(dǎo)體襯底進(jìn)行濕法刻蝕，通過所述濕法刻蝕改變所述初步的第一凹槽的形狀，形成第一凹槽。
3.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S104中，所述形成第一鍺娃層的方法為外延生長工藝。
4.如權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，所述外延生長工藝為低壓化學(xué)氣相沉積、等離子體增 強化學(xué)氣相沉積、超高真空化學(xué)氣相沉積、快速熱化學(xué)氣相沉積和分子束外延中的一種。
5.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述步驟S106包括: 以所述柵極第二側(cè)壁為掩膜對所述半導(dǎo)體襯底進(jìn)行干法刻蝕，形成初步的第二凹槽； 以所述柵極第二側(cè)壁為掩膜對所述半導(dǎo)體襯底進(jìn)行濕法刻蝕，通過所述濕法刻蝕改變所述初步的第二凹槽的形狀，形成第二凹槽。
6.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S107中，所述形成第二鍺硅層的方法為外延生長工藝。
7.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，所述外延生長工藝為低壓化學(xué)氣相沉積、等離子體增強化學(xué)氣相沉積、超高真空化學(xué)氣相沉積、快速熱化學(xué)氣相沉積和分子束外延中的一種。
8.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述第一凹槽的形狀為Sigma型，和/或，所述第二凹槽的形狀為Sigma型。
9.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述第一凹槽的深度為6(T80nm，和/或，所述第二凹槽的深度為4(T70nm。
10.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述第一鍺硅層中鍺的濃度為5%~20%，和/或，所述第二鍺硅層中鍺的濃度為15%飛0%。
11.如權(quán)利要求f10任一項所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S104和步驟S105之間還包括:對所述PMOS進(jìn)行LDD處理的步驟。
12.—種半導(dǎo)體器件，包括半導(dǎo)體襯底和位于其上的PM0S，其特征在于，所述PMOS的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上形成有第一凹槽，所述第一凹槽內(nèi)形成有第一鍺硅層；所述第一鍺硅層內(nèi)形成有第二凹槽，所述第二凹槽內(nèi)形成有第二鍺硅層。
13.如權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述第一凹槽的形狀為Sigma型，和/或，所述第二凹槽的形狀為Sigma型。
14.如權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述第一凹槽的深度為6(T80nm型，和/或，所述第二凹槽的深度為4(T70nm。
15.如權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述第一鍺硅層中鍺的濃度為5%~20%，和/或，所述第二鍺硅層中鍺的濃度為15%飛0%。
16.如權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件還包括位于所述PMOS的柵極結(jié)構(gòu)兩側(cè)的柵極第一側(cè)壁，所述柵極第一側(cè)壁的外側(cè)與所述半導(dǎo)體襯底的表面交界的位置，與所述第一凹槽與所述半導(dǎo)體襯底的表面交界的位置重合。
17.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件還包括位于所述柵極第一側(cè)壁外側(cè)的柵極第二側(cè)壁，所述柵極第二側(cè)壁的外側(cè)與所述半導(dǎo)體襯底的表面交界的位置，與所述第二凹槽與所述半導(dǎo)體襯底的表面交界的位置重合。
18.如權(quán)利要求12至17任一項所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件還包括位于所述PMOS的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上的LDD區(qū)。
【文檔編號】H01L29/08GK103779213SQ201210397928
【公開日】2014年5月7日 申請日期:2012年10月18日 優(yōu)先權(quán)日:2012年10月18日
【發(fā)明者】劉佳磊, 焦明潔 申請人:中芯國際集成電路制造(上海)有限公司