半導(dǎo)體器件、晶體管及其制造方法
【專利摘要】本發(fā)明公開了半導(dǎo)體器件、晶體管及其制造方法。在一個(gè)實(shí)施例中，半導(dǎo)體器件包括設(shè)置在工件上方的柵極介電層、設(shè)置在柵極介電層上方的柵極和設(shè)置在柵極和柵極介電層的側(cè)壁上的間隔件。源極區(qū)被設(shè)置為鄰接位于柵極的第一側(cè)上的間隔件，而漏極區(qū)被設(shè)置為鄰接位于柵極的第二側(cè)上的間隔件。金屬層設(shè)置在源極區(qū)和漏極區(qū)上方。金屬層在間隔件下方延伸間隔件寬度的約25％或更多。
【專利說明】半導(dǎo)體器件、晶體管及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地來說，涉及半導(dǎo)體器件、晶體管及其制造方法。
【背景技術(shù)】
[0002]作為實(shí)例，半導(dǎo)體器件用于多種電子應(yīng)用中，例如，個(gè)人計(jì)算機(jī)、移動(dòng)電話、數(shù)碼相機(jī)以及其他電子設(shè)備。通常通過在半導(dǎo)體襯底上方順序沉積絕緣層或者介電層、導(dǎo)電層以及半導(dǎo)體層的材料并且使用光刻圖案化各種材料層以在其上形成電路部件和元件來制造半導(dǎo)體器件。
[0003]半導(dǎo)體工業(yè)通過不斷減小最小部件的尺寸不斷提高各種電子部件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，從而允許將更多部件集成到給定區(qū)域中。這些較小的電子元件可以導(dǎo)致半導(dǎo)體器件的制造工藝流程的挑戰(zhàn)。
[0004]晶體管是構(gòu)建電子系統(tǒng)和集成電路(IC)的模塊的基本元件。晶體管通常用于半導(dǎo)體器件中，以放大和切換電子功率以及實(shí)施其他操作。在半導(dǎo)體器件中，硅化物材料通常用于減小晶體管的諸如柵極、源極和漏極的部分的電阻。
[0005]本領(lǐng)域需要改進(jìn)的用于半導(dǎo)體器件的晶體管設(shè)計(jì)和制造方法。

【發(fā)明內(nèi)容】

[0006]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體器件，包括:柵極介電層，設(shè)置在工件上方；柵極，設(shè)置在所述柵極介電層上方；間隔件，設(shè)置在所述柵極和所述柵極介電層的側(cè)壁上；源極區(qū)，緊鄰所述柵極的第一側(cè)上的所述間隔件；漏極區(qū)，緊鄰所述柵極的第二側(cè)上的所述間隔件；以及金屬層，設(shè)置在所述源極區(qū)和所述漏極區(qū)上方，其中，所述金屬層在所述間隔件下方延伸所述間隔件的寬度的約25%或更多。
[0007]在該半導(dǎo)體器件中，所述間隔件包括頂面，并且所述間隔件的頂面和所述柵極的側(cè)壁之間的夾角緊鄰所述柵極的側(cè)壁為約90至95度。
[0008]在該半導(dǎo)體器件中，所述間隔件包括側(cè)壁，并且所述間隔件的側(cè)壁和所述工件的頂面之間的夾角緊鄰所述工件的頂面為小于約90度。
[0009]在該半導(dǎo)體器件中，所述間隔件包括主間隔件，所述半導(dǎo)體器件還包括設(shè)置在每個(gè)所述主間隔件與所述柵極和所述柵極介電層的側(cè)壁之間的偏置間隔件。
[0010]在該半導(dǎo)體器件中，所述間隔件包括:SiOx、SiNx或SiOxNy。
[0011]根據(jù)本發(fā)明的另一方面，提供了一種晶體管，包括:工件；柵極介電層，設(shè)置在所述工件上方；柵極，設(shè)置在所述柵極介電層上方；間隔件，設(shè)置在所述柵極和所述柵極介電層的側(cè)壁上；源極區(qū)，緊鄰所述柵極的第一側(cè)上的所述間隔件；漏極區(qū)，緊鄰所述柵極的第二側(cè)上的所述間隔件，所述柵極的第二側(cè)與所述柵極的第一側(cè)相對(duì)；以及硅化物材料，設(shè)置在所述源極區(qū)、所述漏極區(qū)和所述柵極上方，其中，設(shè)置在所述源極區(qū)和所述漏極區(qū)上方的所述硅化物材料在所述間隔件下方延伸所述間隔件的寬度的約25%或更多。[0012]在該半導(dǎo)體器件中，所述柵極的頂面是彎曲的。
[0013]在該半導(dǎo)體器件中，所述硅化物材料的頂面是彎曲的。
[0014]在該半導(dǎo)體器件中，所述硅化物材料包括從基本上由N1、T1、Co以及它們的組合所組成的組中所選擇的材料。
[0015]根據(jù)本發(fā)明的又一方面，提供了一種制造半導(dǎo)體器件的方法，所述方法包括:提供工件；在所述工件上方形成柵極介電層；在所述柵極介電層上方形成柵極；在所述柵極和所述柵極介電層的側(cè)壁上形成間隔件；形成與所述柵極的第一側(cè)上的所述間隔件緊鄰的源極區(qū)；形成與所述柵極的第二側(cè)上的所述間隔件緊鄰的漏極區(qū)，所述第二側(cè)與所述第一側(cè)相對(duì)；去除所述間隔件的部分；以及在所述源極區(qū)、所述漏極區(qū)和所述柵極上方形成金屬層，其中，形成在所述源極區(qū)和所述漏極區(qū)上方的所述金屬層在所述間隔件下方延伸所述間隔件的寬度的約25%或更多。
[0016]在該方法中，去除所述間隔件的所述部分包括再成形所述間隔件。
[0017]在該方法中，去除所述間隔件的所述部分包括干蝕刻工藝或者濕蝕刻工藝。
[0018]在該方法中，去除所述間隔件的所述部分包括緊鄰所述柵極的側(cè)壁增加所述間隔件的頂面相對(duì)于所述柵極的側(cè)壁的夾角。
[0019]在該方法中，去除所述間隔件的所述部分包括緊鄰所述工件的頂面減小所述間隔件的側(cè)壁相對(duì)于所述工件的頂面的夾角。
[0020]在該方法中，去除所述間隔件的所述部分包括底切與所述工件的頂面緊鄰的所述間隔件的下部。
[0021]在該方法中，去除所述間隔件的所述部分包括間隔件擠壓工藝。
[0022]該方法進(jìn)一步包括在所述工件的部分上方形成抗蝕保護(hù)氧化物(RPO)，并且去除所述間隔件的所述部分包括在形成所述RPO之前蝕刻所述間隔件的所述部分。
[0023]在該方法中，形成所述源極區(qū)和形成所述漏極區(qū)包括注入工藝，并且去除所述間隔件的所述部分包括在所述注入工藝之后蝕刻所述間隔件的所述部分。
[0024]在該方法中，形成所述源極區(qū)和形成所述漏極區(qū)包括注入工藝，并且去除所述間隔件的所述部分包括在所述注入工藝之前蝕刻所述間隔件的所述部分。
[0025]在該方法中，去除所述間隔件的所述部分不包括使用掩模材料。
【專利附圖】

【附圖說明】
[0026]為了更好地理解本本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在將結(jié)合附圖所進(jìn)行的以下描述作為參考，其中:
[0027]圖1至圖6示出了根據(jù)本發(fā)明的實(shí)施例處于各個(gè)階段的制造半導(dǎo)體器件的晶體管的方法的截面圖；
[0028]圖7是圖6的更詳細(xì)的示圖，該示圖示出了根據(jù)實(shí)施例的晶體管的間隔件的部分的夾角；
[0029]圖8是根據(jù)實(shí)施例的在圖7所示的晶體管在包括硅化物材料的金屬層形成在晶體管的柵極、源極區(qū)和漏極區(qū)上之后的截面圖；
[0030]圖9示出了根據(jù)實(shí)施例的形成在半導(dǎo)體器件的工件的非硅化物區(qū)上的抗蝕保護(hù)氧化物(resist protection oxide, RPO)；[0031]圖10是示出根據(jù)另一個(gè)實(shí)施例的晶體管的半導(dǎo)體器件的截面圖；
[0032]圖11是示出根據(jù)本發(fā)明的實(shí)施例的制造半導(dǎo)體器件的方法的流程圖。
[0033]除非另有說明，否則不同附圖中相應(yīng)的數(shù)字和字母通常指的是相應(yīng)的部件。繪制附圖以清楚地示出實(shí)施例的相關(guān)方面，并且沒有必要按比例繪制。
【具體實(shí)施方式】
[0034]以下詳細(xì)討論了本發(fā)明的實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的創(chuàng)造性概念。所討論的具體實(shí)施例僅為了說明制造和使用本發(fā)明的具體方式，并且沒有限定本發(fā)明的范圍。
[0035]本發(fā)明的實(shí)施例涉及半導(dǎo)體器件和晶體管。本文將描述制造半導(dǎo)體器件和晶體管的新方法以及它們的結(jié)構(gòu)。
[0036]圖1至圖6示出了根據(jù)本發(fā)明的實(shí)施例處于各個(gè)制造階段的制造半導(dǎo)體器件100的晶體管130(參見圖8)的方法的截面圖。首先參考圖1，示出了半導(dǎo)體器件100的截面圖。為了制造半導(dǎo)體器件100，提供工件102。例如，工件102可以包括包含硅或者其他半導(dǎo)體材料的半導(dǎo)體襯底并且可以被絕緣層覆蓋。工件102也可以包括其他有源部件或者電路(未示出)。例如，工件102可以包括位于單晶硅上方的氧化硅。工件102可以包括其他導(dǎo)電層或者其他半導(dǎo)體元件，例如，晶體管、二極管等?？梢允褂弥T如GaAs、InP、Si/Ge或者SiC的化合物半導(dǎo)體的代替硅。作為實(shí)例，工件102可以包括:絕緣體上硅(SOI)或者絕緣體上鍺(GOI)襯底。
[0037]如圖1所示，柵極介電材料104形成在工件102上方。柵極介電材料104可以包括:通過化學(xué)汽相沉積(CVD)或者其他方法所形成的3102、310!￡、31隊(duì)其他絕緣材料或者它們的組合或多層。如圖1所示，柵極材料106形成在柵極介電材料104上方。柵極材料106可以包括通過CVD或者其他方法沉 積的摻雜硅或者其他半導(dǎo)體材料。可選地，柵極介電材料104和柵極材料106可以包括其他材料并且可以使用其他方法形成。柵極106和柵極介電層104均包括作為期望晶體管130的性能函數(shù)的預(yù)定量的厚度。
[0038]如圖2所示，使用光刻工藝圖案化柵極材料106和柵極介電材料104，以形成晶體管的柵極介電層104和柵極106。例如，可以在圖1所示的柵極材料106上方形成光刻膠層(未示出)，并且通過透射光或穿過光刻膠層的能量或者從光刻掩模(也未示出)反射到光刻膠層的光或者能量來圖案化光刻膠層。光刻膠層的曝光(或者未曝光的，取決于使用的是正性光刻膠還是負(fù)性光刻膠)部分進(jìn)行顯影，然后進(jìn)行灰化或者進(jìn)行蝕刻。使用圖案化的光刻膠層作為蝕刻掩模，同時(shí)蝕刻掉柵極材料106和柵極介電材料104的部分，留下圖2中所示的柵極106和柵極介電層104。然后，去除去除剩余的光刻膠層?？蛇x地，作為另一個(gè)實(shí)例，可以使用直接圖案化方法來圖案化柵極材料106和柵極介電材料104。柵極106和柵極介電層104具有預(yù)定量的厚度或者根據(jù)期望的晶體管130在紙內(nèi)和紙外延伸預(yù)定量。在一些實(shí)施例中，可以在柵極106和柵極介電層104的側(cè)壁上形成本文要進(jìn)一步描述的偏置間隔件。
[0039]如圖3所示，在工件102上方、在柵極106的頂面上方、在柵極106和柵極介電層104的側(cè)壁上方、以及工件102的暴露部分上方形成間隔件材料112。作為實(shí)例，間隔件材料112可以包括約500nm或更少的絕緣材料，諸如SiOx、SiNx, SiOxNy、其他絕緣材料或者它們的組合或多層，但是可選地，間隔件材料112可以包括其他材料和大小。
[0040]如圖4所示，第一蝕刻工藝114用于從工件102的頂面和柵極106的頂面去除間隔件材料112的部分，保留設(shè)置在柵極106和柵極介電層104的側(cè)壁上的間隔件112。如圖4所示，第一蝕刻工藝114可以包括各向異性蝕刻工藝，該各向異性蝕刻工藝適合從工件102和柵極106的頂面蝕刻掉大部分間隔件材料112，以保留位于柵極106和柵極介電層104的側(cè)壁上的間隔件112。
[0041]如圖5所示，注入工藝116用于形成鄰接間隔件112的源極區(qū)118a和漏極區(qū)118b。注入工藝116包括將摻雜劑離子注入到鄰接間隔件112的工件102中。所使用的摻雜劑離子的類型是要形成的晶體管130的類型的函數(shù)，例如，P溝道金屬氧化物半導(dǎo)體(PMOS)器件或者η溝道MOS(NMOS)器件。晶體管130(參見圖7和圖8)可以可選地包括:在形成間隔件112之前，在工件102中形成的輕摻雜漏極(LDD)區(qū)(未示出)。例如，如半導(dǎo)體器件工藝領(lǐng)域的技術(shù)人員所熟悉的，注入工藝116可以包括順序注入重?fù)诫s雜質(zhì)分布，以形成源極區(qū)118a和漏極區(qū)118b注入?yún)^(qū)。如圖5中的虛線所示，工件102可以可選地進(jìn)行加熱或者退火以驅(qū)動(dòng)摻雜劑更深地進(jìn)入工件102中。
[0042]源極區(qū)118a被形成為與位于柵極106的第一側(cè)上的間隔件112鄰接(例如，在附圖中位于柵極106的左則)。漏極區(qū)118b被形成為與位于柵極106的與柵極106的第一側(cè)相對(duì)的第二側(cè)(例如，在附圖中位于柵極106的右側(cè))上的間隔件112鄰接。在附圖中，區(qū)118a標(biāo)示為源極區(qū)，區(qū)118b標(biāo)示為漏極區(qū)；可選地,作為實(shí)例，區(qū)118a可以包括漏極區(qū)而區(qū)118b可以包括源極區(qū)。
[0043]在注入工藝116之后，如圖6所示，使用第二蝕刻工藝120去除間隔件112的一部分，形成再成形間隔件112’。被去除的間隔件112的部分包括位于間隔件112的頂面122上的間隔件112的頂部。被去除的間隔件112的部分還包括沿著間隔件112的側(cè)壁124的間隔件的部分。被去除的間隔件112的部分還包括間隔件112的外角或者肩部的部分。作為實(shí)例，從間隔件112去除的材料的量取決于再成形間隔件112’的期望形狀、使用的蝕刻工藝120的類型、蝕刻工藝120的參數(shù)、間隔件112’的材料的類型和其他變量。
[0044]蝕刻工藝120用于再成形間隔件112’以改善金屬層126的形成工藝(在圖6中未示出；參見本文要進(jìn)一步描述的圖8所示的金屬層)。例如，去除間隔件112的部分包括再成形間隔件112’。作為實(shí)例，蝕刻工藝120可以包括干蝕刻工藝或者濕蝕刻工藝。在一些實(shí)施例中，在間隔件112’的蝕刻工藝120期間沒有使用掩模材料。例如，在其他實(shí)施例中，蝕刻工藝120包括“間隔件擠壓”工藝。
[0045]在一些實(shí)施例中，在用于再成形間隔件112和形成再成形間隔件112’的蝕刻工藝120之后,使用注入工藝形成源極區(qū)118a和漏極區(qū)118b。
[0046]圖7是圖6的更詳細(xì)的示圖，該示圖示出了根據(jù)實(shí)施例的晶體管130的間隔件112’的夾角α和β。使用蝕刻工藝120去除間隔件112的部分包括:在鄰接?xùn)艠O106側(cè)壁的間隔件112’的區(qū)域中(例如，在與間隔件112’頂面122鄰接的間隔件112’的區(qū)域處)增大間隔件112’的頂面122與柵極106側(cè)壁的夾角α。例如，間隔件112’的夾角α是間隔件112’肩部的角。例如，根據(jù)一些實(shí)施例，間隔件112’的頂面122和柵極106的側(cè)壁之間的夾角α包括在鄰接?xùn)艠O106的側(cè)壁處約90至95度。
[0047]此外，使用蝕刻工藝120去除間隔件112的部分包括在鄰接工件102的頂面(例如，在與工件102頂面鄰接的間隔件112’的區(qū)域處)的區(qū)域中減小間隔件112’側(cè)壁124與工件102頂面的夾角β。在一些實(shí)施例中，例如，如圖7中的虛線所示，去除間隔件112的部分包括底切間隔件112’與工件102頂面鄰接的下部125。例如，間隔件112’的夾角β是間隔件112，的底座的角。例如，在一些實(shí)施例中，間隔件112，的側(cè)壁124和工件102的頂面之間的夾角β包括在鄰接工件102的頂面處小于約90度。
[0048]圖8是圖7所示的晶體管130在晶體管130的柵極106、源極區(qū)118a以及漏極區(qū)118b的頂面上形成金屬層126之后的截面圖。例如，在一些實(shí)施例中，金屬層126包括硅化物。使用硅化工藝在源極區(qū)118a、漏極區(qū)118b和柵極106上方形成金屬層126。作為實(shí)例，金屬層126可以包括N1、T1、Co、其他金屬或者它們的組合。作為實(shí)例，通過使用射頻(RF)濺射或者物理汽相沉積(PVD)沉積來形成金屬層126。使用傳統(tǒng)熔爐程序或者快速熱退火(RTA)程序?qū)嵤┑耐嘶鹬芷谟糜谠诠ぜ?02和柵極106的暴露的多晶硅或者硅表面上形成包括諸如硅化鎳、硅化鈦、硅化鈷或者其他硅化物的硅化物材料的金屬層126。然后使用溶液去除未反應(yīng)的金屬。由于金屬層126的形成，金屬層126導(dǎo)致晶體管130的期望性能增強(qiáng)，諸如，減小泄漏電流、減小接觸電阻和晶體管130的其他改善參數(shù)。金屬層126可以可選地包括其他材料，并且可以使用其他方法來形成該金屬層。
[0049]如圖8所示，在一些實(shí)施例中，金屬層126可以具有彎曲的頂面。如圖7和圖8中的虛線所示，硅化工藝之前的柵極106的頂面也可以是彎曲的。例如，金屬層126和柵極106的頂面可以包括凸起的彎曲形狀。
[0050]用于再成形間隔件112以形成再成形間隔件112’的新蝕刻工藝120導(dǎo)致在隨后的工藝步驟中在源極區(qū)118a和漏極區(qū)118b上方形成的金屬層126，其中，金屬層126在間隔件112’下方延伸包括尺寸X的量。在一些實(shí)施例中，例如，由于通過蝕刻工藝120形成的間隔件112’的新形狀，尺寸X包括間隔件112’的寬度w的約25%或者更多。例如，金屬層126的侵入比率包括約25%或更大的比率(x/w)。在一些實(shí)施例中，作為另一個(gè)實(shí)例，侵入比率可以包括約50%至55%。間隔件112’的夾角α和β和間隔件112’鄰接工件102頂面的底切件優(yōu)選地導(dǎo)致硅化物侵入量的增加，形成位于間隔件112’下方的金屬層126的增大尺寸X。形成的金屬層126的高侵入比率(x/w)導(dǎo)致晶體管130的性能改善。
[0051]注意，在圖1至圖8所示的實(shí)施例中僅示出了一個(gè)晶體管130，然而，通常同時(shí)橫跨工件102的表面形成多個(gè)晶體管130。例如，在圖9中，示出了在工件102上形成的兩個(gè)晶體管130a和130b。例如，晶體管130a可以形成在工件102的一個(gè)區(qū)域中，而晶體管130b可以形成在工件102的另一個(gè)區(qū)域中。根據(jù)本發(fā)明的實(shí)施例，可以根據(jù)半導(dǎo)體器件100的設(shè)計(jì)和大小橫跨工件102的表面形成成百上千個(gè)本文所述的晶體管130、130a和130b。
[0052]根據(jù)實(shí)施例，在用于源極區(qū)118a和漏極區(qū)118b的注入工藝116之后或者之前，但是在額外的絕緣材料層形成在位于工件102上方的晶體管130上方之前，優(yōu)選地實(shí)施用于再成形間隔件112和形成再成形間隔件112’的蝕刻工藝120。作為一個(gè)實(shí)例，在一些實(shí)施例中，在抗蝕保護(hù)氧化物(RPO)形成在工件102上之前，實(shí)施用于形成再成形間隔件112’的蝕刻工藝120。如圖9所示，在蝕刻工藝120之后，RPO可以可選地形成在工件102的整個(gè)表面上方，然后從工件102的部分去除RP0，該圖9示出了根據(jù)實(shí)施例的在半導(dǎo)體器件100的工件102的區(qū)域上形成RPO 132的截面圖。晶體管130a包括在柵極126、源極區(qū)118a和漏極區(qū)118b上方形成金屬層126的晶體管130a,而晶體管130b包括沒有形成金屬層126的晶體管130b。晶體管130a可以位于需要硅化的外圍邏輯區(qū)域或者其他類型的區(qū)域以減小接觸電阻。作為實(shí)例，晶體管130b可以位于不需要硅化的非硅化物區(qū)，諸如存儲(chǔ)矩陣的主區(qū)域。晶體管130a和130b可以可選地位于半導(dǎo)體器件100的其他類型的區(qū)域。
[0053]RPO 132形成在整個(gè)工件102上方，例如，在晶體管130a和130b上方。然后使用光刻工藝從晶體管130a上方去除RPO 132，留下圖9中所示的結(jié)構(gòu)。因?yàn)樵谧⑷牍に?16之后而不是在RPO 132形成之后使用蝕刻工藝120以再成形間隔件112’，在工件102上方的RPO 132的形成不會(huì)對(duì)隨后的硅化工藝(例如，如對(duì)圖8所進(jìn)行的描述，用于形成金屬層126)產(chǎn)生不利影響。
[0054]圖10是根據(jù)另一個(gè)實(shí)施例的說明晶體管130的半導(dǎo)體器件100的截面圖。在間隔件112形成并再成形以形成再成形間隔件112’之前，包括偏置間隔件的第一間隔件108形成在柵極106和柵極介電層104的側(cè)壁上。偏置間隔件108包括用于間隔件112材料的所述的類似材料并且可以使用與間隔件112的類似的方法形成該偏置間隔件。例如，偏置間隔件108可以包括與間隔件112’相同的材料或者不同的材料。在該實(shí)施例中，間隔件112’包括在偏置間隔件108的側(cè)壁上形成的主間隔件。偏置間隔件108中的一個(gè)設(shè)置在每個(gè)主間隔件112與柵極106和柵極介電層104的側(cè)壁之間。例如，根據(jù)晶體管130的設(shè)計(jì)，可以在形成偏置間隔件108和/或主間隔件112或者112’之前或者之后實(shí)施注入工藝或多次注入工藝和退火工藝以形成源極區(qū)118a和漏極區(qū)118b。然后，使用描述用于在圖1至圖8中所示的實(shí)施例的類似處理步驟來繼續(xù)加工晶體管130。
[0055]圖11是根據(jù)實(shí)施例的示出制造半導(dǎo)體器件100的方法的流程圖140。在步驟142中，提供工件102。在步驟144中，在工件102上方形成柵極介電層104。在步驟146中，在柵極介電層104上方形成柵極106。在步驟148中，在柵極106和柵極介電層104的側(cè)壁上形成間隔件112。在步驟150中，源極區(qū)118a被形成為鄰接位于柵極106的第一側(cè)上的間隔件112，并且漏極區(qū)118b被形成為鄰接位于柵極106的第二側(cè)上的間隔件112，第二側(cè)與第一側(cè)相對(duì)。在步驟152中，去除間隔件112的部分，形成再成形間隔件112’。在步驟154中，在源極區(qū)118a、漏極區(qū)118b和柵極106上方形成金屬層126。如圖8所示，在源極區(qū)118a和漏極區(qū)118b上方所設(shè)置的金屬層126在間隔件112’下方延伸量X，該量x為間隔件112’的寬度w的約25%或者更多。
[0056]在使用本文所述的制造方法形成晶體管130、130a和130b之后，然后額外的材料層沉積并且形成在晶體管130、130a和130b上方以完成半導(dǎo)體器件130的制造工藝。例如，可以在晶體管130、130a和130b上方形成一個(gè)或者更多絕緣材料和導(dǎo)電材料層(未示出)。例如，在絕緣材料層中形成接觸件以制造到達(dá)柵極106以及包括金屬層126的源極區(qū)118a和漏極區(qū)118b的電接觸件(也未示出)。
[0057]本發(fā)明的實(shí)施例包括形成晶體管130和半導(dǎo)體器件100的方法。本發(fā)明的實(shí)施例還包括具有本文中所描述的新型晶體管130的半導(dǎo)體器件100。
[0058]本發(fā)明的實(shí)施例的優(yōu)點(diǎn)包括:提供新型半導(dǎo)體器件100和晶體管130，其中，在源極區(qū)118a和漏極區(qū)118b上方形成的金屬層126在位于柵極106和柵極介電層104材料的側(cè)壁上的間隔件112’下方延伸約25%或者更多，提供具有源極區(qū)118a和漏極區(qū)118b的改進(jìn)的晶體管130，其中，該源極區(qū)118a和漏極區(qū)118b具有減小的電阻和改善的操作性能。間隔件112’的底切輪廓，例如，位于間隔件112’的底座處，增加了侵入比率，使得包括硅化物區(qū)域的金屬層126進(jìn)一步延伸到間隔件112’下方。
[0059]在圖9所示的RPO 132工藝之前實(shí)施用于再成形間隔件112并形成再成形間隔件112’的蝕刻工藝120改善了用于金屬層126形成的工藝窗口。這時(shí)，實(shí)施制造工藝流程中的蝕刻工藝120提供更可控的間隔件112’輪廓，從而增大了晶體管130、130a和130b的源極區(qū)118a和漏極區(qū)118b的多晶硅與多晶硅(多晶硅/多晶硅)之間的間隔。例如，增大多晶硅/多晶硅間隔在減小部件大小的先進(jìn)技術(shù)中尤其優(yōu)選。
[0060]作為實(shí)例，再成形間隔件112’導(dǎo)致工件102鄰接?xùn)艠O介電層104的增加的硅損耗，例如，在一些應(yīng)用中，在硅化工藝之后，包括約3.5nm的硅損耗。再成形間隔件112’導(dǎo)致在源極區(qū)118a和漏極區(qū)118b上方形成更深和更寬的金屬層126，例如，在一些應(yīng)用中，提供比間隔件112’下方寬約2nm的源極區(qū)118a和漏極區(qū)118b?？蛇x地，硅損耗的數(shù)量和源極區(qū)118a和漏極區(qū)118b的增加的寬度可以包括其他值。
[0061]用于形成再成形間隔件112’的蝕刻工藝120也減小了通過用于形成間隔件112的蝕刻工藝114和其他先前工藝引起的間隔件112’的粗糙度。蝕刻工藝120形成具有更光滑輪廓的間隔件112’，從而進(jìn)一步改善了硅化物形成。在制造工藝流程中很容易實(shí)現(xiàn)本文中所述的新型半導(dǎo)體器件100、晶體管130、130a和130b，以及本文中所述的制造方法和設(shè)計(jì)。
[0062]根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體器件包括設(shè)置在工件上方的柵極介電層、設(shè)置在柵極介電層上方的柵極和設(shè)置在柵極和柵極介電層側(cè)壁上的間隔件。源極區(qū)被設(shè)置為鄰接位于柵極的第一側(cè)上的間隔件，而漏極區(qū)被設(shè)置為鄰接位于柵極的第二側(cè)上的接間隔件。金屬層設(shè)置在源極區(qū)和漏極區(qū)上方。金屬層在間隔件下方延伸間隔件寬度的約25%或更多。
[0063]根據(jù)另一個(gè)實(shí)施例，晶體管包括工件、設(shè)置在工件上方的柵極介電層，和設(shè)置在柵極介電層上方的柵極。間隔件設(shè)置在柵極和柵極介電層的側(cè)壁上。源極區(qū)被設(shè)置為鄰接位于柵極的第一側(cè)上的間隔件，而漏極區(qū)被設(shè)置為鄰接位于柵極的第二側(cè)上的間隔件，柵極的第二側(cè)與柵極的第一側(cè)相對(duì)。硅化物材料設(shè)置在源極區(qū)、漏極區(qū)和柵極上方。設(shè)置在源極區(qū)和漏極區(qū)的上方硅化物材料在間隔件下方延伸間隔件寬度的約25%或更多。
[0064]根據(jù)又一個(gè)實(shí)施例，制造半導(dǎo)體器件的方法包括提供工件，在工件上方形成柵極介電層，以及在柵極介電層上方形成柵極。方法包括:在柵極和柵極介電層的側(cè)壁上形成間隔件；形成與位于柵極的第一側(cè)上的間隔件鄰接的源極區(qū)，并且形成與位于柵極的第二側(cè)上的間隔件鄰接的漏極區(qū)，第二側(cè)與第一側(cè)相對(duì)。去除間隔件的部分，并且在源極區(qū)、漏極區(qū)和柵極上方形成金屬層。在源極區(qū)和漏極區(qū)上方設(shè)置的金屬層在間隔件下方延伸間隔件寬度的約25%或更多。
[0065]盡管已經(jīng)詳細(xì)地描述了本發(fā)明的實(shí)施例及其優(yōu)點(diǎn)，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變、替換和更改。例如，本領(lǐng)域的普通技術(shù)人員很容易理解，本文中所述很多部件、功能、工藝和材料可以變化，同時(shí)保持在本發(fā)明的范圍內(nèi)。而且，本申請(qǐng)的范圍并不僅限于本說明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明的公開內(nèi)容，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 柵極介電層，設(shè)置在工件上方； 柵極，設(shè)置在所述柵極介電層上方； 間隔件，設(shè)置在所述柵極和所述柵極介電層的側(cè)壁上； 源極區(qū)，緊鄰所述柵極的第一側(cè)上的所述間隔件； 漏極區(qū)，緊鄰所述柵極的第二側(cè)上的所述間隔件；以及 金屬層，設(shè)置在所述源極區(qū)和所述漏極區(qū)上方，其中，所述金屬層在所述間隔件下方延伸所述間隔件的寬度的約25%或更多。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述間隔件包括頂面，并且所述間隔件的頂面和所述柵極的側(cè)壁之間的夾角緊鄰所述柵極的側(cè)壁為約90至95度。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述間隔件包括側(cè)壁，并且所述間隔件的側(cè)壁和所述工件的頂面之間的夾角緊鄰所述工件的頂面為小于約90度。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述間隔件包括主間隔件，所述半導(dǎo)體器件還包括設(shè)置在每個(gè)所述主間隔件與所述柵極和所述柵極介電層的側(cè)壁之間的偏置間隔件。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述間隔件包括:SiOx、SiNx或SiOxNy。
6.一種晶體管，包括: 工件； 柵極介電層，設(shè)置在所述工件上方； 柵極，設(shè)置在所述柵極介電層上方； 間隔件，設(shè)置在所述柵極和所述柵極介電層的側(cè)壁上； 源極區(qū)，緊鄰所述柵極的第一側(cè)上的所述間隔件； 漏極區(qū)，緊鄰所述柵極的第二側(cè)上的所述間隔件，所述柵極的第二側(cè)與所述柵極的第一側(cè)相對(duì)；以及 硅化物材料，設(shè)置在所述源極區(qū)、所述漏極區(qū)和所述柵極上方，其中，設(shè)置在所述源極區(qū)和所述漏極區(qū)上方的所述硅化物材料在所述間隔件下方延伸所述間隔件的寬度的約25%或更多。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述柵極的頂面是彎曲的。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述硅化物材料的頂面是彎曲的。
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述硅化物材料包括從基本上由N1、T1、Co以及它們的組合所組成的組中所選擇的材料。
10.一種制造半導(dǎo)體器件的方法，所述方法包括: 提供工件； 在所述工件上方形成柵極介電層； 在所述柵極介電層上方形成柵極； 在所述柵極和所述柵極介電層的側(cè)壁上形成間隔件； 形成與所述柵極的第一側(cè)上的所述間隔件緊鄰的源極區(qū)； 形成與所述柵極的第二側(cè)上的所述間隔件緊鄰的漏極區(qū)，所述第二側(cè)與所述第一側(cè)相對(duì)；去除所述間隔件的部分；以及 在所述源極區(qū)、所述漏極區(qū)和所述柵極上方形成金屬層，其中，形成在所述源極區(qū)和所述漏極區(qū)上方的所述金屬層在所述`間隔件`下方延伸所述間隔件的寬度的約25%或更多。
【文檔編號(hào)】H01L29/78GK103515423SQ201210397444
【公開日】2014年1月15日 申請(qǐng)日期:2012年10月18日 優(yōu)先權(quán)日:2012年6月26日
【發(fā)明者】黃慶坤, 林士哲, 尤宏志 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司