專利名稱：提高窄通道設(shè)備的性能并減少其變化的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及半導(dǎo)體設(shè)備的制造，尤其涉及具有嵌入式源極/漏極的晶體管的形成。
背景技術(shù)：
在半導(dǎo)體設(shè)備制造領(lǐng)域，諸如例如晶體管的有源半導(dǎo)體設(shè)備通常是通過(guò)一般稱為前道工序(FEOL)技術(shù)的過(guò)程制造或加工的。例如，晶體管可以是場(chǎng)效應(yīng)晶體管(FET)，更具體地，可以是互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS) FET。FET還可以是P型摻雜劑摻雜的PFET或者η型摻雜劑摻雜的NFET。近來(lái)，高k金屬柵極(HKMG)半導(dǎo)體晶體管已經(jīng)推出，因?yàn)樗鼈儽葌鹘y(tǒng)的聚-基(poly-based)CMOS-FET具有更優(yōu)越的性能。此外，已經(jīng)開(kāi)發(fā)出了替換金屬柵極(RMG)過(guò)程來(lái)進(jìn)一步增強(qiáng)HKMG晶體管的性能。晶體管的性能可以通過(guò)在晶體管的通道區(qū)域中引入應(yīng)力來(lái)大大提高，這是通常已知的。這主要是因?yàn)閼?yīng)力增加了載流子的遷移率，由此提高了晶體管的響應(yīng)速度，其中，依賴于晶體管的類型，載流子或者是空穴或者是電子。存在許多不同的方法來(lái)向晶體管的通道施加應(yīng)力。例如，壓縮或拉升應(yīng)力里襯(liner)可以應(yīng)用到晶體管的頂部，該里襯可以把應(yīng)力通過(guò)柵極和周圍區(qū)域傳 送到通道?？商鎿Q地，適當(dāng)類型的應(yīng)力源可以在晶體管的源極區(qū)域與漏極區(qū)域中形成或嵌入，該應(yīng)力源朝著源極區(qū)域與漏極區(qū)域之間的通道施加應(yīng)力。在形成具有嵌入式應(yīng)力源的源極和漏極時(shí)，通常，首先在源極區(qū)域和漏極區(qū)域中制造凹口，然后是通過(guò)用于PFET的硅-鍺(SiGe)和用于nFET晶體管的硅-碳(SiC)的外延生長(zhǎng)。隨著半導(dǎo)體設(shè)備體積的持續(xù)縮減，用于源極區(qū)域/漏極區(qū)域的體積變得非常小和/或窄，而且常常被淺溝槽隔離(STI)區(qū)域緊緊包圍。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式提供了形成晶體管，尤其是形成小體積的窄寬度、窄通道的晶體管的方法，這導(dǎo)致源極和漏極緊靠周圍的淺溝槽隔離(STI)區(qū)域形成。此外，晶體管的源極和漏極是外延形成的并且被嵌入在襯底中。在一種實(shí)施方式中，該方法包括在襯底中創(chuàng)建晶體管區(qū)域；由形成在所述襯底中的一個(gè)或多個(gè)淺溝槽隔離(STI)區(qū)域?qū)⑺鼍w管區(qū)域與所述襯底的剩余部分分隔開(kāi)，以包括通道區(qū)域、源極區(qū)域和漏極區(qū)域；所述STI區(qū)域具有比所述襯底的所述晶體管區(qū)域高的高度；并且所述通道區(qū)域具有位于其頂部的柵極堆疊(gate stack);在所述晶體管區(qū)域之上在所述STI區(qū)域的側(cè)壁處形成間隔物；在所述源極區(qū)域和所述漏極區(qū)域中創(chuàng)建凹口，所述間隔物保存了所述襯底的材料的沿所述STI區(qū)域的側(cè)壁在所述間隔物下面的至少一部分；及在所述凹口中外延生長(zhǎng)所述晶體管的源極和漏極。在一種實(shí)施方式中，襯底是在氧化物層的頂部有硅層的絕緣體上硅(SOI)襯底，其中創(chuàng)建所述晶體管區(qū)域還包括在所述SOI襯底的所述硅層的頂部淀積一個(gè)或多個(gè)層；創(chuàng)建一個(gè)或多個(gè)開(kāi)口，所述開(kāi)口進(jìn)入到所述一個(gè)或多個(gè)層中并且進(jìn)入到所述SOI襯底的在所述一個(gè)或多個(gè)層下面的所述硅層中；及用氧化物填充所述一個(gè)或多個(gè)開(kāi)口以創(chuàng)建所述一個(gè)或多個(gè)STI區(qū)域。此外，在一方面，填充所述一個(gè)或多個(gè)開(kāi)口還包括把氧化物淀積到所述一個(gè)或多個(gè)開(kāi)口中，直到所述開(kāi)口中的所述氧化物具有高于所述一個(gè)或多個(gè)層的高度，其中所述淀積還使得氧化物淀積到所述一個(gè)或多個(gè)層的頂部；及在除去在所述一個(gè)或多個(gè)層的頂部的所述氧化物時(shí)應(yīng)用化學(xué)機(jī)械拋光(CMP)處理，其中所述CMP處理在所述一個(gè)或多個(gè)層處停止，由此創(chuàng)建與所述一個(gè)或多個(gè)層共面的所述STI區(qū)域的頂表面。在一種實(shí)施方式中，創(chuàng)建所述晶體管區(qū)域還包括除去所述一個(gè)或多個(gè)層的位于所述晶體管區(qū)域的所述源極區(qū)域和漏極區(qū)域的頂部的部分，其中所述源極區(qū)域和漏極區(qū)域與所述STI區(qū)域相鄰。在另一種實(shí)施方式中，創(chuàng)建所述晶體管區(qū)域還包括在所述一個(gè)或多個(gè)層的頂部淀積柵極材料層；在所述柵極材料層的頂部淀積硬掩膜層；把所述硬掩膜層構(gòu)圖(pattern)成柵極圖案；及通過(guò)把所述柵極圖案轉(zhuǎn)印到所述柵極材料層中和在所述柵極材料層下面的所述一個(gè)或多個(gè)層中來(lái)形成柵極堆疊，其中所述柵極堆疊形成在所述通道區(qū)域的頂部。在一方面,所述硬掩膜層是集成的硬掩膜層(hard mask layer),所述集成的硬掩膜層包括第一氧化物層、在所述第一氧化物層的頂部的氮化物層和在所述氮化物層的頂部
的第二氧化物層。在一種實(shí)施方式中，形成所述間隔物還包括除去所述集成的硬掩膜層的所述第二氧化物層；淀積保形介電層(conformal dielectric layer),所述保形介電層覆蓋所述集成的硬掩膜層的所述氮化 物層、所述源極區(qū)域和漏極區(qū)域、及所述STI區(qū)域；及在把所述保形介電層轉(zhuǎn)換成位于所述STI區(qū)域的側(cè)壁處的間隔物時(shí)應(yīng)用定向蝕刻處理。此外，在一方面，在所述SOI襯底的頂部的所述一個(gè)或多個(gè)層中的至少一層是高k介電層。在另一方面，外延生長(zhǎng)所述晶體管的所述源極和漏極包括在所述SOI襯底的所述硅層的硅材料的頂部生長(zhǎng)硅鍺或者硅碳，其中所述STI區(qū)域在所述凹口的側(cè)壁處沒(méi)有被暴露。


從以下對(duì)本發(fā)明的具體描述并結(jié)合附圖，本發(fā)明將得到更完全的理解與認(rèn)可，在附圖中圖1是根據(jù)本發(fā)明一種實(shí)施方式的形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明；圖2是根據(jù)本發(fā)明一種實(shí)施方式的在圖1所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明；圖3是根據(jù)本發(fā)明一種實(shí)施方式的在圖2所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明；圖4是根據(jù)本發(fā)明一種實(shí)施方式的在圖3所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明；圖5是根據(jù)本發(fā)明一種實(shí)施方式的在圖4所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明；
圖6是根據(jù)本發(fā)明一種實(shí)施方式的在圖5所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明；圖7是根據(jù)本發(fā)明一種實(shí)施方式的在圖6所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明；圖8是根據(jù)本發(fā)明一種實(shí)施方式的在圖7所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明；及圖9是根據(jù)本發(fā)明一種實(shí)施方式的在圖8所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，為了說(shuō)明的簡(jiǎn)化和清晰，圖中所示的元件不一定是按比例繪制的。例如，為了清晰，有些元件的尺寸可以相對(duì)于其它元件被夸大。
具體實(shí)施例方式為了提供對(duì)本發(fā)明實(shí)施方式的透徹理解，在以下的具體描述中，闡述了許多具體的細(xì)節(jié)。但是，本領(lǐng)域普通技術(shù)人員將理解，本發(fā)明的實(shí)施方式?jīng)]有這些具體細(xì)節(jié)也可以實(shí)踐。在其它情況下，眾所周知的方法與過(guò)程沒(méi)有具體描述，以便不模糊本發(fā)明的實(shí)施方式。在以下描述中，各種圖、圖表、流程圖、模型和描述是作為用于有效傳遞在本說(shuō)明書(shū)中所提議的本發(fā)明的實(shí)質(zhì)并說(shuō)明本發(fā)明的不同實(shí)施方式的不同方式而給出的。本領(lǐng)域技術(shù)人員將理解，它們的提供僅僅是作為示例性的樣本，而不應(yīng)當(dāng)被認(rèn)為是對(duì)本發(fā)明的限制。圖1-9是根據(jù)本發(fā)明各種實(shí)施方式的形成半導(dǎo)體設(shè)備的方法的示范說(shuō)明。在以下的具體描述中，該方法的步驟可以通過(guò)半導(dǎo)體設(shè)備在制造過(guò)程中的一系列橫截面視圖而被說(shuō)明性地示出。為了不模糊對(duì)本發(fā)明的本質(zhì)的描述，有些眾所周知的步驟和/或處理可能被忽略了。本發(fā)明的實(shí)施方式包括在半導(dǎo)體襯底上形成一個(gè)或多個(gè)晶體管或晶體管器件。特別地，包括形成其體積小的窄通道晶體管，這導(dǎo)致源極和漏極緊鄰周圍的淺溝槽隔離(Shallow Trench Isolation, STI)區(qū)域形成。源極和漏極是通過(guò)外延生長(zhǎng)過(guò)程形成的并且被嵌入到襯底中。在一種實(shí)施方式中，例如，晶體管可以在絕緣體上硅(Silicon-On-1nsulator, SOI)襯底上形成。但是，本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，本發(fā)明的實(shí)施方式在這方面是沒(méi)有限制的，并且在不背離本發(fā)明主旨的情況下，其它類型的襯底也可以使用。更具體而言，圖1示范說(shuō)明了在大塊氧化物(BOX)層101的頂部包括硅層102的絕緣體上硅(SOI)襯底121。根據(jù)本發(fā)明的一種實(shí)施方式，該方法可以包括在SOI襯底121的硅層102的頂部形成襯墊氧化物層103的步驟及隨后在襯墊氧化物層103的頂部形成襯墊氮化物層104的步驟。在一方面，襯墊氮化物層104可以形成為具有比平常的厚的厚度。換句話說(shuō)，可以使襯墊氮化物層104的厚度比已知現(xiàn)有技術(shù)過(guò)程中所需的厚度要厚。根據(jù)一種實(shí)施方式，較厚的襯墊氮化物104的形成起到了形成一個(gè)或多個(gè)淺溝槽隔離(STI)區(qū)域的作用，這些STI區(qū)域具有高于周圍的SOI襯底的高度或者從周圍的SOI襯底突出出來(lái)，如在圖4中說(shuō)明性地繪出的。確切的高 度依賴于在STI區(qū)域的側(cè)壁形成間隔物的過(guò)程，如以下更具體討論的。圖2是根據(jù)本發(fā)明一種實(shí)施方式的在圖1所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明。例如，該方法可以包括在襯墊氮化物層104頂部形成一個(gè)或多個(gè)RX圖案或者代表一個(gè)或多個(gè)晶體管區(qū)域的圖案的硬或軟掩膜(未示出)的步驟。構(gòu)圖過(guò)程可以通過(guò)例如光刻構(gòu)圖過(guò)程來(lái)進(jìn)行。接下來(lái)，對(duì)于被所述硬或軟掩膜覆蓋從而受其保護(hù)的一個(gè)或多個(gè)指定的晶體管區(qū)域，該方法可以包括應(yīng)用定向蝕刻過(guò)程以在襯墊氮化物層104、襯墊氧化物層103和下面的SOI襯底121的硅層102內(nèi)部和/或其中創(chuàng)建開(kāi)口——諸如開(kāi)口122——的步驟。所述定向蝕刻可以優(yōu)選地在大塊氧化物層101停止，由此，如在圖2中作為一個(gè)例子示出的，創(chuàng)建包括層102、103和104的各部分的堆疊的兩個(gè)RX圖案或者晶體管區(qū)域123a和123b。更具體而言，例如，晶體管區(qū)域123a可以包括層102a、103a和104a，而晶體管區(qū)域123b可以包括層102b、103b和104b。這兩個(gè)RX圖案或者晶體管區(qū)域是由開(kāi)口122彼此隔開(kāi)的并且與襯底121的剩余部分隔開(kāi)的。圖3是根據(jù)本發(fā)明一種實(shí)施方式的在圖2所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明。在形成RX圖案或者晶體管區(qū)域之后，可以在襯底121中圍繞RX圖案或者晶體管區(qū)域12·3a和123b形成一個(gè)或多個(gè)淺溝槽隔離(STI)區(qū)域105，以便把它們彼此隔開(kāi)和/或隔離。STI區(qū)域105可以在開(kāi)口 122內(nèi)部直接在氧化物層101頂部形成，例如，以便隔開(kāi)硅區(qū)域102a與硅區(qū)域102b。換句話說(shuō)，如圖3中所示，包括硅區(qū)域102a的晶體管區(qū)域123a是由第一 STI區(qū)域105在其左側(cè)和第二 STI區(qū)域105在其右側(cè)來(lái)定義和/或界定的。類似地，包括硅區(qū)域102b的晶體管區(qū)域123b是由兩個(gè)STI區(qū)域在其左和右側(cè)來(lái)定義和/或界定的。盡管形成氧化物層的其它方法也可以使用，但是STI區(qū)域105的形成可以通過(guò)例如象高密度等離子(HDP)淀積過(guò)程之類的淀積過(guò)程來(lái)進(jìn)行。在HDP氧化物的淀積過(guò)程中，除了用氧化物填充開(kāi)口 122之外，額外的氧化物可以淀積到襯墊氮化物層104a和104b的頂部。所述額外的氧化物可以隨后通過(guò)例如拋光技術(shù)除去，所述拋光技術(shù)通過(guò)采用化學(xué)機(jī)械拋光過(guò)程(CMP)進(jìn)行。CMP過(guò)程可以在襯墊氮化物層104a和104b處停止。圖4是根據(jù)本發(fā)明一種實(shí)施方式的在圖3所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明。在晶體管區(qū)域之間形成STI 105之后，位于晶體管區(qū)域123a和123b頂部的、諸如104a和104b的襯墊氮化物層可以通過(guò)任何已知或現(xiàn)有的技術(shù)剝離或者除去。襯墊氮化物層104a和104b的去除可以使下面的襯墊氧化物層103a和103b脫釉(deglaze)并暴露，而且可能使STI區(qū)域105突出并具有高于襯墊氧化物層103a和103b的高度。在除去襯墊氮化物層104a和104b之后，可以在硅層102a和102b的晶體管區(qū)域123a和123b中執(zhí)行阱植入(well implantation)。植入的摻雜劑可以依賴要在其中形成的場(chǎng)效應(yīng)晶體管(FET)的類型，諸如p-FET或者n-FET。在阱植入之后，作為形成高k金屬柵極的過(guò)程的一部分，高k介電層106a和106b可以在氧化物層103a和103b的頂部形成。根據(jù)一種實(shí)施方式，該方法確保以可以將間隔物形成在STI區(qū)域105的暴露側(cè)壁處這樣一種方式，STI區(qū)域105的高度在其淀積之后仍保持高于高k介電層106a和106b的高度，如以下參考圖7更具體描述的。圖5是根據(jù)本發(fā)明一種實(shí)施方式的在圖4所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明。在其各自的晶體管區(qū)域123a和123b中的氧化物層103a和103b頂部淀積高k介電層106a和106b之后，可以在高k介電層106a和106b頂部淀積可能適于作為形成晶體管的柵極堆疊或者就像在替換柵極過(guò)程中那樣形成假柵極堆疊的材料的一層或多層的堆疊。例如，根據(jù)一種實(shí)施方式，可以毯式淀積一層無(wú)定形硅層107來(lái)覆蓋高k介電層106a和106b及其周圍的STI區(qū)域105。無(wú)定形硅層107的厚度可以依賴于柵極形成過(guò)程的細(xì)節(jié)來(lái)確定。在一種實(shí)施方式中，可以淀積大約450 550A的厚度。為了為一個(gè)或多個(gè)晶體管構(gòu)圖柵極堆疊，根據(jù)本發(fā)明的一種實(shí)施方式，集成的硬掩膜層124可以形成在無(wú)定形硅層107頂部。在一種實(shí)施方式中，例如，集成的硬掩膜層124可以包括厚度為大約40 60A的氧化物層108、在氧化物層108頂部厚度為大約380 400A的氮化物層109及在氮化物層109頂部厚度為大約190 210A的另一氧化物層110。例如，通過(guò)應(yīng)用Novellus PECVD室或者其它合適的CVD或者等離子增強(qiáng)的CVD裝備，集成的硬掩膜層124可以通過(guò)例如化學(xué)汽相淀積過(guò)程形成。圖6是根據(jù)本發(fā)明一種實(shí)施方式的在圖5所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明。在形成集成的硬掩膜層124之后，在一種實(shí)施方式中，該方法可以包括執(zhí)行柵極構(gòu)圖(PC構(gòu)圖)過(guò)程，以首先創(chuàng)建一個(gè)或多個(gè)具有柵極堆疊圖案的硬掩膜，然后應(yīng)用柵極堆疊圖案的硬掩膜來(lái)從集成的硬掩膜層124下面的材料疊層中創(chuàng)建柵極堆疊。更具體而言，如在圖6中所說(shuō)明的，硬掩膜124a和124b可以首先通過(guò)例如光刻構(gòu)圖過(guò)程從集成的硬掩膜層124形成或制成。硬掩膜124a和124b可以包括用于第一晶體管210的氧化物層108a、氮化物層109a和氧化物層IlOa及用于第二晶體管220的氧化物層108b、氮化物層109b和氧化物層110b，其中層108a和108b是層108的部分；層109a和109b是層109的部分；而層IlOa和IlOb是層110的部分。然后，硬掩膜124a和124b可以用在定向蝕刻過(guò)程，諸如除了許多其它目前可以獲得或未來(lái)開(kāi)發(fā)的技術(shù)之外的反應(yīng)性離子蝕刻(RIE)過(guò)程中，把無(wú)定形硅層107、高k介電層106a和氧化物層103a蝕刻成包括層107a、106c和103c的柵極堆疊125a ;并把無(wú)定形娃層107、高k介電層106b和氧化物層103b蝕刻成包括層107b、106d和103d的柵極堆疊125b。圖7是根據(jù)本發(fā)明一種實(shí)施方式的在圖6所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明。在如圖6所說(shuō)明的形成柵極堆疊的步驟之后，接下來(lái)可以是硬掩膜開(kāi)口 RIE過(guò)程。在這個(gè)過(guò)程中，在一種實(shí)施方式中，集成的硬掩膜124a和124b的一部分可以被去除。例如，在集成的硬掩膜124a和124b頂部的氧化物層IlOa和IlOb可以被去除或者拔起(lift)。換句話說(shuō)，在PC集成的硬掩膜開(kāi)口 RIE步驟過(guò)程中，頂部的氧化物薄膜(IlOa和IlOb)可以被消耗，其中所述RIE步驟可以嵌在PC堆疊RIE過(guò)程中。根據(jù)本發(fā)明的一種實(shí)施方式，該方法可以包括在柵極堆疊125a和125b(包括集成的硬掩膜124a和124b的剩余部分)的側(cè)壁及突出的STI區(qū)域105的側(cè)壁處形成間隔物的步驟。間隔物的形成可以通過(guò)以下步驟實(shí)現(xiàn)首先淀積保形材料層，優(yōu)選地是介電材料，該保形材料層覆蓋位于柵極堆疊125a和125b頂部的PC氮化物硬掩膜(109a和109b)并且覆蓋STI區(qū)域105，然后在定向蝕刻過(guò)程(諸如RIE過(guò)程)中蝕刻所述保形介電層以除去除了緊鄰柵極堆疊和STI區(qū)域的側(cè)壁的那些之外的大部分所述保形介電層材料。如圖7中所示，側(cè)壁間隔物201可以緊鄰柵極堆疊125a和125b的側(cè)壁形成，而側(cè)壁間隔物202可以緊鄰STI區(qū)域105的在硅層102a和102b之上的側(cè)壁的一部分形成。圖8是根據(jù)本發(fā)明一種實(shí)施方式的在圖7所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明。根據(jù)一種實(shí)施方式， 對(duì)于側(cè)壁間隔物202保護(hù)直接位于間隔物202下面及直接緊鄰STI區(qū)域105的硅層102a和102b的至少一部分，晶體管210和220的源極區(qū)域與漏極區(qū)域可以被蝕刻以創(chuàng)建凹口 203。凹口 203可以完全在硅層102a和102b中構(gòu)成，其所有側(cè)壁都被硅材料覆蓋。換句話說(shuō)，對(duì)于間隔物202保護(hù)硅層102a和102b的直接位于其下面的部分，緊鄰硅層102a和102b的STI區(qū)域105的介電側(cè)壁都沒(méi)有通過(guò)蝕刻而被暴露。因此，STI區(qū)域105的介電側(cè)壁被硅層102a和102b的“一長(zhǎng)條”硅材料覆蓋，該“一長(zhǎng)條”硅材料充當(dāng)后續(xù)的晶體管210和220的源極和漏極的外延生長(zhǎng)的“模板”。凹口 203還可以按其不在任何一個(gè)氧化物層101下面暴露這樣一種方式構(gòu)成。圖9是根據(jù)本發(fā)明一種實(shí)施方式的在圖8所示的步驟之后形成一個(gè)或多個(gè)晶體管的方法的示范說(shuō)明。在晶體管210和220的源極區(qū)域和漏極區(qū)域中創(chuàng)建凹口之后，半導(dǎo)體材料可以在凹口 203中外延生長(zhǎng)，以形成晶體管的源極和漏極。例如，為了形成P-FET晶體管210，鍺-硅的源極和漏極204可以在凹口 203中緊鄰晶體管210的通道區(qū)域外延生長(zhǎng)；而為了形成n-FET晶體管220，硅-碳的源極和漏極205可以在凹口 203中緊鄰晶體管220的通道區(qū)域外延生長(zhǎng)。根據(jù)一種實(shí)施方式，因?yàn)镾TI區(qū)域105的側(cè)壁現(xiàn)在被一長(zhǎng)條硅材料覆蓋，所以，與在現(xiàn)在技術(shù)中被暴露相比，可以獲得源極和漏極更一致的外延生長(zhǎng)，從而導(dǎo)致對(duì)設(shè)備通道區(qū)域的設(shè)備性能變化的減小和對(duì)其的應(yīng)力效果的增強(qiáng)。在通過(guò)外延生長(zhǎng)形成嵌入式源極/漏極之后，接下來(lái)可以是傳統(tǒng)的晶體管形成過(guò)程。例如，在替換金屬柵極過(guò)程中，假柵極(du_y gate)可以被打開(kāi)并利用功函數(shù)金屬和其它金屬柵極材料來(lái)代替。盡管已經(jīng)關(guān)于示例性實(shí)施方式對(duì)本發(fā)明進(jìn)行了描述，但是，本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，本發(fā)明可以有修改地 實(shí)踐并且仍在所附權(quán)利要求的主旨與范圍內(nèi)。
權(quán)利要求
1.一種形成晶體管的方法，包括在襯底中創(chuàng)建晶體管區(qū)域；由形成在所述襯底中的一個(gè)或多個(gè)淺溝槽隔離(STI)區(qū)域?qū)⑺鼍w管區(qū)域與所述襯底的剩余部分分隔開(kāi)，以包括通道區(qū)域、源極區(qū)域和漏極區(qū)域；所述STI區(qū)域具有比所述襯底的所述晶體管區(qū)域高的高度；并且所述通道區(qū)域具有位于其頂部的柵極堆疊；在所述晶體管區(qū)域之上在所述STI區(qū)域的側(cè)壁處形成間隔物；在所述源極區(qū)域和所述漏極區(qū)域中創(chuàng)建凹口，所述間隔物保存了所述襯底的材料的沿所述STI區(qū)域的側(cè)壁在所述間隔物下面的至少一部分 '及在所述凹口中外延生長(zhǎng)所述晶體管的源極和漏極。
2.如權(quán)利要求1所述的方法，其中所述襯底是在氧化物層的頂部有硅層的絕緣體上硅(SOI)襯底，其中創(chuàng)建所述晶體管區(qū)域還包括在所述SOI襯底的所述硅層的頂部淀積一個(gè)或多個(gè)層；創(chuàng)建一個(gè)或多個(gè)開(kāi)口，所述開(kāi)口進(jìn)入到所述一個(gè)或多個(gè)層中并且進(jìn)入到所述SOI襯底的在所述一個(gè)或多個(gè)層下面的所述硅層中；及用氧化物填充所述一個(gè)或多個(gè)開(kāi)口以創(chuàng)建所述一個(gè)或多個(gè)STI區(qū)域。
3.如權(quán)利要求2所述的方法，其中填充所述一個(gè)或多個(gè)開(kāi)口還包括把氧化物淀積到所述一個(gè)或多個(gè)開(kāi)口中，直到所述開(kāi)口中的所述氧化物具有高于所述一個(gè)或多個(gè)層的高度，其中所述淀積還使得氧化物淀積到所述一個(gè)或多個(gè)層的頂部；及在除去在所述一個(gè)或多個(gè)層的頂部的所述氧化物時(shí)應(yīng)用化學(xué)機(jī)械拋光(CMP)處理，其中所述CMP處理在所述一個(gè)或多個(gè)層處停止，由此創(chuàng)建與所述一個(gè)或多個(gè)層共面的所述STI區(qū)域的頂表面。
4.如權(quán)利要求3所述的方法，其中創(chuàng)建所述晶體管區(qū)域還包括除去所述一個(gè)或多個(gè)層的位于所述晶體管區(qū)域的所述源極區(qū)域和漏極區(qū)域的頂部的部分，所述源極區(qū)域和漏極區(qū)域與所述STI區(qū)域相鄰。
5.如權(quán)利要求4所述的方法，其中創(chuàng)建所述晶體管區(qū)域還包括在所述一個(gè)或多個(gè)層的頂部淀積柵極材料層；在所述柵極材料層的頂部淀積硬掩膜層；把所述硬掩膜層構(gòu)圖成柵極圖案；及通過(guò)把所述柵極圖案轉(zhuǎn)印到所述柵極材料層中和在所述柵極材料層下面的所述一個(gè)或多個(gè)層中來(lái)形成柵極堆疊，其中所述柵極堆疊形成在所述通道區(qū)域的頂部。
6.如權(quán)利要求5所述的方法，其中所述硬掩膜層是集成的硬掩膜層，所述集成的硬掩膜層包括第一氧化物層、在所述第一氧化物層的頂部的氮化物層和在所述氮化物層的頂部的第二氧化物層。
7.如權(quán)利要求6所述的方法，其中形成所述間隔物還包括除去所述集成的硬掩膜層的所述第二氧化物層；淀積保形介電層，所述保形介電層覆蓋所述集成的硬掩膜層的所述氮化物層、所述源極區(qū)域和漏極區(qū)域、及所述STI區(qū)域；及在把所述保形介電層轉(zhuǎn)換成位于所述STI區(qū)域的側(cè)壁處的間隔物時(shí)應(yīng)用定向蝕刻處理。
8.如權(quán)利要求2所述的方法，其中在所述SOI襯底的頂部的所述一個(gè)或多個(gè)層中的至少一層是高k介電層。
9.如權(quán)利要求1所述的方法，其中外延生長(zhǎng)所述晶體管的所述源極和漏極包括 在所述SOI襯底的所述硅層的硅材料的頂部生長(zhǎng)硅鍺(SiGe)或者硅碳(SiC)，其中所述STI區(qū)域在所述凹口的側(cè)壁處沒(méi)有被暴露。
10.一種形成晶體管的方法，包括 在襯底的晶體管區(qū)域的頂部形成柵極堆疊，所述襯底的所述晶體管區(qū)域包括通道區(qū)域、源極區(qū)域和漏極區(qū)域，所述通道區(qū)域在所述柵極堆疊下面，所述源極區(qū)域在所述通道區(qū)域與第一淺溝槽隔離(STI)區(qū)域之間，而所述漏極區(qū)域在所述通道區(qū)域與第二 STI區(qū)域之間，并且所述第一 STI區(qū)域和第二 STI區(qū)域具有高于所述襯底的所述區(qū)域的高度； 在所述襯底之上在所述第一 STI區(qū)域和第二 STI區(qū)域的側(cè)壁處形成間隔物； 在所述源極區(qū)域和所述漏極區(qū)域中創(chuàng)建凹口，所述間隔物保存了所述襯底的沿所述第一 STI區(qū)域和第二 STI區(qū)域的側(cè)壁在所述間隔物下面的至少一部分； 在所述凹口中外延生長(zhǎng)所述晶體管的源極和漏極。
11.如權(quán)利要求10所述的方法，其中所述外延生長(zhǎng)源極和漏極包括 在所述襯底的材料的所述凹口的側(cè)壁上生長(zhǎng)所述源極和所述漏極，其中所述第一 STI區(qū)域和第二 STI區(qū)域被所述凹口內(nèi)的所述襯底的所述材料覆蓋。
12.如權(quán)利要求11所述的方法，其中所述襯底是在氧化物層的頂部有硅層的絕緣體上硅(SOI)襯底，其中形成所述柵極堆疊還包括 在所述SOI襯底的所述硅層的頂部淀積一個(gè)或多個(gè)層； 創(chuàng)建一個(gè)或多個(gè)開(kāi)口，所述開(kāi)口進(jìn)入到所述一個(gè)或多個(gè)層中并且進(jìn)入到所述SOI襯底的在所述一個(gè)或多個(gè)層下面的所述硅層中；及 用氧化物填充所述一個(gè)或多個(gè)開(kāi)口以創(chuàng)建所述第一 STI區(qū)域和第二 STI區(qū)域。
13.如權(quán)利要求12所述的方法，其中填充所述一個(gè)或多個(gè)開(kāi)口還包括 把氧化物淀積到所述一個(gè)或多個(gè)開(kāi)口中，直到所述開(kāi)口中的所述氧化物具有高于所述一個(gè)或多個(gè)層的高度，其中所述淀積還使得氧化物淀積到所述一個(gè)或多個(gè)層的頂部；及在除去在所述一個(gè)或多個(gè)層的頂部的所述氧化物時(shí)應(yīng)用化學(xué)機(jī)械拋光(CMP)處理，其中所述CMP處理在所述一個(gè)或多個(gè)層處停止，由此創(chuàng)建與所述一個(gè)或多個(gè)層共面的所述第一 STI區(qū)域和第二 STI區(qū)域的頂表面。
14.如權(quán)利要求13所述的方法，其中形成所述柵極堆疊還包括 除去所述一個(gè)或多個(gè)層的位于所述晶體管區(qū)域的所述源極區(qū)域和漏極區(qū)域的頂部并且與所述第一 STI區(qū)域和第二 STI區(qū)域相鄰的部分。
15.如權(quán)利要求14所述的方法，其中形成所述柵極堆疊還包括 在所述一個(gè)或多個(gè)層的頂部淀積柵極材料層； 在所述柵極材料層的頂部淀積集成的硬掩膜層； 把所述集成的硬掩膜層構(gòu)圖成柵極圖案；及 通過(guò)把所述柵極圖案轉(zhuǎn)印到所述柵極材料層中和在所述柵極材料層下面的所述一個(gè)或多個(gè)層中來(lái)形成柵極堆疊，其中所述柵極堆疊形成在所述通道區(qū)域的頂部，并且其中所述集成的硬掩膜層包括第一氧化物層、在所述第一氧化物層的頂部的氮化物層、和在所述氮化物層的頂部的第二氧化物層。
16.如權(quán)利要求15所述的方法，其中形成所述間隔物還包括除去所述集成的硬掩膜層的所述第二氧化物層；淀積保形介電層，所述保形介電層覆蓋所述集成的硬掩膜層的所述氮化物層、所述源極和漏極區(qū)域、及所述第一 STI區(qū)域和第二 STI區(qū)域；及在把所述保形介電層轉(zhuǎn)換成位于所述第一 STI區(qū)域和第二 STI區(qū)域的側(cè)壁處的間隔物時(shí)應(yīng)用定向蝕刻處理。
17.—種方法,包括創(chuàng)建襯底的多個(gè)晶體管區(qū)域，所述晶體管區(qū)域由形成在所述襯底中的一個(gè)或多個(gè)淺溝槽隔離(STI)區(qū)域分隔開(kāi)，并且所述晶體管區(qū)域包括通道區(qū)域、源極區(qū)域和漏極區(qū)域，其中所述一個(gè)或多個(gè)STI區(qū)域具有比所述襯底的頂表面高的高度；在所述通道區(qū)域的頂部形成柵極堆疊；在所述柵極堆疊、所述襯底的所述源極區(qū)域和漏極區(qū)域、及所述一個(gè)或多個(gè)STI區(qū)域的頂部淀積保形介電層；在所述襯底的所述表面之上，把所述保形介電層定向蝕刻成位于所述一個(gè)或多個(gè)STI區(qū)域的側(cè)壁處的間隔物；在所述源極區(qū)域和所述漏極區(qū)域中創(chuàng)建凹口，所述間隔物保存了所述襯底的材料的沿所述一個(gè)或多個(gè)STI區(qū)域的側(cè)壁位于所述襯底的所述表面之下的至少一部分 '及在所述凹口中外延生長(zhǎng)所述晶體管的源極和漏極。
18.如權(quán)利要求17所述的方法，其中所述襯底是在氧化物層的頂部有硅層的絕緣體上硅(SOI)襯底，其中創(chuàng)建所述襯底的所述多個(gè)晶體管區(qū)域還包括在所述SOI襯底的所述硅層的頂部淀積一個(gè)或多個(gè)層；創(chuàng)建一個(gè)或多個(gè)開(kāi)口，所述開(kāi)口進(jìn)入到所述一個(gè)或多個(gè)層中并且進(jìn)入到所述SOI襯底的在所述一個(gè)或多個(gè)層下面的所述硅層中；及用氧化物填充所述一個(gè)或多個(gè)開(kāi)口以創(chuàng)建所述一個(gè)或多個(gè)STI區(qū)域。
19.如權(quán)利要求18所述的方法，其中形成所述柵極堆疊還包括除去所述一個(gè)或多個(gè)層的位于所述襯底的所述源極區(qū)域和漏極區(qū)域的頂部的部分，所述源極區(qū)域和漏極區(qū)域與所述一個(gè)或多個(gè)STI區(qū)域相鄰。
20.如權(quán)利要求19所述的方法，其中形成所述柵極堆疊還包括在所述一個(gè)或多個(gè)層的頂部淀積柵極材料層；在所述柵極材料層的頂部淀積集成的硬掩膜層；把所述集成的硬掩膜層構(gòu)圖成柵極圖案；及通過(guò)把所述柵極圖案轉(zhuǎn)印到所述柵極材料層中和在所述柵極材料層下面的所述一個(gè)或多個(gè)層中來(lái)形成柵極堆疊，其中所述柵極堆疊被形成在所述通道區(qū)域的頂部；所述集成的硬掩膜包括第一氧化物層、在所述第一氧化物層的頂部的氮化物層、和在所述氮化物層的頂部的第二氧化物層；并且所述一個(gè)或多個(gè)層的在所述SOI襯底的頂部的至少一層是高k介電層。
全文摘要
本發(fā)明為提高窄通道設(shè)備的性能并減少其變化。本發(fā)明的實(shí)施方式提供了形成諸如窄通道晶體管的晶體管的方法。該方法包括在襯底中創(chuàng)建晶體管區(qū)域；由在襯底中形成的一個(gè)或多個(gè)淺溝槽隔離(STI)區(qū)域?qū)⒃摼w管區(qū)域與所述襯底的剩余部分隔開(kāi)，以便包括通道區(qū)域、源極區(qū)域和漏極區(qū)域；STI區(qū)域具有比襯底的晶體管區(qū)域高的高度；而且通道區(qū)域具有位于其頂部的柵極堆疊；在晶體管區(qū)域之上的STI區(qū)域的側(cè)壁處形成間隔物；在源極區(qū)域和漏極區(qū)域中創(chuàng)建凹口，所述間隔物保護(hù)在該間隔物下面沿STI區(qū)域的側(cè)壁的襯底材料的至少一部分；及在所述凹口中外延生長(zhǎng)晶體管的源極和漏極。
文檔編號(hào)H01L21/762GK103050443SQ20121038505
公開(kāi)日2013年4月17日 申請(qǐng)日期2012年10月12日 優(yōu)先權(quán)日2011年10月13日
發(fā)明者D·維希拉-加馬奇, V·昂塔魯斯 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司