平面型vdmos晶體管及其制備方法
【專利摘要】本發(fā)明提供一種平面型VDMOS晶體管及其制備方法，屬于VDMOS晶體管器件領(lǐng)域。該平面型VDMOS晶體管包括襯底、在襯底上形成的外延層、在外延層中形成的體區(qū)和源區(qū)、在外延層上形成的柵介質(zhì)層以及柵電極；其中，所述柵介質(zhì)層所對(duì)應(yīng)的部分所述外延層的上表面形成有一條或多條基本平行于該平面型VDMOS晶體管的溝道方向的凹槽，所述凹槽之上所對(duì)應(yīng)的部分所述柵介質(zhì)層相應(yīng)地下凹以形成凹凸?fàn)顤沤橘|(zhì)層。本發(fā)明的平面型VDMOS晶體管具有導(dǎo)通電阻小、在開關(guān)應(yīng)用時(shí)損耗小且無電磁干擾的特點(diǎn)。
【專利說明】平面型VDMOS晶體管及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于VDMOS(Vertical Double-diffused Metal-Oxide-Semiconductor,垂直雙擴(kuò)散金屬-氧化物-半導(dǎo)體)晶體管器件領(lǐng)域，涉及帶凹凸?fàn)顤沤橘|(zhì)層的平面型VDMOS晶體管及其制備方法。
【背景技術(shù)】
[0002]DMOS (Double-diffused Metal-Oxide-Semiconductor,雙擴(kuò)散金屬-氧化物-半導(dǎo)體)晶體管是MOSFET的一種，其具有大功率、高擊穿電壓等特性，是常見的功率器件之一。通常地，根據(jù)DMOS中的漂移區(qū)相對(duì)于襯底表面的設(shè)置方位可以分為橫向DMOS (LDMOS)和VDMOS晶體管；VDM0S晶體管中進(jìn)一步包括溝槽型VDMOS晶體管和平面型VDMOS晶體管兩種。
[0003]圖1所示為傳統(tǒng)的平面型VDMOS晶體管的元胞立體結(jié)構(gòu)示意圖。如圖1所示,平面型VDMOS晶體管10的柵極部分包括柵介質(zhì)層(Gox) 112和柵電極111，平面型VDMOS晶體管10的漏極部分包括漏電極131，漏電極131 —般為金屬背電極結(jié)構(gòu)，其形成在N+半導(dǎo)體襯底132的背面；外延層133在襯底132上外延形成，其摻雜濃度低于襯底132的摻雜濃度，VDMOS晶體管10的漂移區(qū)形成在外延層133中；外延層133上構(gòu)圖摻雜形成P型的體區(qū)122，在體區(qū)122中構(gòu)圖摻雜形成N+摻雜的源區(qū)121，從源區(qū)121可以引出形成源電極(圖1中未示出)。平面型VDMOS晶體管10的柵介質(zhì)層112是在外延層133的上表面上形成，外延層133的上表面基本在同一平面上，柵介質(zhì)層112也是基本在同一平面上(例如平行如圖1所示的XY平面)，因此，通常稱之為“平面柵結(jié)構(gòu)”的柵介質(zhì)層。
[0004]針對(duì)圖1所示的平面型VDMOS晶體管10，本領(lǐng)域不斷追求降低其導(dǎo)通電阻，以提高其器件性能(例如降低其在開關(guān)應(yīng)用中的器件自身損耗)；例如，中國(guó)專利申請(qǐng)?zhí)枮镃N200710092960.5、名稱為“低導(dǎo)通電阻功率VDMOS晶體管的制造方法”的專利中，通過降低漏極通道的導(dǎo)通電阻，來降低該VDMOS晶體管的導(dǎo)通電阻。
[0005]并且，本領(lǐng)域技術(shù)人員也不斷追求增加平面型VDMOS晶體管10的開關(guān)速度。但是， 申請(qǐng)人:發(fā)現(xiàn)，如果平面型VDMOS晶體管的自身損耗偏高且開關(guān)速度過快時(shí)，容易在開關(guān)電路中引發(fā)電磁干擾問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的之一在于，降低平面型VDMOS晶體管的導(dǎo)通電阻。
[0007]本發(fā)明的又一目的在于，減小平面型VDMOS晶體管的開關(guān)速度過快時(shí)所引發(fā)的電磁干擾問題。
[0008]為實(shí)現(xiàn)以上目的或者其他目的，本發(fā)明提供以下技術(shù)方案。
[0009]按照本發(fā)明的一方面，提供一種平面型VDMOS晶體管，包括襯底、在襯底上形成的外延層、在外延層中形成的體區(qū)和源區(qū)、在外延層上形成的柵介質(zhì)層以及柵電極；其中，所述柵介質(zhì)層所對(duì)應(yīng)的部分所述外延層的上表面形成有一條或多條基本平行于該平面型VDMOS晶體管的溝道方向的凹槽，所述凹槽之上所對(duì)應(yīng)的部分所述柵介質(zhì)層相應(yīng)地下凹以形成凹凸?fàn)顤沤橘|(zhì)層。
[0010]按照本發(fā)明一實(shí)施例的平面型VDMOS晶體管，其中，每個(gè)所述平面型VDMOS晶體管具有兩個(gè)相互對(duì)稱的體區(qū)和兩個(gè)相互對(duì)稱的源區(qū)，所述凹槽形成于該兩個(gè)源區(qū)之間。
[0011]較佳地，設(shè)置所述凹槽的長(zhǎng)度，使所述VDMOS晶體管的兩個(gè)相互對(duì)稱的體區(qū)和兩個(gè)相互對(duì)稱的源區(qū)至少部分地外露。
[0012]較佳地，多個(gè)所述凹槽之間基本相互平行地設(shè)置。
[0013]較佳地，所述凹槽的深度小于所述源區(qū)的最大厚度。
[0014]較佳地，所述凹槽的長(zhǎng)度小于所述柵介質(zhì)層在溝道方向上的長(zhǎng)度。
[0015]按照本發(fā)明又一實(shí)施例的平面型VDMOS晶體管，其中，所述柵電極為在所述凹凸?fàn)顤沤橘|(zhì)層上形成的凹凸?fàn)顤烹姌O。
[0016]進(jìn)一步，所述凹凸?fàn)顤沤橘|(zhì)層通過對(duì)至少被所述凹槽外露的外延層部分構(gòu)圖氧化形成。
[0017]在之前所述任一實(shí)施例的平面型VDMOS晶體管中，所述凹凸?fàn)顤沤橘|(zhì)層包括在所述凹槽之外對(duì)應(yīng)的第一柵介質(zhì)層部分、所述凹槽的側(cè)面所對(duì)應(yīng)的第二柵介質(zhì)層部分和所述凹槽的底部所對(duì)應(yīng)的第三柵介質(zhì)層部分。
[0018]進(jìn)一步，優(yōu)選地，所述第一柵介質(zhì)層部分、第二柵介質(zhì)層部分和第三柵介質(zhì)層部分的柵介質(zhì)層的厚度相同。
[0019]按照本發(fā)明的又一方面，提供一種用于制備如以上所述及的任一種平面型VDMOS晶體管的方法，其包括步驟:
提供在襯底上形成有外延層的結(jié)構(gòu)，
在所述外延層上構(gòu)圖形成一條或多條凹槽；以及 在至少包含所述凹槽的外延層上構(gòu)圖形成凹凸?fàn)顤沤橘|(zhì)層；
其中，所述凹槽基本平行于所述平面型VDMOS晶體管的溝道方向。
[0020]本發(fā)明的技術(shù)效果是，該平面型VDMOS晶體管有效降低導(dǎo)通電阻，從而可以降低器件在開關(guān)應(yīng)用時(shí)的損耗；而且同時(shí)，可以增加器件的柵源電容、源漏電容和米勒電容，能降低其在開關(guān)應(yīng)用時(shí)的開關(guān)速度，從而能減小其在開關(guān)應(yīng)用時(shí)因開關(guān)速度過快引發(fā)的電磁干擾，尤其是在自身損耗降低的情況下，電磁干擾的減小更明顯。
【專利附圖】

【附圖說明】
[0021 ] 從結(jié)合附圖的以下詳細(xì)說明中，將會(huì)使本發(fā)明的上述和其他目的及優(yōu)點(diǎn)更加完全清楚，其中，相同或相似的要素采用相同的標(biāo)號(hào)表示。
[0022]圖1是傳統(tǒng)的平面型VDMOS晶體管的元胞立體結(jié)構(gòu)示意圖。
[0023]圖2是按照本發(fā)明一實(shí)施例的平面型VDMOS晶體管的元胞立體結(jié)構(gòu)示意圖。
[0024]圖3是圖2所示實(shí)施例的平面型VDMOS晶體管的半胞立體結(jié)構(gòu)示意圖。
[0025]圖4是圖2所示實(shí)施例的平面型VDMOS晶體管的B-B截面結(jié)構(gòu)示意圖。
[0026]圖5是圖2所示實(shí)施例的平面型VDMOS晶體管的局部柵介質(zhì)層的立體結(jié)構(gòu)示意圖。
[0027]圖6是圖2所示實(shí)施例的平面型VDMOS晶體管的制備流程示意圖?！揪唧w實(shí)施方式】
[0028]下面介紹的是本發(fā)明的多個(gè)可能實(shí)施例中的一些，旨在提供對(duì)本發(fā)明的基本了解，并不旨在確認(rèn)本發(fā)明的關(guān)鍵或決定性的要素或限定所要保護(hù)的范圍。容易理解，根據(jù)本發(fā)明的技術(shù)方案，在不變更本發(fā)明的實(shí)質(zhì)精神下，本領(lǐng)域的一般技術(shù)人員可以提出可相互替換的其他實(shí)現(xiàn)方式。因此，以下【具體實(shí)施方式】以及附圖僅是對(duì)本發(fā)明的技術(shù)方案的示例性說明，而不應(yīng)當(dāng)視為本發(fā)明的全部或者視為對(duì)本發(fā)明技術(shù)方案的限定或限制。
[0029]在附圖中，為了清楚起見，擴(kuò)大了層和區(qū)域的厚度，并且，由于刻蝕等制造過程引起的圓潤(rùn)等形狀特征未在附圖中示意出。
[0030]圖2所示為按照本發(fā)明一實(shí)施例的平面型VDMOS晶體管的元胞立體結(jié)構(gòu)示意圖。在該圖示實(shí)施例中，僅示意性地給出了一個(gè)元胞，其對(duì)應(yīng)為多個(gè)平面型VDMOS晶體管20中的一個(gè)器件單元。平面型VDMOS晶體管20包括漏電極231，其一般為金屬背電極結(jié)構(gòu)，其形成在N+半導(dǎo)體襯底232的背面(半導(dǎo)體襯底232的厚度并不限于圖示情形)，N+半導(dǎo)體襯底232上可以外延地生成厚度為T的N-的外延層233。漏電極231、半導(dǎo)體襯底232、外延層233的結(jié)構(gòu)和/或材料的選擇不是限制性的，其可以選擇任何類型的有利于降低導(dǎo)通電阻的結(jié)構(gòu)和/或材料。在圖2及其他附圖中，為清楚示意VDMOS晶體管的各個(gè)部分之間的方位關(guān)系，Z方向定義為垂直于半導(dǎo)體襯底232的表面的方向，Y方向?yàn)槠叫杏诎雽?dǎo)體襯底232的表面的且垂直于平面型VDMOS晶體管20的溝道方向的方向，X方向?yàn)槠叫杏诎雽?dǎo)體襯底232的表面的且平行于平面型VDMOS晶體管20的溝道方向的方向。
[0031]圖3所示為圖2實(shí)施例的平面型VDMOS晶體管的半胞立體結(jié)構(gòu)示意圖；圖4所示為圖2實(shí)施例的平面型VDMOS晶體管的B-B截面結(jié)構(gòu)示意圖。其中，圖3所示的半胞結(jié)構(gòu)是在圖2的A-A處截?cái)嗪笮纬?。以下結(jié)合圖2至圖4所示繼續(xù)說明本實(shí)施例的平面型VDMOS晶體管20。
[0032]平面型VDMOS晶體管20的漂移區(qū)可以形成在外延層233中。在外延層233中，為形成“凹凸柵結(jié)構(gòu)219”，大致在欲形成柵介質(zhì)層的外延層233的上表面，形成有凹槽219a，因此，外延層233的上表面將凹凸不平，也不在一個(gè)平面上。凹槽219a的深度H優(yōu)選地小于源區(qū)221的最大厚度。
[0033]平面型VDMOS晶體管20的兩個(gè)體區(qū)222可以在具有凹槽219a的外延層233上構(gòu)圖摻雜形成，兩個(gè)體區(qū)222可以在溝道方向上相互對(duì)稱。在該實(shí)例中，體區(qū)222為不同于外延層233的摻雜類型，例如，其為P型摻雜。在每個(gè)體區(qū)222中可以進(jìn)一步構(gòu)圖摻雜形成源區(qū)221，源區(qū)221的摻雜類型與體區(qū)222的摻雜類型相反，例如，其為摻雜濃度相對(duì)較高的N+型摻雜，兩個(gè)源區(qū)221也可以在溝道方向上相互對(duì)稱。源區(qū)221與體區(qū)222的具體結(jié)構(gòu)和/或摻雜濃度不受圖示實(shí)施例限制，其可以根據(jù)不同情況要求而選擇設(shè)置，例如，可以選擇任何有利于降低VDMOS晶體管20的導(dǎo)通電阻和/或增大VDMOS晶體管20的柵源電容的結(jié)構(gòu)和/或摻雜濃度。
[0034]在外延層233的上表面，通過對(duì)至少被凹槽219a外露的外沿層部分構(gòu)圖氧化凹凸?fàn)畹臇沤橘|(zhì)層(Gox)212，即凹凸柵介質(zhì)層，柵介質(zhì)層212在對(duì)應(yīng)于凹槽219a之處相對(duì)向下凹，從而基本保形地在柵介質(zhì)層212上形成凹槽219b。柵介質(zhì)層212不在同一個(gè)平面上，其高度差主要取決于凹槽219a的深度。柵介質(zhì)層212可以但不限于采用熱氧化的方法形成，其材料可以為SiO2等絕緣介質(zhì)層。凹槽219b的形狀基本地由凹槽219a決定，在該實(shí)施例中，每個(gè)凹槽219a平行于X方向設(shè)置，在Y方向上，平行地排列設(shè)置多個(gè)凹槽219a ;凹槽219a在X方向的尺寸定義為其長(zhǎng)度，凹槽219b在Y方向的尺寸定義為其寬度；在一實(shí)施例中，每個(gè)凹槽219a是位于兩個(gè)對(duì)稱的源區(qū)221之間，設(shè)置每個(gè)凹槽219a的長(zhǎng)度，使VDMOS晶體管20的在X方向?qū)ΨQ的兩個(gè)體區(qū)222和源區(qū)221相對(duì)凹槽219a至少部分地外露，因此，從而，凹凸?fàn)顤沤橘|(zhì)層212可以直接部分地覆蓋在該相對(duì)外露部分的體區(qū)222和源區(qū)221之上，凹凸?fàn)顤沤橘|(zhì)層212可以與溝槽219a對(duì)應(yīng)外露的部分體區(qū)222和源區(qū)221接觸，增加溝道區(qū)域、以及柵介質(zhì)層與源區(qū)和體區(qū)之間的交疊區(qū)域。具體地，凹槽219a的長(zhǎng)度可以小于柵介質(zhì)層212在溝道方向上的長(zhǎng)度。對(duì)于凹槽219a的具體形狀，其并不限于圖示實(shí)施例的方形，例如，其還可以為橢圓型凹槽。
[0035]需要說明的是，凹槽219a是區(qū)別于溝槽型VDMOS晶體管中的溝槽。首先，每個(gè)溝槽型VDMOS晶體管元胞中，對(duì)應(yīng)只有一個(gè)溝槽，而本發(fā)明的溝槽219a可以是多個(gè)；其次，溝槽型VDMOS晶體管中的溝槽是垂直于溝道方向設(shè)置的，而本發(fā)明的溝槽219a是基本平行于溝道方向設(shè)置的；再此，二者之間的功能也是完全不同的。
[0036]進(jìn)一步，在該實(shí)施例中，柵介質(zhì)層212中，按照其相對(duì)凹槽219a的位置，其可以分為在凹槽219a底部的柵介質(zhì)層部分212c(即凹槽219a底部所對(duì)應(yīng)的柵介質(zhì)層部分212c)、在凹槽219a側(cè)面的柵介質(zhì)層部分212b (即凹槽219a側(cè)面所對(duì)應(yīng)的柵介質(zhì)層部分212b)和在凹槽219a之外的柵介質(zhì)層部分212a (即凹槽219a之外所對(duì)應(yīng)的柵介質(zhì)層部分212a)，各部分的柵介質(zhì)層同步地形成，三部分的柵介質(zhì)層的厚度可以基本相同。
[0037]在柵介質(zhì)層212之上，對(duì)應(yīng)構(gòu)圖形成柵電極211，柵電極211覆蓋地形成于柵介質(zhì)層212之上，其具體可以為多晶硅或者多晶硅與其他材料的復(fù)合層結(jié)構(gòu)。在基本保形覆蓋的情況下，柵電極211的上表面也可以形成凹槽219c，但是，需要理解的是，如果柵電極211足夠厚或者保形性差，其上表面也可以表現(xiàn)為平面結(jié)構(gòu)，此時(shí)，對(duì)應(yīng)于柵介質(zhì)層部分212c之上的柵電極的厚度大于應(yīng)于柵介質(zhì)層部分212a之上的柵電極的厚度，柵電極211的下表面仍然是凹凸不平的。因此，柵電極211實(shí)質(zhì)上也對(duì)應(yīng)為凹凸?fàn)畹臇烹姌O211，在本文中被定義為凹凸?fàn)顤烹姌O。 凹凸?fàn)顤烹姌O211與凹凸?fàn)顤沤橘|(zhì)層212對(duì)應(yīng)地構(gòu)成了凹凸柵結(jié)構(gòu)219。
[0038]如圖3和圖4所示，該實(shí)施例的平面型VDMOS晶體管20在導(dǎo)通時(shí)，其導(dǎo)通電阻與圖1所示傳統(tǒng)的平面型VDMOS晶體管10相同，同樣地至少包括溝道電阻!U、表面累積層電阻艮和外延層電阻Repi，但是，其相對(duì)于傳統(tǒng)的平面型VDMOS晶體管10，其溝道電阻Rm表面累積層電阻Ra和外延層電阻Repi可以得到有效降低，從而可以明顯減小導(dǎo)通電阻。
[0039]假設(shè)圖2所示實(shí)施例的VDMOS晶體管20的外延層與圖1所示實(shí)施例的VDMOS晶體管10的外延層的區(qū)別僅在于多挖置形成了凹槽219a，VDMOS晶體管20的溝道電阻、表面累積層電阻和外延層電阻分別表示為RaHfl和RepiΗβ，VDMOS晶體管10的溝道電阻、表面累積層電阻和外延層電阻分別表不為Reh傳統(tǒng)、Ra傳統(tǒng)和Repi傳統(tǒng)，以下結(jié)合圖5、比對(duì)不意說明導(dǎo)通電阻得到減小的原理。
[0040]VDMOS晶體管20的外延層233包括柵介質(zhì)層部分212a和212c之下分別對(duì)應(yīng)的第一部分外延層和第二部分外延層，其中，第一部分外延層的有效厚度T沒有發(fā)生變化，相對(duì)于傳統(tǒng)的VDMOS晶體管10，其對(duì)應(yīng)產(chǎn)生的外延層電阻Repil并沒有發(fā)生變化。而對(duì)于第二部分外延層的厚度，其有效厚度為(T-H)，相對(duì)于傳統(tǒng)的VDMOS晶體管10，其對(duì)應(yīng)產(chǎn)生的外延層電阻Repi2隨著有效厚度為(T-H)減小而減小，RepiHfi= (Repil+ Repi2),從而，Repi 也隨著H的增大而減小，凹槽219a可以有效減小外延層電阻。
[0041]圖5所示為圖2實(shí)施例的平面型VDMOS晶體管的局部柵介質(zhì)層的立體結(jié)構(gòu)示意圖。在圖5所示實(shí)施例中，未示意出VDMOS晶體管20的凹凸?fàn)顤烹姌O,其中,用虛線示意出了柵介質(zhì)層之下的體區(qū)222與源區(qū)221在外延層233之中的界線。柵介質(zhì)層212同樣地包括212a、212b、212c三部分，以外延層233上形成的凹槽219a為方形為例，H表示凹槽219a的深度，2*L2表示凹槽219a的寬度，2*L1表示凹槽219a的長(zhǎng)度，2*L表示平面型VDMOS晶體管20的元胞寬度(元胞的寬度在X方向)，2*Lj表示凹槽219a底面外露的兩個(gè)體區(qū)222之間的距離，Lc表示在凹槽219a底面上體區(qū)222的寬度，也即在凹槽219a底面上形成的溝道長(zhǎng)度。
[0042]因此，圖5所示的平面型VDMOS晶體管20相比于圖1所示的傳統(tǒng)的VDMOS晶體管10，增加了凹槽219a側(cè)面的柵介質(zhì)層部分212b對(duì)應(yīng)的溝道部分；假設(shè)Rdlftg5正比于
那么，平面型VDMOS晶體管20的正比于
【權(quán)利要求】
1.一種平面型VDMOS晶體管，包括襯底、在襯底上形成的外延層、在外延層中形成的體區(qū)和源區(qū)、在外延層上形成的柵介質(zhì)層以及柵電極，其特征在于，所述柵介質(zhì)層所對(duì)應(yīng)的部分所述外延層的上表面形成有一條或多條基本平行于該平面型VDMOS晶體管的溝道方向的凹槽，所述凹槽之上所對(duì)應(yīng)的部分所述柵介質(zhì)層相應(yīng)地下凹以形成凹凸?fàn)顤沤橘|(zhì)層。
2.如權(quán)利要求1所述的平面型VDMOS晶體管，其特征在于，每個(gè)所述平面型VDMOS晶體管具有兩個(gè)相互對(duì)稱的體區(qū)和兩個(gè)相互對(duì)稱的源區(qū)，所述凹槽形成于該兩個(gè)源區(qū)之間。
3.如權(quán)利要求2所述的平面型VDMOS晶體管，其特征在于，設(shè)置所述凹槽的長(zhǎng)度，使所述VDMOS晶體管的兩個(gè)相互對(duì)稱的體區(qū)和兩個(gè)相互對(duì)稱的源區(qū)至少部分地外露。
4.如權(quán)利要求1所述的平面型VDMOS晶體管，其特征在于，多個(gè)所述凹槽之間基本相互平行地設(shè)置。
5.如權(quán)利要求1或2或3所述的平面型VDMOS晶體管，其特征在于，所述凹槽的深度小于所述源區(qū)的最大厚度。
6.如權(quán)利要求1或2或3所述的平面型VDMOS晶體管，其特征在于，所述凹槽的長(zhǎng)度小于所述柵介質(zhì)層在溝道方向上的長(zhǎng)度。
7.如權(quán)利要求1所述的平面型VDMOS晶體管，其特征在于，所述柵電極為在所述凹凸?fàn)顤沤橘|(zhì)層上形成的凹凸?fàn)顤烹姌O。
8.如權(quán)利要求1所述的平面型VDMOS晶體管，其特征在于，所述凹凸?fàn)顤沤橘|(zhì)層通過對(duì)至少被所述凹槽外露的外延層部分構(gòu)圖氧化形成。
9.如權(quán)利要求1所述的平面型VDMOS晶體管，其特征在于，所述凹凸?fàn)顤沤橘|(zhì)層包括在所述凹槽之外對(duì)應(yīng)的第一柵介質(zhì)層部分、所述凹槽的側(cè)面所對(duì)應(yīng)的第二柵介質(zhì)層部分和所述凹槽的底部所對(duì)應(yīng)的第三柵介質(zhì)層部分。
10.如權(quán)利要求1所述的平面型VDMOS晶體管，其特征在于，所述第一柵介質(zhì)層部分、第二柵介質(zhì)層部分和第三柵介質(zhì)層部分的柵介質(zhì)層的厚度相同。
11.一種制備如權(quán)利要求1所述的平面型VDMOS晶體管的方法，其特征在于，包括步驟: 提供在襯底上形成有外延層的結(jié)構(gòu)， 在所述外延層上構(gòu)圖形成一條或多條凹槽；以及 在至少包含所述凹槽的外延層上構(gòu)圖形成凹凸?fàn)顤沤橘|(zhì)層； 其中，所述凹槽基本平行于所述平面型VDMOS晶體管的溝道方向。
【文檔編號(hào)】H01L21/336GK103681843SQ201210345638
【公開日】2014年3月26日 申請(qǐng)日期:2012年9月18日 優(yōu)先權(quán)日:2012年9月18日
【發(fā)明者】唐紅祥, 張新, 彭強(qiáng) 申請(qǐng)人:無錫華潤(rùn)華晶微電子有限公司