功率mosfet電流傳感結(jié)構(gòu)和方法
【專利摘要】一種具有主-FET(MFET)和內(nèi)嵌的電流傳感-FET(SFET)的功率MOSFET。通過(guò)在MFET和SFET之間的緩沖空間中的隔離柵條(IGRs)將MFET柵條耦合至SFET柵條。在一個(gè)實(shí)施例中，n個(gè)IGRs(i＝1至n)將MFET(304)的第一部分的n+1個(gè)柵耦合至SFET的n個(gè)柵。該IGRs具有之字形中央部分，其中每一個(gè)SFET柵條通過(guò)該IGRs耦合至兩個(gè)MFET柵條。對(duì)除第一個(gè)和最后一個(gè)IGRs的外側(cè)之外的所有IGRs，之字形中央部分提供阻擋以阻止在SFET的源和MFET的源之間的寄生泄漏路徑。通過(guò)增加殘余泄漏路徑周圍的區(qū)域中的體摻雜可實(shí)現(xiàn)這樣的阻擋。該IGRs實(shí)質(zhì)上沒(méi)有源區(qū)。
【專利說(shuō)明】功率MOSFET電流傳感結(jié)構(gòu)和方法
【背景技術(shù)】
[0001]本發(fā)明通常涉及半導(dǎo)體器件和電路以及制造該半導(dǎo)體器件和電路的方法，更特別地涉及結(jié)合了電流傳感器的金屬-氧化物-半導(dǎo)體(MOS)場(chǎng)效應(yīng)晶體管(FETs)。
[0002]在現(xiàn)代電子學(xué)中，金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)廣泛地用作獨(dú)立器件和各種集成電路(IC)的一部分。特別地，需要應(yīng)用MOSFET來(lái)有意地控制大功率，例如，大電流。這種類型的MOSFET通常稱作“功率MOSFET”。眾所周知，在功率MOSFET之內(nèi)結(jié)合電流傳感器來(lái)提供對(duì)由功率MOSFET傳導(dǎo)的電流量的測(cè)量。在很多情況下，電流傳感器的輸出用于限制由功率MOSFET傳導(dǎo)的電流，以便保護(hù)功率MOSFET免于過(guò)電流情況的損壞。相比而言，小的MOSFET廣泛用作功率MOSFET的電流傳感器件。為了方便，這樣的器件稱為傳感FET或SFET。這種SFET也可以稱作“鏡像”器件。通常，SFET和功率MOSFET共用柵和漏端，但是有獨(dú)立的源端。以這種方式，流過(guò)SFET的源端的電流能提供對(duì)流過(guò)功率MOSFET的源端的電流的測(cè)量。為了方便，在這里功率MOSFET的主要部分(不算SFET)稱為“主FET”或 Μ--Τ。
[0003]SFET的一個(gè)重要參數(shù)被稱為電流傳感率(CSR)，即，當(dāng)經(jīng)受基本上相同的端電壓時(shí)，流過(guò)SFET電流傳感器的電流與流過(guò)MFET的電流之間的比值。通常，CSR具有與器件幾何尺寸相關(guān)的特性，例如，兩個(gè)器件的有源區(qū)的比值，在設(shè)計(jì)器件時(shí)定義該比值。然而，CRS不僅是受器件幾何尺寸的影響。例如，CSR可以根據(jù)主器件和傳感器件的溫度而變化。眾所周知，可通過(guò)在與功率MOSFET本身相同的管芯或芯片或其它襯底上設(shè)置SFET，以使它們熱耦合并趨于維持相似的溫度，從而可以減小CSR中的溫度變化。在MFET之內(nèi)而不是在其旁邊設(shè)置SFET可使熱耦合最`大化。然而，在那種情況下，SFET和MFET之間的電隔離是很困難的。在現(xiàn)有技術(shù)中，典型地通過(guò)在SFET和MFET之間設(shè)置各種摻雜區(qū)域或其它形式的隔離墻或它們的組合來(lái)獲得這種電隔離。然而，這可能明顯地增加了總的器件面積并因此增加其成本。因此，需要繼續(xù)發(fā)展改善了的結(jié)合了 MFET和SFET的功率MOSFET及其制造方法，其中減小或最小化專用于MFET和SFET之間電隔離的面積。
【專利附圖】

【附圖說(shuō)明】
[0004]下文中將結(jié)合如下附圖來(lái)描述本發(fā)明，其中相同的附圖標(biāo)記代表相同的元件，和其中:
[0005]圖1示出了結(jié)合了 MFET和SFET的傳統(tǒng)的功率MOSFET的簡(jiǎn)化平面視圖；
[0006]圖2示出了根據(jù)本發(fā)明一實(shí)施例的結(jié)合了 MFET和SFET的功率MOSFET的簡(jiǎn)化平面視圖；
[0007]圖3示出了根據(jù)本發(fā)明一實(shí)施例的、圖2的功率MOSFET的隔離部分的放大簡(jiǎn)化平面視圖并示出進(jìn)一步的細(xì)節(jié)，其中隔離部分位于部分MFET和SFET之間；
[0008]圖4示出了根據(jù)本發(fā)明一實(shí)施例的、圖3的功率MOSFET的隔離部分的一部分的進(jìn)一步放大圖，其提供了更進(jìn)一步的細(xì)節(jié)；
[0009]圖5-7示出了根據(jù)本發(fā)明又一實(shí)施例的穿過(guò)圖2-4的功率MOSFET的不同部分的簡(jiǎn)化的截面圖；
[0010]圖8示出了根據(jù)本發(fā)明另一實(shí)施例的圖2的結(jié)合了 SFET和部分MFET的功率MOSFET的隔離部分的放大簡(jiǎn)化平面圖；
[0011]圖9和10示出了根據(jù)本發(fā)明一實(shí)施例的結(jié)合了 MFET和SFET圖2_8的功率MOSFET的隔離部分的一部分的放大簡(jiǎn)化平面圖，并提供進(jìn)一步的細(xì)節(jié)；
[0012]圖11示出了根據(jù)本發(fā)明一實(shí)施例的結(jié)合了 MFET和SFET的圖2的功率MOSFET的隔離部分的放大簡(jiǎn)化平面圖；和
[0013]圖12-1和12-2以及圖13_1和13_2是用于制備根據(jù)本發(fā)明一實(shí)施例的、結(jié)合了MFET和SFET的圖2-11的功率MOSFET的方法的簡(jiǎn)化流程圖。
【具體實(shí)施方式】
[0014]下面的詳細(xì)說(shuō)明實(shí)際上僅僅是示例性的，并且無(wú)意于限制本發(fā)明或本發(fā)明的應(yīng)用和使用。而且，無(wú)意于使本發(fā)明受限于前述的【技術(shù)領(lǐng)域】、【背景技術(shù)】或下面詳細(xì)的說(shuō)明書(shū)中提出的所表達(dá)或暗示的任何理論。
[0015]盡管縮寫(xiě)“M0S”和“MOSFET”以及它們所代表的術(shù)語(yǔ)，字面上指具有金屬柵電極和氧化物柵絕緣層的FET，貫穿全文所使用的縮寫(xiě)MOS和MOSFET以及它們所代表的術(shù)語(yǔ)涉及包含位于柵絕緣層(無(wú)論是氧化物還是其它電介質(zhì))之上，轉(zhuǎn)而位于半導(dǎo)體襯底之上的導(dǎo)體柵(無(wú)論是否是金屬)的任意半導(dǎo)體器件。因此，本文中使用術(shù)語(yǔ)金屬-氧化物-半導(dǎo)體和縮寫(xiě)“M0S”和“M0SFET”，即使這些器件可能不只是使用金屬或氧化物而是使用不是金屬的導(dǎo)體材料和不是氧化物的絕緣材料。適合用在MOS和MOSFET中的導(dǎo)體材料的非限制示例是金屬、金屬合金、半-金屬、金屬-半導(dǎo)體合金或化合物、摻雜半導(dǎo)體、它們的組合。特別的，提及的“源金屬”、“上面的金屬”、“柵金屬”及類似物應(yīng)該廣義地解釋為包括上面討論的各種導(dǎo)體形式而不意欲僅僅限制為金屬化導(dǎo)體。適合用在MOS和MOSFET中的絕緣材料的非限制示例是氧化物、氮化物、氧氮混合物、有機(jī)絕緣材料及其它電介質(zhì)。
[0016]為了簡(jiǎn)單清楚地說(shuō)明，【專利附圖】

【附圖說(shuō)明】了通常的結(jié)構(gòu)方式，且可能省略對(duì)眾所周知的特征和技術(shù)的描述和細(xì)節(jié)，以避免不必要地模糊本發(fā)明。另外，附圖中的元件不需要按比例繪制。例如，可能相對(duì)于其它元件或區(qū)域而放大了附圖中的一些元件或區(qū)域的尺寸，以幫助提高對(duì)本發(fā)明的實(shí)施例的理解。
[0017]在說(shuō)明書(shū)和權(quán)利要求書(shū)中的術(shù)語(yǔ)“第一”、“第二”、“第三”、“第四”以及類似的，如果有的話，可用于類似的元件或步驟之間的區(qū)分而不必然用于描述一個(gè)特定序列或先后順序。需要理解，如此/使用的術(shù)語(yǔ)在適當(dāng)?shù)那闆r下是可以互換的，以使本文所描述的發(fā)明中的實(shí)施例，例如，能夠按照除了本文說(shuō)明的或其它方式描述的那些順次而工作或排列。此夕卜，術(shù)語(yǔ)“包含”、“包括”、“具有”以及它們的各種變化，意指覆蓋了非排除的包括，以使包括一系列元件或步驟的工藝、方法、產(chǎn)品或設(shè)備不必限制為那些元件或步驟，而是可以包括沒(méi)有明確列出或固有屬于這些工藝、方法、產(chǎn)品或設(shè)備的其它元件或步驟。這里所使用的術(shù)語(yǔ)“耦合”定義為直接或間接以電性或非電性方式的連接。如文中所使用的，術(shù)語(yǔ)“實(shí)質(zhì)上的”和“實(shí)質(zhì)上地”意味著在實(shí)踐方式中足以完成所聲稱的目的，而且那些次要的缺陷，如果有的話，對(duì)所聲稱的目的沒(méi)有明顯的影響。
[0018]如文中所使用的，術(shù)語(yǔ)“半導(dǎo)體”和縮寫(xiě)“SC”意指包括任何串導(dǎo)體不論單晶、多晶還是非晶，并且包括IV族半導(dǎo)體、非IV族半導(dǎo)體、化合物半導(dǎo)體以及有機(jī)和無(wú)機(jī)半導(dǎo)體。進(jìn)一步地，術(shù)語(yǔ)“襯底” “半導(dǎo)體襯底”和“SC襯底”意指包括單晶結(jié)構(gòu)、多晶結(jié)構(gòu)、非晶結(jié)構(gòu)、薄膜結(jié)構(gòu)和層疊結(jié)構(gòu)。
[0019]為了說(shuō)明的方便和不受局限，本文用硅半導(dǎo)體來(lái)描述半導(dǎo)體器件及其制備方法，但是本領(lǐng)域技術(shù)人員將會(huì)理解也可以使用其它半導(dǎo)體材料。此外，各種器件類型和/或摻雜SC區(qū)域可標(biāo)記為N型或P型，但這只是為了說(shuō)明的方便而不意欲限制，并且這樣的標(biāo)記可用“第一導(dǎo)電類型”或“第二、相反導(dǎo)電類型”的更通用的描述來(lái)代替，其中第一導(dǎo)電類型既可是N型也可是P型，而且第二導(dǎo)電類型也可是P型或N型。本發(fā)明的各個(gè)實(shí)施例將以N溝道MOSFET來(lái)進(jìn)行說(shuō)明，但是再次強(qiáng)調(diào)，這只是為了說(shuō)明的方便而不意欲限制。本領(lǐng)域技術(shù)人員將會(huì)理解可以通過(guò)在各種區(qū)域中適當(dāng)?shù)鼗Q導(dǎo)電類型來(lái)提供P溝道MOSFET和包含任意一個(gè)或兩者都是N溝道和P溝道的組合的其它半導(dǎo)體器件和電路。
[0020]圖1示出了根據(jù)現(xiàn)有技術(shù)的、在公共襯底101上結(jié)合了 MFET 102和內(nèi)嵌的SFET104的功率MOSFET 100的簡(jiǎn)化平面視圖。柵接觸墊120耦合至外圍柵金屬111，用于將柵信號(hào)分配至器件100內(nèi)的各共用柵區(qū)。在MFET 102的源金屬106和外圍柵金屬111之間提供間隙115。SFET 104具有SFET源金屬108。MFET 102的源區(qū)通常位于其對(duì)應(yīng)的源金屬106之下，而SFET 104的源區(qū)通常位于其對(duì)應(yīng)的源金屬108之下。在平面視圖中，SFET104和其下的源區(qū)位于MFET 102的源金屬106和下面的源區(qū)之內(nèi)的大致中心，以便于它們具有相似的溫度。共用柵金屬110位于金屬-至-金屬間隙112和114之間的MOSFET 100表面上。下面的共用柵金屬110是包括摻雜的體環(huán)和溝槽環(huán)的組合的隔離區(qū)域122。電隔離區(qū)122和金屬-至-金屬間隙112和114的組合97使得MFET102的源金屬106 (和其下的源區(qū))與SFET104的源金屬108(和其下的源區(qū))電隔離。功率MOSFET 100的柵可以沿垂直于截面BB的方向延伸，且通常具有多個(gè)電介質(zhì)襯里襯里的、填充有導(dǎo)體的溝槽的形式。源區(qū)位于這種電介質(zhì)襯里的溝槽的旁邊。這是本領(lǐng)域公知的。圖1的現(xiàn)有結(jié)構(gòu)的功率M0SFET100的困難和大體上與其類似的結(jié)構(gòu)的困難在于，位于金屬-至-金屬間隙112和114之間的隔離區(qū)122和其它元件占據(jù)了功率MOSFET 100相當(dāng)大的面積。眾所周知，現(xiàn)有技術(shù)中，半導(dǎo)體器件，尤其是功率MOSFET的成本隨著總的器件面積的增加而增加。因此，非常期望減小分離和隔離MFET與內(nèi)嵌SFET所需的面積。
[0021]圖2示出了根據(jù)本發(fā)明的、結(jié)合了 MFET302和內(nèi)嵌SFET304、30f、304"的、在共用襯底301上的功率M0SFET300的簡(jiǎn)化平面視圖。為了方便說(shuō)明，通常將M0SFET300的總體布圖與圖1的MOSFET 100的總體布圖類似地示出，但是在圖3-4和8_11中更詳細(xì)地示出了不同的MFET302到SFET304、304'、304"的隔離結(jié)構(gòu)或間隙51、51'、51"。然而，其它普通的平面布圖也可用于結(jié)合有圖3-11中所描述的隔離結(jié)構(gòu)或間隙的功率M0SFET300。
[0022]MFET 302具有源金屬306和相關(guān)的源區(qū)(作為示例的方式假?zèng)]而不局限于位于源金屬306之下)。SFET 304、304'、304"具有源金屬308和相關(guān)的源區(qū)(作為示例的方式假設(shè)而不局限于位于源金屬308之下)。而詞語(yǔ)“金屬”用于導(dǎo)體306和308，如上所述，術(shù)語(yǔ)“金屬”意欲包括任何形式的導(dǎo)體而不只局限于金屬性元素。
[0023]本領(lǐng)域技術(shù)人員將會(huì)理解源金屬306、308或耦合到源金屬306、308接合墊的某些部位可能不位于它們各自的源區(qū)上， 以最小化來(lái)自外部連接至源金屬造成的源區(qū)接合損傷。為了方便說(shuō)明，在這里，不考慮源接合墊的位置或沒(méi)有具體標(biāo)出的面積，而假設(shè)MFET的源區(qū)位于MFET金屬306之下且SFET的源區(qū)位于SFET金屬108之下。進(jìn)一步地，為了避免混淆附圖和可能導(dǎo)致本發(fā)明不清楚，在圖2中沒(méi)有示出各自的源區(qū)，而是在圖3-9和其它地方的截面圖中示出。
[0024]柵接觸墊320可耦合至外圍柵金屬311，其可用于將共用柵信號(hào)分配至MFET 302和SFET 304,304;、304"之內(nèi)的各個(gè)柵區(qū)，但也可使用其它的柵信號(hào)分配安排?？梢栽贛FET 302的源金屬306和外圍柵金屬311之間提供間隙315，但如果用其它布置來(lái)分配共用柵信號(hào)，那么這就不是必須的。在平面圖中，SFET 304、304'、304"以及其相關(guān)的源區(qū)近似位于MFET 302的源金屬306和其相關(guān)的源區(qū)內(nèi)的中央。在優(yōu)選實(shí)施例中，功率M0SFET300的柵極通常與截面CC垂直延伸，且通常具有在多個(gè)電介質(zhì)襯里的填充有導(dǎo)體的溝槽的形式，如圖3-9中以及其它地方所描述的示例。MFET 302和SFET 304、304'、304"的源區(qū)位于這些電介質(zhì)襯里的溝槽的旁邊。具有寬度52的緩沖區(qū)或間隙51、51-、51"位于MFET源金屬306 (以及其相關(guān)的源區(qū))和SFET源金屬308 (以及其相關(guān)的源區(qū))之間。希望柵金屬310位于間隙51、5廣、51"上面，該間隙包括圖3-11的隔離柵條(runner)40-1、4(V _i和40" -1。在MFET 302的源金屬306和位于緩沖區(qū)或間隙51、51-、51"之上的共用柵導(dǎo)體310之間提供間隙312，以及在共用柵導(dǎo)體310和SFET304、304'、304"的源金屬308之間提供間隙314。SFET304、304'、304"在本發(fā)明多個(gè)實(shí)施例中予以說(shuō)明。結(jié)合圖3_11更詳細(xì)地示出了，在緩沖區(qū)或間隙51、51'、51"之內(nèi)提供了 MFET 302和SFET 304、304'、304"之間的電隔離。
[0025]圖3示出了根據(jù)本發(fā)明另一實(shí)施例的，結(jié)合了 MFET302和SFET304的一部分的圖2的功率M0SFET300的部分53以及具有寬度52的緩沖區(qū)或間隙51的放大簡(jiǎn)化平面視圖。圖4示出了根據(jù)本發(fā)明的更進(jìn)一步的實(shí)施例的，提供進(jìn)一步細(xì)節(jié)的圖3的功率M0SFET300的部分53的一部分54的進(jìn)一步的放大視圖。圖5-7示出了穿過(guò)圖2-3的功率M0SFET300的不同子部分55、56、57的簡(jiǎn)化截面圖；在圖3中用數(shù)字5、6和7標(biāo)示位置。在圖5中示出了子部分55，在圖6中示出了子部分56以及在圖7中示出了子部分57。
[0026]現(xiàn)在參考圖3-10， MFET 302實(shí)質(zhì)上位于周界70之外，且SFET 304、304'實(shí)質(zhì)上位于更小的周界72之內(nèi)。圖3中的周界70和72之間設(shè)置具有部分51-1(如，左邊和右邊的部分)和51-2(如，頂部和底部的部分)的緩沖區(qū)或間隙51。位于圖3-10的不同部分中的柵條20-1、30-1和40-1包括填充導(dǎo)體的電介質(zhì)襯里的溝槽230、330、430 (如，參見(jiàn)圖5-11)，并且對(duì)于柵條20-1、30-1來(lái)說(shuō)包括鄰近溝槽230、330的電介質(zhì)襯里23、33的相關(guān)源區(qū)22、32。柵條40-1、40' _i實(shí)質(zhì)上沒(méi)有源區(qū)。柵條20-1、40_1、40' _i分別包括左邊部分 ZO-1UO-1UO' -1l 和右邊部分 204230-12,40' _i2。柵條 20_1、30_i 和 40_i的截面圖分別如圖5-7所示。圖5-7中示出的溝槽230、330、430中的電介質(zhì)襯里23、33、43 (如，柵絕緣體)在圖3-4和8-11中被省略，以避免混淆附圖。符號(hào)(prime) )加入到與圖8的MOSFET和SFET實(shí)施例300'、304'相關(guān)的柵條中，且雙符號(hào)(")加入到與圖11的MOSFET和SFET實(shí)施例300"、304"相關(guān)的柵條中。本領(lǐng)域技術(shù)人員將會(huì)理解，不同的附圖中的一些特征可應(yīng)用到本發(fā)明的多個(gè)實(shí)施例中。
[0027]柵條20-1大體上在MFET 302中位于周界70之外且其截面如圖5所示。柵條30_i大體上在SFET 304中位于周界72內(nèi)且其截面如圖6所示。柵條40_i位于緩沖區(qū)或間隙51中且其截面如圖7所示。為了簡(jiǎn)化，所有柵條20-1、30-1和40-1以具有大體上相同的橫向尺寸的方式示出，但這不是必須的。柵條20-1具有被電介質(zhì)襯里23橫向包圍且與源區(qū)22相關(guān)的導(dǎo)電柵核21。柵條30-1具有被電介質(zhì)襯里33橫向包圍且與源區(qū)32相關(guān)的導(dǎo)電柵核31。柵條40-1具有被電介質(zhì)襯里43橫向包圍的導(dǎo)電柵核41但是大體上沒(méi)有源區(qū)。
[0028]參考圖3-7，并且尤其參考圖5-7，柵條20-1的源區(qū)22 (如，N+)橫向位于(如，P型)MOSFET體區(qū)27中、鄰近襯底301上表面312的電介質(zhì)襯里23之外，且通常可以位于MFET 302的源金屬306之下。柵條30_i的源區(qū)32(如，N+)橫向位于(如，P型)M0SFET體區(qū)37中、鄰近襯底301表面的電介質(zhì)襯里33之外，通常位于SFET 304的源金屬308之下。沒(méi)有源區(qū)提供給柵條40-1。通常在導(dǎo)電柵核21、31的兩側(cè)上提供源區(qū)22、32，并且通過(guò)柵電介質(zhì)23、33與柵核21、31隔離，但是在其它實(shí)施例中，柵核21、31的一些或全部可能只有一個(gè)相鄰的源區(qū)22、32且通過(guò)電介質(zhì)襯里23、33與其隔離。大體上沒(méi)有源區(qū)提供給柵條 40-1ο
[0029]再次參考圖5-7，鄰近襯底表面312提供絕緣區(qū)25、35以允許隔離至導(dǎo)電柵核21、31和(如，N+)源22、32的電接觸，并且還可選擇性隔離至(如，P型)體區(qū)27、37的電接觸。導(dǎo)電柵連接24、34可被提供至柵核21、31，但這對(duì)于每一個(gè)柵條20-1、30-1不是必須的，因?yàn)闁藕?1、31它們自身是導(dǎo)電的，并且在沒(méi)有處處都有在上面的導(dǎo)電柵連接24、34時(shí)(盡管不排除這種情況)其能耦合至柵墊320。柵連接24、34與導(dǎo)電柵核21、31形成歐姆接觸。當(dāng)存在柵連接24、34時(shí)，在柵連接24、34之上提供絕緣體26、36。當(dāng)在例如一些柵條20-1、30-1中省略柵連接24、34時(shí)，那么絕緣體25、35可在導(dǎo)電柵核21、31上延伸。上述任意一種布置都是有用的。在絕緣體26 (如果使用)和一些或全部絕緣體25上面且與導(dǎo)電柵核21電性隔離的是MFET 302的源金屬306。源金屬306接觸源22 (且在許多應(yīng)用中還接觸體區(qū)27)且大體上并聯(lián)耦合MFET 302的一些或全部源區(qū)22。在絕緣體36 (如果使用)和一些或全部絕緣體35上面且與柵核31電性隔離的是SFET 304的源金屬308。源金屬308接觸源32 (且在許多應(yīng)用中還接觸體區(qū)37)且大體上并聯(lián)耦合SFET 304的一些或全部源區(qū)。圖6的部件31、32、33、34、35、36和37類似于圖5的部件21、22、23、24、25、26和27，而且為了方便，可能具有相似的截面和組成并且可能同時(shí)形成，但這并不是必須的。
[0030]參考圖3-10，柵條40-1位于SFET304和MFET302之間的、大體上在周界70和72之間的緩沖區(qū)或間隙51之內(nèi)。圖7示出了柵條40-1的截面。為了方便說(shuō)明且不意欲限制，假設(shè)所有的柵條40-1具有大體上相同的橫向尺寸，但這并不是必須的。柵條40-1具有被電介質(zhì)襯里43橫向包圍的導(dǎo)電柵核41，其延伸至襯底301的上表面312。當(dāng)使用柵連接44時(shí)提供絕緣區(qū)45，但當(dāng)柵連接44不重疊接觸體區(qū)47時(shí)，不用必須提供絕緣區(qū)45。導(dǎo)電柵連接44可提供至柵核41，但是對(duì)于柵條40-1來(lái)說(shuō)這不是必須的，因?yàn)闁藕?1自身是導(dǎo)電的且可在沒(méi)有導(dǎo)電柵連接44時(shí)耦合至柵墊320。柵連接44與導(dǎo)電柵核41形成歐姆接觸，并且當(dāng)存在柵連接44時(shí)，在柵連接44之上提供絕緣體46。當(dāng)在一些柵條40-1中省略柵連接44時(shí)，則絕緣體45可在導(dǎo)電柵核41之上延伸。任何一種布置都是有用的。由于柵條40-1大體上沒(méi)有源區(qū)，因此源金屬不會(huì)在緩沖區(qū)或間隙51中在柵條40-1之上延伸。然而，如圖7所示，可在柵條40-1的絕緣層45、和/或46之上提供共用導(dǎo)體310。共用導(dǎo)體310通常電耦合至柵墊320，但這不是必須的。圖6中的部件41、43、44、45、46和47類似于圖5中的部件21、23、24、25、26和27，而且為了方便，可以具有類似的截面和組成，且可同時(shí)形成和/或具有不同的平面形狀，但那不是必須的。例如，體區(qū)27、37、47可以都是同時(shí)形成的，如，作為共用外延區(qū)或共用襯底301的一部分，并因此具有大體上相同的摻雜。圖8的柵條40' -1實(shí)施與圖3-4中的柵條40-1大體上相同的功能，且方便起見(jiàn)具有與圖7所示的大體上相似的截面。
[0031 ] 圖3-4和9示出了用于柵條40-1的叉骨或類似Y型平面結(jié)構(gòu)圖，并且圖8和10示出了用于柵條40' _i的錯(cuò)開(kāi)的類似T型平面結(jié)構(gòu)圖。換句話說(shuō)，圖3-4的柵條40-1具有鋸齒形的平面視圖，其中鋸齒的峰和谷連接至柵核21或31的一個(gè)或另一個(gè)。圖8-9中示出了其等效布置，其中柵條40' _i具有錯(cuò)開(kāi)的類似T型平面視圖，其中峰和谷的平頂部耦合至至柵核21或31的一個(gè)或另一個(gè)。除了柵條40-1、40' -1和40-n、40' -η(其中η=柵條40-1的總數(shù)),MFET302的兩個(gè)相鄰的柵導(dǎo)體20-1和20_(i+l)耦合至SFET 304、304'的一個(gè)柵導(dǎo)體30-1，反之亦然。為了方便描述，圖3-4和8-10中說(shuō)明的柵條40-1、40' _i的平面形狀稱之為具有之字形平面結(jié)構(gòu)。這將結(jié)合圖9-10及其它地方進(jìn)行更加詳細(xì)的討論。
[0032]現(xiàn)在參考圖3和4示出的M0SFET300的區(qū)域53，以及圖8的MOSFET 300'的區(qū)域53'，以示例的方式但不局限于此，例如，在MFET 302中標(biāo)出了各種柵條20-1、20-2、20-3，在SFET304中標(biāo)出了各種柵條30-1、30-2。將會(huì)注意到，相鄰的柵條，例如圖4的MFET302的柵條20-1和20-2，在緩沖區(qū)或間隙51、51'中通過(guò)例如柵條40_1和40 ' -1耦合至SFET304的柵條30-1。類似地，相鄰的柵條20_2、20_3連接至柵條30_2。圖3_4和8_10的MFET302和SFET 304中所有的柵條20_i和30_i都通過(guò)柵條40_i和4(V _i耦合而以上述相同的方式布置。換而言之，相鄰的MFET柵條20-1、20-(i+1)耦合至SFET柵條30_i。這起到將所有的柵條20-1連在一起和連到同樣地連在一起的所有柵條30-1的作用。在圖3-4和9的區(qū)域53中以及圖8和10的區(qū)域53'中使用相同的布置。在圖3_4和9中通過(guò)緩沖區(qū)或間隙51-1中的柵條40-1以及在圖8和10中通過(guò)緩沖區(qū)或間隙51' _i中的柵條40' _i來(lái)提供這樣的耦合。
[0033]圖9和10示出了根據(jù)本發(fā)明又一實(shí)施例的圖2的結(jié)合了 SFET 304、304'的功率M0SFET300、300'的間隙或緩沖區(qū)51、51'中的隔離柵條40-140' _i的放大的簡(jiǎn)化平面圖88、89。圖9-10中隔離柵條40-140' _i的中央部分90、94用陰影標(biāo)出使其可視性更高。具有圖3-4和9的叉骨或類似Y型結(jié)構(gòu)，叉骨或Y的臂之間的角度44在約50-150度之間是有用的，優(yōu)選地為90-130度。圖8和10的隔離柵條40' _i的布置被稱為具有錯(cuò)開(kāi)的類似T型的結(jié)構(gòu)，但是將會(huì)理解這樣的連接也可能被認(rèn)為從電學(xué)角度等效為Y連接，其中圖8和10中的Y的每個(gè)臂具有L型結(jié)構(gòu)。圖3-4和8-10的任何一種布置都是有用的。然而，在其它實(shí)施例中，可能使用其它結(jié)構(gòu)的隔離柵條40-1、40' -1，正如為了示例且不意欲限制的，隔離柵條40-1的中央部分90具有Y型臂或圖10的隔離柵條40' -1的中央部分94具有直線或錯(cuò)開(kāi)的類似T型的布置，其中這些臂可能彎曲而不是直線或L型。如圖3-4和8-10所示，希望所有柵條20-1連在一起，希望所有柵條30-1連在一起且兩組柵條通過(guò)隔離柵條40-1、40' -1相耦合。
[0034]描述通過(guò)MFET柵條20-1和SFET柵條30_i之間的隔離柵條40_i耦合的另一方式是注意到與圖3-4和9的布置相聯(lián)系，圖9的隔離柵條40-1的鋸齒或之字形中心或交叉耦合區(qū)90具有在之字中心或交叉耦合區(qū)90的一側(cè)上接觸MFET柵條20-1的連接91 (下文稱為“轉(zhuǎn)折”)(zigs)，和在圖9的之字中心或交叉耦合區(qū)90的相反一側(cè)上接觸SFET柵條(30-1)的連接92(下文稱為“彎折”)(zags)，且所有的轉(zhuǎn)折(zigs) 91耦合至所有的彎折(zags)92 ;因此術(shù)語(yǔ)“交叉耦合”用于描述中心區(qū)域90的功能。類似地，通過(guò)MFET柵條20_i和SFET柵條30-1之間的隔離柵條40' -1的耦合與圖8和10中的布置相聯(lián)系，圖10的隔離柵條4(V -1的錯(cuò)開(kāi)的類似T型或之字中心或交叉耦合區(qū)94具有在錯(cuò)開(kāi)的T型或之字中心區(qū)94的一側(cè)上接觸MFET柵條20-1的連接95 (下文稱為“轉(zhuǎn)折”)(zigs)，和在圖10的錯(cuò)開(kāi)的類似T型或之字中心區(qū)94的相反的一側(cè)上接觸SFET的柵條30-1的連接96 (下文稱為“彎折”)(zags)，且所有的轉(zhuǎn)折(zigs) 95耦合至所有的彎折(zags)96，由此提供交叉耦合。結(jié)合中心交叉耦合區(qū)90、94來(lái)使用術(shù)語(yǔ)“轉(zhuǎn)折”(zig)、“彎折”(zag)、“之字”(zigzag)和“之字的”(zigzaged)，因?yàn)樗鼈冎复嗤倪B接點(diǎn)和電學(xué)耦合而不考慮中心交叉耦合區(qū)90、94的準(zhǔn)確形狀。
[0035]已經(jīng)發(fā)現(xiàn)隔離柵條40_1、40' -1的這種三端結(jié)構(gòu)實(shí)質(zhì)性地減小了 MFET302的源區(qū)22和SFET304的源區(qū)32之間的寄生泄露。在現(xiàn)有技術(shù)中，通常無(wú)源的柵條直接通過(guò)MFET柵條20-1到SFET柵條30-1。對(duì)于這種結(jié)構(gòu)，MFET302和SFET 304之間的泄露會(huì)上升。如果鄰近這種現(xiàn)有技術(shù)的連接?xùn)艞l的(如，P型)體區(qū)的一部分變?yōu)橄喾吹?如，變?yōu)镹型)，這將會(huì)提供MFET 302的柵條20-1的(如，N+型)源區(qū)22和SFET 304的柵條30_i的(如，N+型)源區(qū)32之間的實(shí)質(zhì)性的歐姆傳導(dǎo)路徑。如果這樣，在工作期間，SFET 304的CSR可能發(fā)生改變，例如，由于這種寄生效應(yīng)的變化，使得MFET302和SFET304的源電壓發(fā)生變化，和/或器件老化。SFET 304也可有更高的溫度敏感度。這種特性是不希望發(fā)生的。
[0036]現(xiàn)在參考圖3-4和8并且尤其參考圖9-10，圖3_4和9中的緩沖區(qū)或間隙51_1、51-2和圖8和10中的緩沖區(qū)或間隙51' _1、51' _2中的隔離柵條40-140' _i的之字形結(jié)構(gòu)極大地減小或大體上消除了這種寄生特性。對(duì)于除了第一個(gè)柵條20-1、30-1和最后一個(gè)柵條20-(n+l)、30-n(其中η是SFET中隔離柵條的總數(shù))的所有的柵條20_1、30_i (i = I至n)，寄生泄露路徑60-1、60' -1 (其中i古l、i古η)被在柵條20_i和30_i之間的構(gòu)造為之字形連接的隔離柵條40-1、40' -1(i Φ l、i Φ n)的電介質(zhì)襯里的溝槽的插入臂所阻擋。除了第一個(gè)和最后一個(gè)柵條(i = l、i =η)，圖9-10中的隔離柵條40-1、40' _i的之字形中心部分90、94用作隔離壁，防止局部(如，P型)體區(qū)47、47'寄生倒置(parasiticinversion),在那里,這樣的之字形隔離柵條插入源區(qū)22和32之間。按照?qǐng)D3_4和8_10的布置，在除了第一個(gè)和最后一個(gè)隔離柵條40-l、40-n和4(V -1AO1 _n的外部或外側(cè)腳之外的所有都會(huì)發(fā)生上述情況。對(duì)于隔離柵條40-1、隔離柵條40' _i的這種幾何布置分別更清楚地示出在圖9和圖10中。因?yàn)橥ǔＯＭ鸐FET 302的柵條20_i連接至SFET 304的柵條30-1，在圖3-10中所描述的結(jié)構(gòu)能都完成任務(wù)。S卩，對(duì)于柵條40-1、40' _i的上述的之字形布置將MFET 302的第一部分的柵條20-1 I耦合至SFET 304的柵條30_i，并因此耦合至MFET 302的第二部分的柵條20-12，而同時(shí)在柵條40-1、40' _i(i關(guān)1、i關(guān)η)中提供內(nèi)在(inherent)的隔離壁以減小或大體上消除在MFET 302的柵條20_i的源區(qū)22和SFET 304的柵條30-1的源區(qū)32之間的大量寄生導(dǎo)通。這是非常希望的。
[0037]如圖4、8和9-10所示，第一個(gè)柵條20-1、30-1和最后一個(gè)柵條20- (η+1)、30_η (其中n = SFET304中柵條的總數(shù))是不對(duì)稱的。第一個(gè)柵條20_1、30_1的下側(cè)和最后一個(gè)柵條20-(η+1)、30-η的上側(cè)，在柵條20-1、30-1的外側(cè)源之間以及20-(η+1)、30_η的外側(cè)源之間沒(méi)有阻擋分支或臂。因此，保留了可能的泄露路徑60-1、60' -1和60-η、60' -η。然而，潛在的不利的源-到-源泄漏(source-to-source leakage)效應(yīng)以正比于SFET 304中使用的柵條的數(shù)量η而被減小。例如，如果在SFET304中有η個(gè)柵條直接耦合至MFET302中的η個(gè)柵條而沒(méi)有本文描述的之字形布置，則可能存在2η條源-到-源泄漏路徑。按照?qǐng)D3-4和8-10中所說(shuō)明的布置，其中在SFET304中的η條柵條30-1至30_η耦合至MFET302中的η+1條柵條20-1至20-(η+1)，則只有兩條潛在的源-到-源泄漏路徑。除了第一個(gè)和最后一個(gè)的一側(cè)的所有耦合的柵條40-1 (i = I和η)都被之字形結(jié)構(gòu)的臂所阻擋，無(wú)論是圖3_4和9中的有角度的還是圖8和10中的直線的都是如此。因此，按照?qǐng)D2_10的布置而造成的泄露路徑的減少大體上直接由比值2/2η = I/η給出。因此通常在SFET 304中的單個(gè)柵條30-1(i = I至η)具有很大的數(shù)值η，這種減小可以是非常顯著的。例如，且不意欲限制，在圖3和8-10示出的SFET 304中η = 4的柵條，與現(xiàn)有技術(shù)的直接布置相比，泄露減小到其值的25%。如果η = 10，減小量為90%且減小量正比于SFET 304中所使用的柵條的數(shù)量而繼續(xù)增加。這種源自幾何結(jié)構(gòu)的改善可以是非常顯著的。
[0038]發(fā)現(xiàn)即使上面討論的受限的剩余泄露路徑60-l、60_n和60' _1、6(V _n也可通過(guò)增加對(duì)圖3-4和9中的區(qū)域80-l、80-n(共同的80)以及圖8和10中的80' -1、80' _n(共同的80')的摻雜來(lái)極大地減小或大體上消除，其中區(qū)域80-l、80-n以及80' -1、80' -η圍繞體區(qū)47中鄰近外側(cè)柵條40-l、40-n和4(V -1和4(V _n的泄露路徑60-1.60-1^0 60' -1、6(V -η。增加外側(cè)體區(qū)47可能的泄露路徑60_1、60_η和60' -1、60' -η中的摻雜具有增加顯見(jiàn)的閾值電壓的效果，該閾值電壓用于通過(guò)泄露路徑60-1、60-η和60' -U60' _η的顯著導(dǎo)通的出現(xiàn)。即使顯見(jiàn)的閾值電壓上很小的增加就能提供沿路徑60-1、60-η和60' _1、60' _η的漏電流的顯著減小。例如且不意欲限制，對(duì)于范圍約為2Ε18到5Ε18每立方厘米(如，P型)的體區(qū)47的摻雜，通過(guò)大約20至50倍地局部地增加區(qū)域80、80'的(如，P型)摻雜，就能提高寄生閾值電壓約15伏，導(dǎo)致沿可能的泄漏路徑60-1、60-η和60' -1,60' -η的漏電流減小約100倍。這是希望的。
[0039]圖11示出了根據(jù)本發(fā)明又一實(shí)施例的結(jié)合了 SFET 304"的圖2的功率MOSFET300的部分53"的放大簡(jiǎn)化平面圖。柵 條20-1和30-1具有與已經(jīng)描述的結(jié)構(gòu)大體上相同的結(jié)構(gòu)。圖11的結(jié)構(gòu)53"與圖3-4和8-10的結(jié)構(gòu)53和53'的不同之處在于，隔離柵條40" _i是直通的且不提供與圖3-4和8-10的之字形柵條40-1、40' _i相關(guān)的耦合和阻擋效果。在圖11中，柵條20-1、30-1和40" _i全都是直通的路徑。柵條20-1、30-1具有如圖5-6所示的包括源區(qū)22、32的截面，而柵條40" _i具有如圖7所示的大體上沒(méi)有源區(qū)的截面。另一方面，各種被標(biāo)記出的區(qū)域或部件的布置和特征大體上與已經(jīng)描述的類似，且具有與圖2-10相同的附圖標(biāo)記，并且這些信息作為參考并入本文。正如已經(jīng)討論過(guò)的，η條柵條具有直通布置，將有2η條可能的泄漏路徑。通過(guò)提高如圖11所示的位于間隙區(qū)51" -1中且還可選地在間隙區(qū)51" -2中的部分體區(qū)47的摻雜水平，可以降低源-至-源的泄漏。通常，在間隙51" -1內(nèi)的區(qū)域57中提供增強(qiáng)(如，P型)的摻雜。在其它的實(shí)施例中，這樣增強(qiáng)的摻雜也可延伸在間隙51" -2之上。任何一種布置都是有用的。例如且不意欲限制，對(duì)于(如，P型)體區(qū)47的摻雜范圍約為2Ε18到5Ε18每立方厘米，可局部地增加位于間隙51" -1和可選地也包括間隙51" -2中的區(qū)域57的(如，P型)摻雜約\20到50倍，能提高寄生閾值電壓約15伏，導(dǎo)致流過(guò)圖11中存在的2η條可能泄漏路徑的泄露電流減小約100倍。這是希望的。[0040]圖12-1和12-2是根據(jù)本發(fā)明的又一進(jìn)一步的實(shí)施例的、制備圖2_10的結(jié)合了MFET 302和SFET 304,304/的功率MOSFET 300,300/的方法800的簡(jiǎn)化方框流程圖。方法800始于開(kāi)始801和初始化步驟802，其中提供具有上表面(312)和下表面(315)的襯底(301)(如，參見(jiàn)圖5-7)，其中包含功率MOSFET (300、300')的體區(qū)(27、37、47)。在步驟803中，在襯底(301)的上表面(312)中形成延伸進(jìn)入體區(qū)(27、37、47)的多個(gè)柵溝槽(230、330、430)，并且具有用于主場(chǎng)效應(yīng)晶體管(MFET) (302)的第一組(230)，和用于SFET(304)的第二組(330)以及具有交叉耦合的子溝槽(90、94)的第三組(430)，其中第三組(430)耦合溝槽的第一組(230)和第二組(330)。在步驟804中，在柵溝槽(230、330、430)中提供電介質(zhì)襯里(23,33,43) ο在步驟805中，用柵導(dǎo)體(21、31、41)填充多個(gè)柵溝槽(230,330,430)。在步驟806中，提供鄰近第一組(230)的第一源(22)和鄰近第二組(330)的第二源(32)，但大體上沒(méi)有鄰近第三組(430)的源。在步驟807中，在上表面(312)上方提供耦合至第一源(22)的第一源金屬(306)和與第一源金屬(306)分隔開(kāi)且耦合至第二源(32)的第二源金屬(308)。在步驟808中，提供鄰近下表面(315)的漏區(qū)(313)。在步驟809中，提供耦合至柵導(dǎo)體(21、31、41)的柵接觸(320)和耦合至漏區(qū)(313)的漏接觸(314)。然后方法800進(jìn)行到810結(jié)束。前述方法可以除了所列順序的其它順序執(zhí)行，且前述步驟的順序和參考標(biāo)記的序列不意欲要求遵循這個(gè)特定的順序。在進(jìn)一步的實(shí)施例中，區(qū)域80-1和80-n(參見(jiàn)圖9)和區(qū)域8(V -1和8(V _n(參見(jiàn)圖9_10)可具有超過(guò)體區(qū)(27、37、47)的背景摻雜約20倍或更高的局部增強(qiáng)摻雜。
[0041]圖13-1和13-2是根據(jù)本發(fā)明另一實(shí)施例的制備圖11的結(jié)合了 MFET302和SFET304"的功率MOSFET 300"的方法900的簡(jiǎn)化方框流程圖。方法900始于開(kāi)始901和初始化步驟902，其中提供具有上表面(312)和下表面(315)的襯底(301)，在其中包含功率MOSFET(300 ;/ )的體區(qū)(27、37、47)。在步驟903中，在襯底(301)的上表面(312)中形成延伸進(jìn)入體區(qū)(27、37、47)的多個(gè)柵溝槽(230、330、430)，并且具有用于主場(chǎng)效應(yīng)晶體管(MFET) (302)的第一組(230)，用于SFET (304〃 )的第二組(330)和耦合溝槽的第一組(230)和第二組(330)的第三組(430)。在步驟904中，在柵溝槽(230、330、430)中提供電介質(zhì)襯里(23,33,43) ο在步驟905中，用柵導(dǎo)體(21、31、41)填充多個(gè)柵溝槽(230,330,430)。在步驟906中，提供鄰近第一組(230)的第一源(22)和鄰近第二組(330)的第二源
(32)，但鄰近第三組(430)大體上沒(méi)有源。在步驟907中，鄰近第三組(40〃 i)的電介質(zhì)襯里(43)的體區(qū)(27、37、47)的部分(57)中的摻雜被局部增強(qiáng)，超過(guò)體區(qū)(27、37、47)的背景摻雜約20倍或更高。在步驟908中，在上表面(312)上方提供耦合至第一源(22)的第一源金屬(306)和與第一源金屬(306)分隔開(kāi)且耦合至第二源(32)的第二源金屬(308)。在步驟909中，提供鄰近下表面(315)的漏區(qū)(313)。在步驟910中，提供耦合至柵導(dǎo)體(21、31、41)的柵墊(320)和耦合至漏區(qū)(313)的漏接觸(314)。然后方法900進(jìn)行到911結(jié)束。前述方法可以除了所列順序的其它順序執(zhí)行，且前述步驟的順序和參考標(biāo)記的序列不意欲要求遵循這個(gè)特定的順序。
[0042]根據(jù)第一實(shí)施例，提供功率金屬-氧化物-半導(dǎo)體-場(chǎng)-效應(yīng)-晶體管(MOSFET)(300、300,、300")，包括，具有上表面(312)和下表面(315)的襯底(301)，在襯底中形成的主場(chǎng)效應(yīng)晶體管(MFET) (302)，其具有多個(gè)MFET源區(qū)(22)和延伸至上表面(312)的MFET柵條(20-1)，在上面的源金屬(306)耦合至多個(gè)MFET源區(qū)(22)，和鄰近下表面(315)的漏接觸(314)和漏區(qū)(313)，形成在襯底(301)中的電流傳感場(chǎng)效應(yīng)晶體管(SFET) (304)，其具有多個(gè)SFET源區(qū)(32)和延伸至上表面(312)的SFET柵條(30_i)，在上面的源金屬(308)耦合至多個(gè)SFET源區(qū)(32)，和鄰近下表面(315)的漏接觸(314)和漏區(qū)(313)，其Φ SFET(304)橫向嵌入 MFET(302)內(nèi)，但是通過(guò)緩沖區(qū)(5Κ5、51" ) % MFET(302)隔離，以及在其上大體上沒(méi)有源區(qū)的隔離柵條(40-1)，位于緩沖區(qū)(51、51'、51")中且將MFET柵條(20-1)電性耦合至SFET柵條(30-1)，同時(shí)電性隔離MFET源區(qū)(22)和SFET源區(qū)(32)。根據(jù)進(jìn)一步的實(shí)施例，隔離柵條(40-1、40' -1)將SFET柵條(30_i)耦合在一起，并將MFET柵條(20-1)也耦合在一起，并且進(jìn)一步將耦合的MFET柵條(20_i)和耦合的SFET柵條(30-1)互相連接。根據(jù)進(jìn)一步的實(shí)施例，隔離柵條(40-1、40' -1)具有之字形平面布圖結(jié)構(gòu)(90、94)，SFET柵條(30-1)耦合至轉(zhuǎn)折(zigs) (92,96)以及MFET柵條(20-1)耦合至隔離柵條(40-1、40" -1)的彎折(zags)(91、95)。還是根據(jù)本明的進(jìn)一步實(shí)施例，隔離柵條(40-1)的之字形平面布圖結(jié)構(gòu)(90、94)具有鋸齒形平面板圖結(jié)構(gòu)(90)。還是根據(jù)本發(fā)明的進(jìn)一步實(shí)施例，隔離柵條(40' -1)的之字形平面布圖結(jié)構(gòu)(90、94)具有錯(cuò)開(kāi)的T型平面布圖結(jié)構(gòu)(94)。根據(jù)本發(fā)明另一實(shí)施例，通過(guò)隔離柵條(40-1、40' -1)將η個(gè)SFET柵條(30-1)和η+1個(gè)MFET柵條(20_i)互連。還是根據(jù)本發(fā)明的另一實(shí)施例，η個(gè)SFET柵條(30-1)耦合至η+1個(gè)MFET柵條(20_i)。仍根據(jù)本發(fā)明的另一實(shí)施例，隔離柵條(40-1l、40' -1l)的第一組將η+1個(gè)MFET柵條(20_il)的第一組耦合至η個(gè)SFET柵條(30-1)的一組的第一端，以及隔離柵條(40-12、40' -?2)的第二組將η+1個(gè)MFET柵條(20-?2)的第二組耦合至η個(gè)SFET柵條(30_i)的該組的第二端。仍根據(jù)本發(fā)明的另一實(shí)施例，η個(gè)隔離柵條(40-1l、40' -1l ;40-12、40' _i2)的第一組和第二組每個(gè)都包含2n+l個(gè)隔離柵條(40-1、40' -1)連接(92、91 ;96、95)。仍根據(jù)本發(fā)明的另一實(shí)施例，通過(guò)第一隔離柵條(40-1、40' -1)將第一 MFET柵條(20_1)耦合至η個(gè)SFET柵條(30_i)中的第一個(gè)(30-1)，且其中通過(guò)最后的隔離柵條(40-η、40' -η)將最后的(20-(n+1))MFET柵條(20-1)耦合至η個(gè)SFET柵條的最后一個(gè)(30_η)。根據(jù)一附加實(shí)施例，MOSFET進(jìn)一步包含體區(qū)(47)，其中內(nèi)嵌有第一隔離柵條(40-1、40' -1)，且進(jìn)一步包含與鄰近第一隔離柵條(40-1,40/ -1)的外側(cè)的體區(qū)(37，47)相比具有更高摻雜濃度的區(qū)域(80、80')，其中具有更高摻雜濃度的區(qū)域在第一 MFET柵條(20-1)的外側(cè)和第一 SFET柵條(30_1)的外側(cè)之間。仍根據(jù)一附加實(shí)施例，MOSFET進(jìn)一步包含體區(qū)(47)，其中內(nèi)嵌最后的隔離柵條(40-η、40' _η)，且進(jìn)一步包含與鄰近最后的隔離柵條(40-η、40, _η)的外側(cè)的體區(qū)(47)相比具有更高摻雜濃度的區(qū)域(80、80')，其中最后的隔離柵條(40-η、40, _η)的外側(cè)在最后的MFET柵條(20-(η+1))的外側(cè)和最后的SFET柵條(30_η)的外側(cè)之間。根據(jù)又一附加實(shí)施例，與體區(qū)(47)相比具有更高摻雜濃度的區(qū)域(80、80')具有摻雜濃度超過(guò)鄰近第一隔離柵條(40-1、40' -1)的外側(cè)的體區(qū)(47)的濃度約20倍或更高，其中與體區(qū)(47)相比具有更高摻雜濃度的區(qū)域在第一 MFET柵條(20-1)的外側(cè)和第一 SFET柵條(30_1)的外側(cè)之間。根據(jù)再一附加實(shí)施例，與體區(qū)(47)相比具有更高摻雜濃度的區(qū)域(80、80')具有的摻雜濃度超過(guò)鄰近最后的隔離柵條(40-η、40, -η)的外側(cè)的體區(qū)(47)濃度約20倍或更高，其中與體區(qū)(47)相比具有更高摻雜濃度的區(qū)域在最后的MFET柵條(20-(η+1))的外側(cè)和最后的SFET柵條(30-N)的外側(cè)之間。
[0043]根據(jù)第二實(shí)施例，提供一種形成具有內(nèi)嵌的電流傳感器-場(chǎng)-效應(yīng)-晶體管(SFET) (304)的功率金屬-氧化物-半導(dǎo)體-場(chǎng)-效應(yīng)-晶體管(MOSFET) (300、300')的方法，包括，提供具有上表面(312)和下表面(315)的襯底(301)，其中包含功率MOSFET(300、300')的體區(qū)(27、37、47)，在襯底(301)的上表面(312)中形成延伸進(jìn)入體區(qū)(27、37、47)的多個(gè)柵溝槽(230、330、430)，并將具有對(duì)于主場(chǎng)效應(yīng)晶體管(MFET) (302)的第一組(230)，對(duì)于SFET (304)的第二組(330)以及具有交叉耦合的子溝槽(90、94)的第三組(430)，其中第三組(430)耦合溝槽的第一組(230)和第二組(330)，在柵溝槽(230、330、430)中提供電介質(zhì)襯里(23、33、43)，用柵導(dǎo)體(21、31、41)填充多個(gè)柵溝槽(230、330、430)。
[0044]提供鄰近第一組(230)的第一源(22)和鄰近第二組(330)的第二源(32)，而鄰近柵溝槽(230、330、430)的第三組(430)大體上不提供源，在上表面(312)上方提供耦合至第一源(22)的第一源金屬(306)和與第一源金屬(306)分隔開(kāi)且耦合至第二源(32)的第二源金屬(308)，提供鄰近下表面(315)的漏區(qū)(313)，并提供耦合至柵導(dǎo)體(21、31、41)的柵墊(320)和耦合至漏區(qū)(313)的漏接觸(314)。根據(jù)進(jìn)一步的實(shí)施例，形成具有交叉耦合的子溝槽(90、94)的第三組(430)包括，形成之字型子溝槽(90、94)，其中在溝槽的第二組(330)中的柵導(dǎo)體(31)耦合至轉(zhuǎn)折(zigs) (92,96)且其中在溝槽的第一組(230)的柵導(dǎo)體(21)耦合至之字型子溝槽(90,94)的彎折(zags) (91、95)。
[0045]根據(jù)第三實(shí)施例，提供一種制造結(jié)合了主-場(chǎng)-效應(yīng)-晶體管(MFET) (302)和電流-傳感-場(chǎng)-效應(yīng)-晶體管(SFET) (304 ")的功率金屬-氧化物-半導(dǎo)體-場(chǎng)-效應(yīng)-晶體管(MOSFET) (300 ")的方法(900)，包括，提供具有上表面(312)和下表面(315)的襯底(301)，其中包含功率MOSFET (300〃 )的體區(qū)(27、37、47)，在襯底(301)的上表面(312)中形成延伸進(jìn)入體區(qū)(27、37、47)的多個(gè)柵溝槽(230、330、430)，并且具有對(duì)于MFET (302)的第一組(230)，對(duì)于SFET (304〃 )的第二組(330)和耦合溝槽的第一組(230)和第二組(330)的第三組(430)，在柵溝槽(230、330、430)中提供電介質(zhì)襯里(23、33、43)，用柵導(dǎo)體(21、31、41)填充多個(gè)柵溝槽(230、330、430)，提供鄰近第一組(230)的第一源(22)和鄰近第二組(330)的第二源(32)，但鄰近柵溝槽(230、330、430)的第三組(430)大體上沒(méi)有源，局部增加鄰近第三組(40〃 -1)的電介質(zhì)襯里(43)的體區(qū)(27、37、47)的部分(57)中的摻雜，以超過(guò)體區(qū)(27、37、47)的背景摻雜，在上表面(312)上方提供耦合至第一源(22)的第一源金屬(306)和與第一源金屬(306)分隔開(kāi)且耦合至第二源(32)的第二源金屬(308)，提供鄰近下表面(315)的漏區(qū)(313)，和提供耦合至柵導(dǎo)體(21、31、41)的柵墊(320)和耦合至漏區(qū)(313)的漏接觸(314)。根據(jù)進(jìn)一步的實(shí)施例，局部增加鄰近第三組(40〃 -1)的電介質(zhì)襯里(43)的體區(qū)(27、37、47)的部分(57)中的摻雜以超過(guò)體區(qū)(27、37、47)的背景摻雜的步驟包括增加至超過(guò)背景摻雜的約20倍或更多。
[0046]根據(jù)第四實(shí)施例，提供一種結(jié)合了主-場(chǎng)-效應(yīng)-晶體管(MFET) (302)和電流-傳感-場(chǎng)-效應(yīng)-晶體管(SFET) (304 ")的功率金屬-氧化化物-半導(dǎo)體-場(chǎng)-效應(yīng)-晶體管(MOSFET) (300")，包括，具有上表面(312)和下表面(315)的襯底(301)，其中襯底包括:
[0047]功率MOSFET(300 ")的體區(qū)(27、37、47)，從上表面(312)延伸進(jìn)入體區(qū)(27、37,47)的多個(gè)柵溝槽(230、330、430)，并且具有對(duì)于MFET(302)的第一組(230)，對(duì)于SFET (304;/ )的第二組(330)和耦合溝槽的第一組(230)和第二組(330)的第三組(430)，在柵溝槽(230,330,430)中的電介質(zhì)襯里(23、33、43)，填充多個(gè)柵溝槽(230,330,430)的柵導(dǎo)體(21、31、41)，鄰近第一組(230)的第一源(22)和鄰近第二組(330)的第二源(32)，但鄰近柵溝槽(230、330、430)的第三組(430)大體上沒(méi)有源，其中鄰近第三組(40〃 -1)的電介質(zhì)襯里(43)的體區(qū)(27、37、47)的部分(57)中的摻雜超過(guò)【背景技術(shù)】的體區(qū)(27、37、47)的摻雜,和I禹合至第一源(22)的第一源金屬(306)和與第一源金屬(306)分隔開(kāi)且率禹合至第二源(32)的第二源金屬(308)。根據(jù)進(jìn)一步的實(shí)施例，鄰近第三組(40〃 -1)的電介質(zhì)襯里(43)的體區(qū)(27、37、47)的部分(57)中的摻雜超過(guò)【背景技術(shù)】的體區(qū)(27、37、47)的摻雜的約20倍或更多。
[0048]雖然在前述本發(fā)明的詳細(xì)描述中已經(jīng)出現(xiàn)了至少一個(gè)示例性實(shí)施例和制備方法，應(yīng)該意識(shí)到仍然存在大量的變換。也應(yīng)該意識(shí)到一個(gè)示例性實(shí)施例或多個(gè)示例性實(shí)施例僅僅是作為舉例，且目的不在于以任何方式來(lái)限制本發(fā)明的范圍、應(yīng)用或結(jié)構(gòu)。相反地，前述的詳細(xì)描述將為本領(lǐng)域技術(shù)人員提供一套方便地實(shí)施本發(fā)明示例性實(shí)施例的路線圖，應(yīng)該理解可在示例性實(shí)施例中描述的元件的功能和布置上做各種變化，而不脫離本發(fā)明如所附權(quán)利要求及其法律等效所闡明的范圍。
【權(quán)利要求】
1.一種功率金屬-氧化物-半導(dǎo)體-場(chǎng)-效應(yīng)-晶體管MOSFET，包括: 具有上表面和下表面的襯底； 形成在襯底中的主場(chǎng)效應(yīng)晶體管MFET，具有多個(gè)MFET源區(qū)和延伸至上表面的MFET柵條，耦合至該多個(gè)MFET源區(qū)的上面的源金屬，和鄰近下表面的漏接觸以及漏區(qū)； 形成在襯底中的電流傳感場(chǎng)效應(yīng)晶體管SFET，具有多個(gè)SFET源區(qū)和延伸至上表面的SFET柵條，耦合至該多個(gè)SFET源區(qū)的上面的源金屬，和鄰近下表面的漏接觸以及漏區(qū)，其中該SFET橫向嵌在該MFET內(nèi)，但是通過(guò)緩沖區(qū)與MFET隔離；和 隔離柵條，在其上基本上沒(méi)有源區(qū)，所述隔離柵條位于緩沖區(qū)中且將MFET柵條電性耦合至SFET柵條，同時(shí)電性隔離MFET源區(qū)和SFET源區(qū)。
2.如權(quán)利要求1所述的功率MOSFET，其中隔離柵條將SFET柵條耦合在一起，且將MFET柵條也耦合在一起，并且進(jìn)一步將耦合的MFET柵條和耦合的SFET柵條互相連接。
3.如權(quán)利要求2所述的功率MOSFET，其中隔離柵條具有之字形平面布圖結(jié)構(gòu)，SFET柵條耦合至轉(zhuǎn)折以及MFET柵條耦合至隔離柵條的彎折。
4.如權(quán)利要求3所述的功率MOSFET，其中隔離柵條的之字形平面布圖結(jié)構(gòu)具有鋸齒形平面布圖結(jié)構(gòu)。
5.如權(quán)利要求3所述的功率MOSFET，其中隔離柵條的之字形平面布圖結(jié)構(gòu)具有錯(cuò)開(kāi)的T形平面布圖結(jié)構(gòu)。
6.如權(quán)利要求3所述的功率MOSFET，其中通過(guò)隔離柵條將η個(gè)SFET柵條和η+1個(gè)MFET柵條互連。`
7.如權(quán)利要求1所述的功率MOSFET，其中η個(gè)SFET柵條耦合至η+1個(gè)MFET柵條。
8.如權(quán)利要求1所述的功率MOSFET，其中隔離柵條的第一組將η+1個(gè)MFET柵條的第一組耦合至η個(gè)SFET柵條的一組的第一端，以及隔離柵條的第二組將η+1個(gè)MFET柵條的第二組耦合至η個(gè)SFET柵條的該組的第二端。
9.如權(quán)利要求1所述的功率MOSFET，其中η個(gè)隔離柵條的第一組和第二組的每一個(gè)都包含2η+1個(gè)隔離柵條連接。
10.如權(quán)利要求1所述的功率MOSFET，其中通過(guò)第一隔離柵條將第一MFET柵條耦合至η個(gè)SFET柵條中的第一個(gè)，且其中通過(guò)最后一個(gè)隔離柵條將最后一個(gè)MFET柵條耦合至η個(gè)SFET柵條中的最后一個(gè)。
11.如權(quán)利要求10所述的功率MOSFET，其中所述MOSFET進(jìn)一步包含體區(qū)，在該體區(qū)中內(nèi)嵌有第一隔離柵條，且進(jìn)一步包含與鄰近第一隔離柵條的外側(cè)的體區(qū)相比具有更高摻雜濃度的區(qū)域，其中所述與鄰近第一隔離柵條的外側(cè)的體區(qū)相比具有更高摻雜濃度的區(qū)域在第一 MFET柵條的外側(cè)和第一 SFET柵條的外側(cè)之間。
12.如權(quán)利要求11所述的功率M0SFET，其中與體區(qū)相比具有更高摻雜濃度的區(qū)域具有超過(guò)鄰近第一隔離柵條外側(cè)的體區(qū)的摻雜濃度約20倍或更高的摻雜濃度，其中與體區(qū)相比具有更高摻雜濃度的區(qū)域在第一 MFET柵條的外側(cè)和第一 SFET柵條的外側(cè)之間。
13.如權(quán)利要求10所述的功率M0SFET，其中所述MOSFET進(jìn)一步包含在其中內(nèi)嵌有最后的隔離柵條的體區(qū)，且進(jìn)一步包含與鄰近最后的隔離柵條的外側(cè)的體區(qū)相比具有更高摻雜濃度的區(qū)域，其中所述與鄰近最后的隔離柵條的外側(cè)的體區(qū)相比具有更高摻雜濃度的區(qū)域在最后的MFET柵條的外側(cè)和最后的SFET柵條的外側(cè)之間。
14.如權(quán)利要求13所述的功率MOSFET，其中與體區(qū)相比具有更高摻雜濃度的區(qū)域具有超過(guò)鄰近最后的隔離柵條的外側(cè)的體區(qū)的摻雜濃度約20倍或更高的摻雜濃度，其中與體區(qū)相比具有更高摻雜濃度的區(qū)域在最后的MFET柵條的外側(cè)和最后的SFET柵條的外側(cè)之間。
15.一種功率金屬-氧化物-半導(dǎo)體-場(chǎng)-效應(yīng)-晶體管MOSFET，其結(jié)合了主-場(chǎng)-效應(yīng)-晶體管MFET和電流傳感-場(chǎng)-效應(yīng)-晶體管SFET，包括: 具有上表面和下表面的襯底，其中襯底包括功率MOSFET的體區(qū)； 從上表面延伸進(jìn)入體區(qū)的多個(gè)柵溝槽，并且具有用于MFET的第一組，用于SFET的第二組和耦合溝槽的第一組和第二組的第三組； 在柵溝槽中的電介質(zhì)襯里； 填充多個(gè)柵溝槽的柵導(dǎo)體； 鄰近第一組的第一源和鄰近第二組的第二源，但鄰近柵溝槽的第三組基本上沒(méi)有源； 其中鄰近第三組的電介質(zhì)襯里的部分體區(qū)中的摻雜超過(guò)體區(qū)的背景摻雜；和 耦合至第一源的第一源金屬和與第一源金屬分隔開(kāi)且耦合至第二源的第二源金屬。
16.如權(quán)利要求15所述的功率M0SFET，其中鄰近第三組的電介質(zhì)襯里的體區(qū)部分中的摻雜超過(guò)體區(qū)的背景摻雜的約20倍或更多。
17.一種形成具有內(nèi)嵌的電流傳感器-場(chǎng)-效應(yīng)-晶體管SFET的功率金屬-氧化物-半導(dǎo)體-場(chǎng)-效應(yīng)-晶體管MOSFET的方法，包括: 提供具有上表面和下表 面的襯底，其中包含功率MOSFET的體區(qū)； 在襯底的上表面中形成延伸進(jìn)入體區(qū)的多個(gè)柵溝槽，并且具有用于主場(chǎng)效應(yīng)晶體管MFET的第一組，用于SFET的第二組和具有交叉耦合的子溝槽的第三組，其中第三組耦合溝槽的第一組和第二組； 在柵溝槽中提供柵電介質(zhì)襯里； 用柵導(dǎo)體填充多個(gè)柵溝槽； 提供鄰近第一組的第一源和鄰近第二組的第二源，而鄰近柵溝槽的第三組基本上沒(méi)有源； 在上表面上方提供耦合至第一源的第一源金屬和與第一源金屬分隔開(kāi)且耦合至第二源的第二源金屬； 提供鄰近下表面的漏區(qū)；和 提供耦合至柵導(dǎo)體的柵墊和耦合至漏區(qū)的漏接觸。
18.如權(quán)利要求17所述的方法，其中形成具有交叉耦合的子溝槽的第三組包括: 形成之字型子溝槽，其中在溝槽的第二組中的柵導(dǎo)體耦合至轉(zhuǎn)折且溝槽的第一組中的柵導(dǎo)體耦合至之字型子溝槽的彎折。
19.如權(quán)利要求17所述的方法，進(jìn)一步包括: 局部地增加鄰近第三組的電介質(zhì)襯里的體區(qū)部分的摻雜，以超過(guò)體區(qū)的背景摻雜。
20.如權(quán)利要求19所述的方法，其中在局部地增加鄰近第三組的電介質(zhì)襯里的體區(qū)部分中的摻雜以超過(guò)體區(qū)的背景摻雜的步驟包括增加以超過(guò)背景摻雜的約20倍或更多。
【文檔編號(hào)】H01L21/77GK103489862SQ201210305062
【公開(kāi)日】2014年1月1日 申請(qǐng)日期:2012年6月12日 優(yōu)先權(quán)日:2012年6月12日
【發(fā)明者】王培林, 陳菁菁, E·D·德弗雷薩特, 具本星, 李文漪, 覃甘明 申請(qǐng)人:飛思卡爾半導(dǎo)體公司