專利名稱：用于集成電路中選定晶體管性能提升的注入的制作方法
技術領域：
本發(fā)明一般地涉及集成電路，并且更具體地涉及通過使用注入而使得集成電路的選定晶體管的性能提升。
背景技術：
基于關于預期工藝和晶體管性能建模的實驗而利用晶體管特性的預期來設計集成電路。有時模型并不是完全精確的，因此集成電路可能不會像預期那樣準確動作，或者在已經(jīng)現(xiàn)場試驗后可能會發(fā)現(xiàn)需要進一步的性能改變。由于初始掩模組的至少一些部分會無法使用，這會導致需要更換掩模組中的一個 或多個掩模來改正已查明的問題。因此，需要提供一種允許將晶體管特性改變?yōu)楦枰奶匦远恍枰鎿Q掉掩模組的所有或一些部分的技術。


本發(fā)明通過實施例來描述而并不被附圖限制，其中相同的參考標記代表類似的元件。圖中的元件為簡單清楚起見被描述而不需要按比例制圖。圖I是根據(jù)實施方式的半導體器件的頂視圖；圖2是半導體器件的有源區(qū)的第一部分的截面圖；圖3是有源區(qū)的第二部分的截面圖；圖4是有源區(qū)的第三部分的截面圖；圖5是處于加工階段的半導體器件的截面圖；圖6是接著圖5中示出的加工階段的半導體器件的截面圖；以及圖7是接著圖6中示出的加工階段的半導體器件的截面圖。
具體實施例方式半導體器件在具有背景摻雜的阱中具有多個第一導電類型的晶體管。阱具有小于預定尺寸的溝道寬度，該阱中的晶體管被摻雜以減少那些晶體管的閾值電壓和增加那些晶體管的驅(qū)動電流。盡管這可能會具有增加那些被注入晶體管泄漏的效果，但是由于具有最小晶體管并且接受這種注入的晶體管的數(shù)量可以是晶體管總體數(shù)目里的相對小的數(shù)量，因此總體的泄漏只被增加了很小的量。這可以被用于改善可能已經(jīng)在制造中的現(xiàn)有設計的性能。通過附圖和以下的描述可以更好的理解。這里描述的半導體基底可以是任何半導體材料或材料的組合，例如砷化鎵、鍺硅、絕緣體上硅(SOI)、硅、單晶硅等及其組合。圖I中示出的是在半導體基底中具有阱12的半導體器件10，其中晶體管14、16、18、20、22、24和26形成在阱12中。晶體管14形成在有源區(qū)28中并且具有跨有源區(qū)28的柵極40。晶體管16形成在有源區(qū)30中并且具有跨有源區(qū)30的柵極42。晶體管18形成在有源區(qū)32中并且具有跨有源區(qū)32的柵極44。晶體管20形成在有源區(qū)34中并且具有跨有源區(qū)34的柵極46。晶體管22形成在有源區(qū)36中并且具有跨有源區(qū)36的柵極48。晶體管24形成在有源區(qū)38中并且具有跨有源區(qū)38的柵極50。晶體管26形成在有源區(qū)34中并且具有跨有源區(qū)34的柵極52。晶體管20和26共用相同的有源區(qū)，有源區(qū)34。晶體管14、16、18、20、22、24和26分別具有溝道寬度56、58、60、62、64、66和68，其大小不同。在圖I中示出的溝道寬度66和62是最小的溝道寬度。有源區(qū)28、30、32、34、36和38被隔離區(qū)54包圍。晶體管14、16、18、20、22、24和26是MOS晶體管，并且在該實施例中MOS晶體管的類型是P型并且因此可以稱為P溝道晶體管。圖2示出的是圖I示出的半導體器件10的截面2-2，其穿過晶體管20和26示出阱12中的有源區(qū)34、柵極46和52、晶體管20的源極/漏極47、晶體管20的源極/漏極49、晶體管26的源極/漏極51、晶體管26的源極/漏極53和有源區(qū)34的注入?yún)^(qū)69。注入?yún)^(qū)69被摻雜到一定水平以使其閾值電壓的絕對值低于晶體管26的閾值電壓的絕對值。圖3示出的是圖I示出的半導體器件10的截面3-3，其穿過晶體管20示出以隔離區(qū)54為邊界的有源區(qū)34。如圖3所示，有源區(qū)34示出了晶體管20的溝道寬度。柵極46 在截面3-3中延伸跨越有源區(qū)34并且在隔離區(qū)54上延伸。圖4示出的是圖10示出的半導體器件10的截面4-4，其穿過晶體管26示出以隔離區(qū)54為邊界的有源區(qū)34。圖4中示出的有源區(qū)34示出了晶體管26的溝道寬度大于晶體管20的溝道寬度。柵極52延伸跨越有源區(qū)34并且在隔離區(qū)54上延伸。晶體管24具有與晶體管20相同的溝道寬度，其他也基本和晶體管20相同，但是形成在其自身的有源區(qū)——有源區(qū)38中。所有其它晶體管14、16、18、22和26具有大于晶體管20和24的溝道寬度。晶體管14、16、18、22和26可以被認為是第一組晶體管,而晶體管20和24是第二組晶體管，其中第一和第二組相互不包含。第一組的每個晶體管具有大于某個預定量的溝道寬度。類似地，第二組的每個晶體管具有不大于預定量的溝道寬度。基于某些期望的性能結(jié)果而選擇該預定量。發(fā)明人發(fā)現(xiàn)，通過執(zhí)行反摻雜注入而對于第二組晶體管增加用于給定柵極電壓的電流驅(qū)動，同時由于第二組晶體管的溝道寬度相對較小而導致源極/漏極泄漏的相對小的增加。因此，從反摻雜注入接受大量益處的晶體管提供了由反摻雜注入引起的小的損害。反摻雜注入的效果是減少閾值電壓的絕對值，這導致對于給定柵極電壓的電流驅(qū)動增加，尤其是當晶體管操作在數(shù)字應用典型的飽和區(qū)中時更是如此。由于用于正常操作的源極電壓大于柵極電壓，因此P溝道晶體管的閾值電壓常常表示為負值，因此柵源電壓被認為是負的并且隨著晶體管的導電性增加變得負得更多。因此，通過反摻雜注入使閾值電壓的絕對值減少了，變得負得較少或變?yōu)榱慊蛟诹愀浇Ａ硪灰嫣幨强梢栽诓紙D已經(jīng)確定和甚至是在器件已經(jīng)建立并賣出后對于特定的集成電路設計選擇執(zhí)行或不執(zhí)行反摻雜注入。因此，性能在設計已經(jīng)實際上作為實際集成電路被測試后被增強。對掩模組唯一的改變是為反摻雜注入增加了注入掩模。圖5示出的是半導體器件10的截面圖，其類似于截面2-2，在加工早期階段得到，示出了形成摻雜到有源區(qū)34的背景摻雜的注入70。注入70是N型注入，其適用于所有的有源區(qū)——阱12的有源區(qū)28、30、32、34、36和38。隔離區(qū)54可以在如圖5所示的注入70之前形成或在注入70之后形成。注入70可以是不同深度和劑量的各種注入。注入70是應用于阱的所有有源區(qū)的注入。無論注入是否到達阱的全部或是部分地被隔離區(qū)阻擋，阱注入是應用于定義區(qū)域的有源區(qū)的全部并影響在那些有源區(qū)中形成的晶體管的閾值電壓。將被形成在定義區(qū)域中的晶體管具有相同的導電類型。有源區(qū)的摻雜濃度可以被認為是N-。因為在注入70之前，N-的摻雜濃度可以是反摻雜類型自身，因此阱12中的有源區(qū)可以被摻雜為P型。因此，注入70可以轉(zhuǎn)換導電類型從P到N。圖6示出的是在形成注入掩模74并執(zhí)行注入72來形成圖2所示的注入?yún)^(qū)69之后的半導體器件10的截面圖，注入?yún)^(qū)69已經(jīng)降低N型的濃度到N-的摻雜濃度。注入掩模74還延伸以覆蓋有源區(qū)28、30、32和36。有源區(qū)38是開房的并且接收注入72，形成注入?yún)^(qū)，該注入?yún)^(qū)類似于也具有N-摻雜濃度的注入?yún)^(qū)69。注入72由于其核素 (最常用的是硼)而被認為是反摻雜，這導致P型導電性應用于N-類型區(qū)域。在這種情況下，注入72減少了有效N型濃度而不是將摻雜類型反轉(zhuǎn)成P型。注入72影響了晶體管20和24的閾值電壓，并且尤其是減少了閾值電壓的絕對值。圖7示出的是形成在注入?yún)^(qū)69上的柵極46和在有源區(qū)34上并且與柵極46分離的柵極52后的半導體器件10的截面圖。柵極40、42、44、48和50也在此時形成。在形成柵極之后，源極/漏極注入在阱12的有源區(qū)中進行。圖2所示的結(jié)果是柵極46位于注入?yún)^(qū)69上、源極/漏極47和49與柵極46相鄰并且在注入?yún)^(qū)69中，源極/漏極區(qū)51和53與柵極52相鄰，柵極52在有源區(qū)34之上并且在源極/漏極區(qū)51和53之間。即使在沒有注入72的情況下設計了掩模組，即使有成千上萬個晶體管要接受注入72，為了形成半導體器件10而增加掩模到掩模組也是可以自動化的。集成電路具有高于一億個晶體管是很常見的，并且該數(shù)量還在持續(xù)增加。因此很小的百分比很容易就是百萬?？梢酝ㄟ^識別具有需要類似注入72的注入的溝道寬度的晶體管而自動化該過程。溝道寬度很容易識別并且可以類似地識別低于特定預定量的那些(溝道寬度)。注入需要的空間很容易被知道。最大的問題是確保光致抗蝕劑中的開口足夠大。如果設計的開口太小，其可能根本不開口或是開口尺寸將不一致。開口的足夠區(qū)域是設計規(guī)則，因此對充分性的測試是已知的。識別出距離其他晶體管太近以致期望開口被減小的晶體管。開口可以在有空間的方向上擴大而在沒有空間的方向上減小。用于可用空間的測試可以是自動的，然后設計的開口在可用的方向上增加來抵消在其他方向上的減小。在包含數(shù)百萬個需要類似注入72的注入的晶體管的實施例中，第一步嘗試在每個晶體管附近尋找空間，或改變開口的邊緣來避免不需要注入處的注入。具體的方法將根據(jù)具體可用的設備而變化。存在自動化的處理用于設別需要的位置，識別位置周圍的限制，并且改變光致抗蝕劑中開口的邊界來達到各位置上開口的需要面積。如果發(fā)現(xiàn)存在這樣的位置——在該位置處完全沒有足夠的可用空間用于光致抗蝕劑中的足夠面積的開口，那么這些位置將不接受注入并且這些不具有充足可用空間的位置上的晶體管將不會提供增強的性能。到目前為止，可以理解已經(jīng)提供了一種用于形成半導體結(jié)構(gòu)的方法。該方法包括執(zhí)行第一注入到半導體基底以形成阱，多個相同導電類型的晶體管會形成在其中，其中形成的多個晶體管的第一子組的每個晶體管具有滿足預定寬度限制的晶體管寬度，形成的多個晶體管的第二子組的每個晶體管具有不滿足預定寬度限制的晶體管寬度，并且其中第一子組和第二子組相互不包含。該方法還包括執(zhí)行第二注入到半導體基底，從而第二注入進入半導體基底在阱中多個晶體管的第一子組的晶體管形成的位置而不進入半導體基底在阱中多個晶體管的第二子組的晶體管形成的位置。該方法還包括在阱中形成多個晶體管，其中多個晶體管的第一子組的每個晶體管的溝道區(qū)域形成在半導體基底中接收第二注入的部分，而多個晶體管的第二子組的每個晶體管的溝道區(qū)域形成在半導體基底中不接收第二注入的部分。該方法的特征還可以在于，執(zhí)行第二注入到半導體基底包括注入具有和第一注入期間注入的摻雜物的導電類型相反的導電類型的摻雜物。該方法可能還包括在執(zhí)行第二注入之前，在半導體基底之上形成圖案化的掩模層，其中圖案化的掩模層露出阱中多個晶體管的第一子組的晶體管形成的位置，而不露出阱中多個晶體管的第二子組的晶體管形成的位置，其中執(zhí)行第二注入的步驟使用圖案化的掩模層來執(zhí)行第二注入。該方法的特征還可以在于，在阱中形成多個晶體管之前，該方法還包括移開圖案化的掩模層。該方法的特征還可以在于，執(zhí)行第二注入到半導體基底包括注入和第二注入期間注入的相同的摻雜物。該方法的特征還可以在于，在阱中形成多個晶體管的特征還在于，多個晶體管的第一子組的晶體管具有第一閾值電壓而多個晶體管的第二子組的晶體管具有比第一閾值電壓高的第二閾值電壓。該方法的特征還可以在于，在阱中形成多個晶體管的特征還在于，多個晶體管的第一子組的每個晶體管通過小于預定晶體管寬度而具有滿足預定寬度限制的晶體管寬度，多個晶體管的第二子組的每個晶體管通過不小于預定晶體管寬度而具有不滿足預定寬度限制的晶體管寬度。該方法的特征還可以在于，在阱中形成多個晶體管包括形成用于多個晶體管的每個晶體管的柵電極和形成與每個柵電極的第一側(cè)壁相鄰的第一源極/ 漏極區(qū)域和與每個柵電極第二側(cè)壁相鄰的第二源極/漏極區(qū)域，其中多個晶體管的每個晶體管的溝道區(qū)域位于晶體管的柵電極下面，在每個晶體管的第一和第二元件/漏極區(qū)域之間。該方法的特征還可以在于，在阱中形成多個晶體管的特征還在于，晶體管的第一子組的第一晶體管是緊鄰著晶體管的第二子組的第二晶體管，其中第一晶體管和第二晶體管共用源極/漏極區(qū)域。該方法的特征還可以在于，在阱中形成多個晶體管的特征還在于，多個晶體管的第一子組的晶體管的溝道區(qū)域的結(jié)果摻雜濃度小于多個晶體管的第二子組的晶體管的溝道區(qū)域的結(jié)果摻雜濃度。還公開了一種用于形成半導體結(jié)構(gòu)的方法。該方法包括執(zhí)行第一注入到半導體基底以形成阱，多個相同導電類型的晶體管會形成在其中，其中形成的多個晶體管的第一子組的每個晶體管具有小于預定寬度的晶體管寬度，形成的多個晶體管的第二子組的每個晶體管具有不小于預定寬度的晶體管寬度，并且其中第一子組和第二子組相互不包含。該方法還包括在半導體基底和阱之上形成圖案化的掩模層，其中圖案化的掩模層露出阱中半導體基底上多個晶體管的第一子組的晶體管形成的位置，而不露出阱中半導體基底上多個晶體管的第二子組的晶體管形成的位置。該方法還包括使用圖案化的掩模層執(zhí)行第二注入到半導體基底，從而第二摻雜物進入半導體基底中被圖案化的掩模層露出的位置。該方法還包括移開圖案化的掩模層。該方法還包括在阱中形成多個晶體管，其中多個晶體管的第一子組的每個晶體管的溝道區(qū)域形成在半導體基底接受第二摻雜物的部分，而多個晶體管的第二子組的每個晶體管的每個晶體管的溝道區(qū)域形成在半導體基底部接受第二摻雜物的部分。該方法的特征還可以在于，執(zhí)行第二摻雜物到半導體基底包括。該方法的特征還可以在于，注入具有和第一注入期間注入的摻雜物的導電類型相反的導電類型的摻雜物。該方法的特征還可以在于，執(zhí)行第二注入到半導體基底包括注入和第一注入期間注入的相同的摻雜物。該方法的特征還可以在于，在阱中形成多個晶體管的特征還在于，多個晶體管的第一子組的晶體管具有第一閾值電壓而多個晶體管的第二子組的晶體管具有比第一閾值電壓高的第二閾值電壓。該方法的特征還可以在于，在阱中形成多個晶體管包括形成用于多個晶體管的每個晶體管的柵電極和形成與每個柵電極的第一側(cè)壁相鄰的第一源極/漏極區(qū)域和與每個柵電極第二側(cè)壁相鄰的第二源極/漏極區(qū)域，其中多個晶體管的每個晶體管的溝道區(qū)域位于晶體管的柵電極下面，在每個晶體管的第一和第二元件/漏極區(qū)域之間。該方法的特征還可以在于，在阱中形成多個晶體管的特征還在于，晶體管的第一子組的第一晶體管緊鄰于晶體管的第二子組的第二晶體管，其中第一晶體管和第二晶體管共用源極/漏極區(qū)域。該方法的特征還可以在于，在阱中形成多個晶體管的特征還在于，多個晶體管的第一子組的晶體管的溝道區(qū)域的結(jié)果摻雜濃度小于多個晶體管的第二子組的晶體管的溝道區(qū)域的結(jié)果摻雜濃度。還公開了一種包括阱的半導體結(jié)構(gòu)。該半導體結(jié)構(gòu)還包括形成在阱中的多個晶體管，其中多個晶體管的每個晶體管是相同導電類型并且多個晶體管包括第一子組晶體管和與第一子組晶體管相互不包含的第二子組晶體管，其中在第一子組晶體管中的每個晶體管具有不滿足預定寬度限制的晶體管寬度，其中第二子組晶體管中的每個晶體管具有滿足預定寬度限制的晶體管寬度，并且其中晶體管的第二子組中的每個晶體管具有包括與晶體管的第二子組的溝道區(qū)域相比附加的摻雜物的溝道區(qū)域。該半導體結(jié)構(gòu)還可以具有特征多個 晶體管的每個晶體管的溝道區(qū)域具有第一導電類型的摻雜物并且第二子組晶體管的晶體管的每個溝道區(qū)域張的附加摻雜物是與第一導電類型相反的第二導電類型。該半導體結(jié)構(gòu)還可以包括特征第二子組晶體管中的每個晶體管的晶體管寬度小于預定晶體管寬度并且第一子組晶體管中每個晶體管的晶體管寬度不小于預定晶體管寬度。雖然這里參考具體實施方式
描述了本發(fā)明，可以做出各種變形和改變而不脫離以下權利要求中提出的本發(fā)明的范圍。例如，不是反摻雜小溝道寬度晶體管，而可以使用增加較大溝道寬度晶體管的溝道中的摻雜濃度的注入。這可能具有減少較大溝道寬度晶體管的泄漏的影響，而不減少它們的驅(qū)動電流。在另一實施方式中，NMOS設備可以被使用，或是其他幾何形狀限制，例如區(qū)域或長度可以被使用。使用的限制也可以包括限制的范圍或組合。因此，詳細說明和附圖被認為是描述性的人不是限制性的，并且所有這種變形意味著被包括在本發(fā)明的范圍內(nèi)。這里參考具體實施方式
描述的任何益處、優(yōu)點或問題的解決方案并不想要被詮釋為任何或所有權利要求的決定性的、需要的、基本的特征或元件。這里使用的術語“耦合”并不想要被限制為直接耦合和機械耦合。此外，這里使用的術語“一”定義為一個或多于一個。例如在權利要求中的“至少一個”和“一個或多個”這種介紹性短語的使用也不構(gòu)造為暗示由不定冠詞“一”介紹的其它權利要求元件限制包含這些介紹性權利要求元件任何特殊的權利要求使得發(fā)明僅包括一個這種元件，甚至當相同的權利要求包括介紹性的短語“一個或多個”或“至少一個”和例如“一”的不定冠詞時。對于定冠詞的使用也是這樣。除非說明，不然例如“第一”和“第二”的術語被使用來任意的區(qū)別這種術語描述的元件。因此,這種術語不需要意味著指示這種元件的時間或其他優(yōu)先級。
權利要求
1.一種用于形成半導體結(jié)構(gòu)的方法，該方法包括 執(zhí)行第一注入到半導體基底中以形成阱，在所述阱中將形成相同導電類型的多個晶體管，其中形成的多個晶體管的第一子組中的每個晶體管具有滿足預定寬度限制的晶體管寬度，形成的多個晶體管的第二子組的每個晶體管具有不滿足預定寬度限制的晶體管寬度，并且其中第一子組和第二子組相互不包含； 執(zhí)行第二注入到半導體基底中，從而第二注入進入半導體基底的在阱中多個晶體管的第一子組晶體管將要形成的位置，而不進入半導體基底的在阱中多個晶體管的第二子組晶體管將要形成的位置；以及 在所述阱中形成多個晶體管，其中多個晶體管的第一子組的每個晶體管的溝道區(qū)域形成在半導體基底的接收第二注入的部分，以及多個晶體管的第二子組的每個晶體管的溝道區(qū)域形成在半導體基底的不接收第二注入的部分。
2.如權利要求I的方法，其中執(zhí)行第二注入到半導體基底中包括 注入具有與第一注入期間注入的摻雜物導電類型相反的導電類型的摻雜物。
3.如權利要求I的方法，還包括 在執(zhí)行第二注入之前，在半導體基底上形成圖案化的掩模層，其中圖案化的掩模層暴露阱中多個晶體管的第一子組晶體管將要形成的位置而不暴露阱中多個晶體管的第二子組晶體管將要形成的位置， 其中執(zhí)行第二注入的步驟使用圖案化的掩模層來執(zhí)行第二注入。
4.如權利要求3的方法，其中在阱中形成多個晶體管之前，該方法還包括移除圖案化的掩模層。
5.如權利要求I的方法，其中執(zhí)行第二注入到半導體基底中包括 注入與在第一注入期間所注入的相同的摻雜物。
6.如權利要求I的方法，其中在阱中形成多個晶體管的特征還在于，多個晶體管的第一子組晶體管具有第一閾值電壓，第二子組晶體管具有高于第一閾值電壓的第二閾值電壓。
7.如權利要求I的方法，其中在阱中形成多個晶體管的特征還在于，多個晶體管的第一子組的每個晶體管通過小于預定晶體管寬度而具有滿足預定寬度限制的晶體管寬度，而多個晶體管的第二子組的每個晶體管通過不小于預定晶體管寬度而具有不滿足預定寬度限制的晶體管寬度。
8.如權利要求I的方法，其中在阱中形成多個晶體管包括 形成用于多個晶體管的每個晶體管的柵電極；以及 形成與每個柵電極的第一側(cè)壁相鄰的第一源極/漏極區(qū)域和與每個柵電極的第二側(cè)壁相鄰的第二源極/漏極區(qū)域，其中多個晶體管的每個晶體管的溝道區(qū)域位于晶體管的柵電極之下，在每個晶體管的第一和第二源極/漏極區(qū)域之間。
9.如權利要求8的方法，其中在阱中形成多個晶體管的特征還在于，晶體管的第一子組的第一晶體管緊鄰于晶體管的第二子組的第二晶體管，其中第一晶體管和第二晶體管共用源極/漏極區(qū)域。
10.如權利要求I的方法，其中在阱中形成多個晶體管的特征還在于，多個晶體管的第一子組晶體管的溝道區(qū)域的結(jié)果摻雜濃度小于多個晶體管的第二子組晶體管的溝道區(qū)域的結(jié)果摻雜濃度。
11.一種用于形成半導體結(jié)構(gòu)的方法，該方法包括 執(zhí)行第一注入到半導體基底中以形成阱，在所述阱中形成相同導電類型的多個晶體管，其中形成的多個晶體管的第一子組的每個晶體管具有小于預定寬度的晶體管寬度，以及形成的多個晶體管的第二子組的每個晶體管具有不小于預定寬度的晶體管寬度，并且其中第一子組和第二子組相互不包含； 在半導體基底和阱上形成圖案化的掩模層，其中圖案化的掩模層暴露半導體基底的在阱中多個晶體管的第一子組晶體管將要形成的位置而不暴露半導體基底的在阱中多個晶體管的第二子組晶體管將要形成的位置； 使用圖案化的掩模層執(zhí)行第二注入到半導體基底中，從而第二注入進入半導體基底中被圖案化的掩模層暴露的位置； 移除圖案化的掩模層；以及 在阱中形成多個晶體管，其中多個晶體管的第一子組的每個晶體管的溝道區(qū)域形成在半導體基底接收第二注入的部分，而多個晶體管的第二子組的每個晶體管的溝道區(qū)域形成在半導體基底不接收第二注入的部分。
12.如權利要求11的方法，其中執(zhí)行第二注入到半導體基底中包括 注入具有和在第一注入期間注入的摻雜物的導電類型相反導電類型的摻雜物。
13.如權利要求11的方法，其中執(zhí)行第二注入到半導體基底中包括 注入和第一注入期間所注入的摻雜物相同的摻雜物。
14.如權利要求11的方法，其中在阱中形成多個晶體管的特征還在于，多個晶體管的第一子組晶體管具有第一閾值電壓，第二子組晶體管具有大于第一閾值電壓的第二閾值電壓。
15.如權利要求11的方法，其中在阱中形成多個晶體管包括 形成用于多個晶體管的每個晶體管的柵電極；以及 形成與每個柵電極的第一側(cè)壁相鄰的第一源極/漏極區(qū)域和與每個柵電極的第二側(cè)壁相鄰的第二源極/漏極區(qū)域，其中多個晶體管的每個晶體管的溝道區(qū)域位于晶體管的柵電極之下，在每個晶體管的第一和第二源極/漏極區(qū)域之間。
16.如權利要求15的方法，其中在阱中形成多個晶體管的特征還在于，晶體管的第一子組的第一晶體管緊鄰于晶體管的第二子組的第二晶體管，其中第一晶體管和第二晶體管共用源極/漏極區(qū)域。
17.如權利要求11的方法，其中在阱中形成多個晶體管的特征還在于，多個晶體管的第一子組晶體管的溝道區(qū)域的結(jié)果摻雜濃度小于多個晶體管的第二子組晶體管的溝道區(qū)域的結(jié)果摻雜濃度。
18.—種半導體結(jié)構(gòu),包括 阱；和 形成在阱中的多個晶體管，其中 多個晶體管的每個晶體管具有相同的導電類型，并且多個晶體管包括 第一子組晶體管，其中晶體管的第一子組的每個晶體管具有不滿足預定寬度限制的晶體管寬度；和第二子組晶體管，和第一子組晶體管相互不包含，其中晶體管的第二子組中的每個晶體管具有滿足預定寬度限制的晶體管寬度，并且其中晶體管的第二子組中的每個晶體管具有包括與晶體管的第二子組的溝道區(qū)域相比附加的摻雜物的溝道區(qū)域。
19.如權利要求18的半導體結(jié)構(gòu)，其中多個晶體管的每個晶體管的溝道區(qū)域具有第一導電類型的摻雜物，晶體管的第二子組晶體管的每個溝道區(qū)域中的附加摻雜物具有與第一導電類型相反的第二導電類型。
20.如權利要求18的半導體結(jié)構(gòu)，其中晶體管的第二子組 中的每個晶體管的晶體管寬度小于預定晶體管寬度，并且晶體管的第一子組中的每個晶體管的晶體管寬度不小于預定晶體管寬度。
全文摘要
本發(fā)明涉及一種用于集成電路中選定晶體管性能提升的注入。第一注入(70)被執(zhí)行到基底來形成阱(12)，多個晶體管(14、16、18、20、22、24、26)將會形成在其中。形成的多個晶體管的第一子組(20、26)的每個晶體管具有滿足預定寬度限制的寬度，第二子組(14、16、18、22、24)的每個晶體管具有不滿足限制的寬度。第二注入(72)被執(zhí)行在阱中第一子組晶體管將會形成的位置，而不是阱中第二子組的晶體管將會形成的位置。晶體管被形成，其中第一子組的每個晶體管的溝道區(qū)域形成在基底中接收第二注入的部分，第二子組的每個晶體管的溝道區(qū)域形成在基底中不接收第二注入的部分。
文檔編號H01L21/266GK102956555SQ20121029565
公開日2013年3月6日 申請日期2012年8月17日 優(yōu)先權日2011年8月19日
發(fā)明者M·D·施羅夫, W·F·約翰斯頓, C·E·溫特勞布 申請人:飛思卡爾半導體公司