專利名稱：半導(dǎo)體封裝件、應(yīng)用其的堆迭封裝件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體封裝件、應(yīng)用其的堆迭封裝件及其制造方法，且特別是有關(guān)于一種雙側(cè)具有輸出/入功能的導(dǎo)電的半導(dǎo)體封裝件、應(yīng)用其的堆迭封裝件及其制造方法。
背景技術(shù)：
傳統(tǒng)的堆迭封裝結(jié)構(gòu)包括多個(gè)側(cè)向排列的芯片，此些芯片通常只有單面主動(dòng)面，且朝向同一方位，使得堆迭封裝結(jié)構(gòu)成為單面提供輸出/入功能的結(jié)構(gòu)。然而，側(cè)向排列的芯片導(dǎo)致堆迭封裝結(jié)構(gòu)的尺寸過(guò)大，且單面提供輸出/入功能的堆迭封裝結(jié)構(gòu)，其輸出/入接點(diǎn)的數(shù)量無(wú)法有效增加，因此局限了傳統(tǒng)的堆迭封裝結(jié)構(gòu)的應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明有關(guān)于一種半導(dǎo)體封裝件、應(yīng)用其的堆迭封裝件及其制造方法，半導(dǎo)體封裝件的雙側(cè)具有輸出/入功能，可增加輸出/入接點(diǎn)數(shù)量，提升堆迭封裝件的應(yīng)用性。根據(jù)本發(fā)明一實(shí)施例，提出一種半導(dǎo)體封裝件。半導(dǎo)體封裝件包括一芯片元件、一封裝體及一連接件。芯片元件具有相對(duì)的一第一主動(dòng)表面與一第二主動(dòng)表面。封裝體包覆芯片元件且具有一貫孔。連接件經(jīng)由貫孔電性連接芯片元件的第一主動(dòng)表面與第二主動(dòng)表面，并露出于半導(dǎo)體封裝件之外。根據(jù)本發(fā)明另一實(shí)施例，提出一種堆迭封裝件。堆迭封裝件包括一第一半導(dǎo)體封裝件及一第二半導(dǎo)體封裝件。第一半導(dǎo)體封裝件及第二半導(dǎo)體封裝件各包括一芯片元件、一封裝體及一連接件。芯片元件具有相對(duì)的一第一主動(dòng)表面與一第二主動(dòng)表面。封裝體包覆芯片元件且具有一貫孔。連接件經(jīng)由貫孔電性連接芯片元件的第一主動(dòng)表面與第二主動(dòng)表面并露出于第一半導(dǎo)體封裝件或第二半導(dǎo)體封裝件之外。第二半導(dǎo)體封裝件的芯片元件通過(guò)第二半導(dǎo)體封裝件的連接件及第一半導(dǎo)體封裝件的連接件電性連接于第一半導(dǎo)體封裝件的芯片元件。根據(jù)本發(fā)明另一實(shí)施例，提出一種半導(dǎo)體封裝件的制造方法。半導(dǎo)體封裝件的制造方法包括以下步驟。設(shè)置一芯片元件于一暫時(shí)載板上，其中芯片元件具有相對(duì)的一第一主動(dòng)表面與一第二主動(dòng)表面，第二主動(dòng)表面設(shè)于暫時(shí)載板上；形成一封裝體包覆芯片元件；形成一貫孔貫穿封裝體；形成一連接件經(jīng)由貫孔電性連接芯片元件的第一主動(dòng)表面；移除暫時(shí)載板，以露出第二主動(dòng)表面；以及，形成連接件的另一部分于芯片元件的第二主動(dòng)表面上，其中連接件的該另一部分電性連接該連接件的該部分與露出的第二主動(dòng)表面。為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下


圖I繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖2繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖3繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖4繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖5繪示依照本發(fā)明另一實(shí)施例的堆迭封 裝件的剖視圖。圖6繪示依照本發(fā)明另一實(shí)施例的堆迭封裝件的剖視圖。圖7繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖8繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖9A至9G繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的制造過(guò)程圖。圖IOA至IOB繪示依照本發(fā)明一實(shí)施例的堆迭封裝件的制造過(guò)程圖。圖IlA至IlG繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的制造過(guò)程圖。圖12A至12B繪示依照本發(fā)明另一實(shí)施例的堆迭封裝件的制造過(guò)程圖。圖13A至13C繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的制造過(guò)程圖。圖14A至14D繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的制造過(guò)程圖。主要元件符號(hào)說(shuō)明100、200、300、400 :半導(dǎo)體封裝件110、210:芯片元件IlOal :第一主動(dòng)表面110a2:第二主動(dòng)表面IlObl :第一背面110b2:第二背面120hl :貫孔111:導(dǎo)電層120 :封裝體120u :第一面120b :第二面120h2、561h :開(kāi)孔130,230 :連接件131:第一導(dǎo)電件132:第二導(dǎo)電件133:第一導(dǎo)電層134:第二導(dǎo)電層140:電性接點(diǎn)170 :暫時(shí)載板211 :第一芯片212 :第二芯片350 :黏膠500'、600'、700'、800':第一半導(dǎo)體封裝件500〃、600〃、700〃、800〃 第二半導(dǎo)體封裝件
500、600、700、800 堆迭封裝件560 :重布層561:圖案化介電層562:圖案化導(dǎo)電層580 電路板 760:中介層基板
具體實(shí)施例方式請(qǐng)參照?qǐng)D1，其繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的剖視圖。半導(dǎo)體封裝件100包括芯片元件110、封裝體120、連接件130及至少一電性接點(diǎn)140。芯片元件110例如是單一芯片，如硅芯片。此處的單一芯片指的是于同一切割工藝切割下的芯片，或是于同一半導(dǎo)體工藝所形成的芯片，其并非二切割下的芯片彼此結(jié)合而成。芯片兀件110具有相對(duì)的第一主動(dòng)表面IlOal與第二主動(dòng)表面110a2,其中第一主動(dòng)表面IlOal被封裝體120覆蓋。第二主動(dòng)表面110a2未被封裝體120覆蓋，而從封裝體120的第二面120b露出。封裝體120包覆芯片元件110且具有至少一貫孔120hl及與相對(duì)的第一面120u與第二面120b，其中貫孔120hl例如是穿膠貫孔(through mold via，TMV)，其從封裝體120的第一面120u延伸至第二面120b。封裝體120更具有至少一開(kāi)孔120h2，開(kāi)孔120h2從封裝體120的第一面120u延伸至芯片兀件110的第一主動(dòng)表面IlOal,而露出第一主動(dòng)表面llOal。此外，封裝體120的第二面120b與芯片元件110的第二主動(dòng)表面110a2實(shí)質(zhì)上對(duì)齊，例如是共面。封裝體120可包括酹醒基樹(shù)脂(Novolac-based resin)、環(huán)氧基樹(shù)脂(epoxy-based resin)、娃基樹(shù)脂(silicone-based resin)或其他適當(dāng)?shù)陌矂?。封裝體120亦可包括適當(dāng)?shù)奶畛鋭?，例如是粉狀的二氧化硅?？衫脭?shù)種封裝技術(shù)形成封裝體120,例如是壓縮成型(compression molding)、注射成型(injection molding)或轉(zhuǎn)注成型(transfer molding)。連接件130經(jīng)由貫孔120hl電性連接芯片元件110的第一主動(dòng)表面IlOal與第二主動(dòng)表面110a2。連接件130包括第一導(dǎo)電件131、第二導(dǎo)電件132及第一導(dǎo)電層133，其中第一導(dǎo)電件131形成于貫孔120hl內(nèi)，第二導(dǎo)電件132形成于開(kāi)孔120h2內(nèi)，而第一導(dǎo)電層133沿封裝體120的第一面120u連接第一導(dǎo)電件131與第二導(dǎo)電件132。第一導(dǎo)電件131的材料例如是銅、鋁、錫、鎳、金、銀或其組合。本例中，第一導(dǎo)電件131導(dǎo)電膠，其填滿貫孔120hl。另一例中，第一導(dǎo)電件131—薄層,其可采用例如是化學(xué)蒸鍍(chemical vapordeposition, CVD)或電鍍形成于貫孔120hl的內(nèi)側(cè)壁上。第二導(dǎo)電件132的結(jié)構(gòu)及材質(zhì)可相似于第一導(dǎo)電件131，容此不再贅述。連接件130更包括第二導(dǎo)電層134，其中第二導(dǎo)電層134沿封裝體120的第二面120b連接第一導(dǎo)電件131與第二主動(dòng)表面110a2，使第二主動(dòng)表面110a2通過(guò)第二導(dǎo)電層134、第一導(dǎo)電件131及第二導(dǎo)電件132電性連接于第一主動(dòng)表面llOal。第二導(dǎo)電層134與第一導(dǎo)電件131、第二導(dǎo)電件132及第一導(dǎo)電層133的材質(zhì)可相同或相異。由于連接件130的設(shè)計(jì)，使半導(dǎo)體封裝件100的相對(duì)二面均具有輸出/入接點(diǎn)。此夕卜，由于輸出/入接點(diǎn)可分布于半導(dǎo)體封裝件100的相對(duì)二面，故可減少半導(dǎo)體封裝件100的尺寸。電性接點(diǎn)140例如是焊球、導(dǎo)電柱或凸塊，其形成于芯片元件110的第二主動(dòng)表面110a2及/或第二導(dǎo)電層134上。因此，半導(dǎo)體封裝件100可通過(guò)電性接點(diǎn)140連接于一電路板(未繪示)。請(qǐng)參照?qǐng)D2，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。半導(dǎo)體封裝件200包括芯片元件110、封裝體120、連接件230及至少一電性接點(diǎn)140。如圖2所示，封裝體120的第一面120u與芯片元件110的第一主動(dòng)表面IlOal實(shí)質(zhì)上對(duì)齊，例如是共面，且，封裝體120的第二面120b與芯片元件110的第二主動(dòng)表面110a2實(shí)質(zhì)上對(duì)齊，例如是共面。如圖2所不,封裝體120露出第一主動(dòng)面IlOal,所以第一導(dǎo)電層133電性連接第一導(dǎo)電件131與第一主動(dòng)表面llOal，且第一導(dǎo)電層133經(jīng)由第一導(dǎo)電件131電性連接第二導(dǎo)電層134。相較于圖I的半導(dǎo)體封裝件100，本例的半導(dǎo)體封裝件200省略開(kāi)孔120h2，因
此其厚度減薄。請(qǐng)參照?qǐng)D3，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。半導(dǎo)體封裝件300包括芯片元件210、封裝體120、連接件130及至少一電性接點(diǎn)140。本例中，與其它實(shí)施例相同或相似元件沿用相同標(biāo)號(hào)，容此不再贅述。如圖3所示，芯片元件210—芯片組，其包括至少二芯片。例如，芯片元件210包括第一芯片211及第二芯片212，其中第一芯片211具有相對(duì)的第二主動(dòng)表面110a2與第一背面IlObl,而第二芯片212具有相對(duì)的第一主動(dòng)表面IlOal與第二背面110b2,第二芯片212以第二背面110b2通過(guò)黏膠350連接于第一芯片211的第一背面llObl，而構(gòu)成芯片組。由于第一芯片211及第二芯片212上下堆迭結(jié)構(gòu)，且芯片組的相對(duì)二面均具有輸入/輸出端點(diǎn)，可減少半導(dǎo)體封裝件300在X-Y方向的尺寸。第一芯片211及第二芯片212之間可選擇性地省略基板及中介層基板的連接，故可減少半導(dǎo)體封裝件100的整體厚度。此外，第一芯片211及第二芯片212沿垂直方位整合，亦可減少半導(dǎo)體封裝件100的厚度。另外一提的是，第一芯片211與第二芯片212通過(guò)連接件130對(duì)外電性連接，在不需通過(guò)任一基板作為對(duì)外電性連接的媒介下，半導(dǎo)體封裝件100的整體厚度亦得以減薄。請(qǐng)參照?qǐng)D4，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。半導(dǎo)體封裝件400包括芯片元件210、封裝體120、連接件230及至少一電性接點(diǎn)140。如圖4所示，封裝體120的第一面120u與第二芯片212的第一主動(dòng)表面IlOal實(shí)質(zhì)上對(duì)齊，例如是共面，且，封裝體120的第二面120b與第一芯片211的第二主動(dòng)表面110a2實(shí)質(zhì)上對(duì)齊，例如是共面。請(qǐng)參照?qǐng)D5，其繪示依照本發(fā)明另一實(shí)施例的堆迭封裝件的剖視圖。堆迭封裝件500包括第一半導(dǎo)體封裝件500’及第二半導(dǎo)體封裝件500”，由于第一半導(dǎo)體封裝件500’及第二半導(dǎo)體封裝件500”各為雙面具有輸出/入接點(diǎn)的結(jié)構(gòu)，使堆迭封裝件500亦構(gòu)成雙面具有輸出/入接點(diǎn)的堆迭結(jié)構(gòu)。第一半導(dǎo)體封裝件500’包括圖I的芯片元件110、封裝體120、連接件130、至少一電性接點(diǎn)140及重布層(redistribution layer, RDL) 560,第二半導(dǎo)體封裝件500”的結(jié)構(gòu)、相似于圖I半導(dǎo)體封裝件100，容此不再贅述。堆迭封裝件500可設(shè)于一電路板580上。第二半導(dǎo)體封裝件500”的芯片元件110通過(guò)第二半導(dǎo)體封裝件500”的連接件130、重布層560及第一半導(dǎo)體封裝件500’的連接件130電性連接于第一半導(dǎo)體封裝件500，的芯片元件110。第一半導(dǎo)體封裝件500’的重布層560覆蓋連接件130。重布層560包括圖案化介電層561及圖案化導(dǎo)電層562，其中圖案化介電層561覆蓋第一半導(dǎo)體封裝件500’的連接件130且具有至少一開(kāi)孔561h，圖案化導(dǎo)電層562形成于圖案化介電層561的開(kāi)孔561h內(nèi)及圖案化介電層561的上表面561u上,且圖案化導(dǎo)電層562經(jīng)由開(kāi)孔561h電性連接于第一半導(dǎo)體封裝件500’的連接件130，其中，重布層560于芯片元件110封裝后才形成，故稱為”重布”層。另一實(shí)施例中，第一半導(dǎo)體封裝件500’亦可省略重布層560,使得第一半導(dǎo)體封裝件500’直接與第二半導(dǎo)體封裝件500”相互堆迭。 圖5中，第二半導(dǎo)體封裝件500”的第一導(dǎo)電件131、電性接點(diǎn)140、重布層560、第一半導(dǎo)體封裝件500’的第一導(dǎo)電件131可構(gòu)成一垂直電性路徑L，使第二半導(dǎo)體封裝件500”的芯片元件110通過(guò)此最短垂直電性路徑L電性連接于第一半導(dǎo)體封裝件500’的芯片元件110。另一實(shí)施例中，第二半導(dǎo)體封裝件500”的芯片元件110可通過(guò)第一半導(dǎo)體封裝件500’的第一導(dǎo)電件131、重布層560、電性接點(diǎn)140與/或第一半導(dǎo)體封裝件500’的第一導(dǎo)電件131所構(gòu)成的任意電性路徑電性連接于第一半導(dǎo)體封裝件500’的芯片元件110。請(qǐng)參照?qǐng)D6，其繪示依照本發(fā)明另一實(shí)施例的堆迭封裝件的剖視圖。堆迭封裝件600包括第一半導(dǎo)體封裝件600’及第二半導(dǎo)體封裝件600”，其中第一半導(dǎo)體封裝件600’包括芯片元件210、封裝體120、連接件130、至少一電性接點(diǎn)140及重布層560，而第二半導(dǎo)體封裝件600”包括芯片元件610、封裝體120、連接件130及至少一電性接點(diǎn)140，其中芯片元件610包括第三芯片611及第四芯片612，第三芯片611與第四芯片612的連接方式相似于第一芯片211與第二芯片212的連接方式，容此不再贅述。此外，堆迭封裝件600可設(shè)于電路板580上。第二半導(dǎo)體封裝件600”的第三芯片611與第四芯片612中至少一者可通過(guò)第二半導(dǎo)體封裝件600”的連接件130、重布層560及第一半導(dǎo)體封裝件600’的連接件130電性連接于第一半導(dǎo)體封裝件600’的第一芯片211與第二芯片212中至少一者。圖6中，第二半導(dǎo)體封裝件600”的第一導(dǎo)電件131、電性接點(diǎn)140、重布層560、第一半導(dǎo)體封裝件600’的第一導(dǎo)電件131構(gòu)成一垂直電性路徑L，使第二半導(dǎo)體封裝件600”的芯片元件210可通過(guò)此最短垂直電性路徑L電性連接于第一半導(dǎo)體封裝件600’的芯片元件210。另一實(shí)施例中，第二半導(dǎo)體封裝件600”的芯片元件210可通過(guò)第一半導(dǎo)體封裝件600’的第一導(dǎo)電件131、重布層560、電性接點(diǎn)140與/或第一半導(dǎo)體封裝件600’的第一導(dǎo)電件131所構(gòu)成的任意電性路徑電性連接于第一半導(dǎo)體封裝件600’的芯片元件210。請(qǐng)參照?qǐng)D7，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。堆迭封裝件700包括第一半導(dǎo)體封裝件700’、第二半導(dǎo)體封裝件700”及中介層基板760，其中第一半導(dǎo)體封裝件700’及第二半導(dǎo)體封裝件700”的結(jié)構(gòu)相似于圖2的半導(dǎo)體封裝件200，容此不再贅述。中介層基板760設(shè)于第一半導(dǎo)體封裝件700”與第二半導(dǎo)體封裝件700”之間，作為第一半導(dǎo)體封裝件700”與第二半導(dǎo)體封裝件700”的電性連接媒介。第二半導(dǎo)體封裝件700”的芯片元件110通過(guò)第二半導(dǎo)體封裝件700”的連接件130、中介層基板760及/或第一半導(dǎo)體封裝件700’的連接件130電性連接于及第一半導(dǎo)體封裝件700’的芯片元件110。請(qǐng)參照?qǐng)D8，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。堆迭封裝件800包括第一半導(dǎo)體封裝件800’、第二半導(dǎo)體封裝件800”及中介層基板760，其中第一半導(dǎo)體封裝件800’的結(jié)構(gòu)相似于圖4的半 導(dǎo)體封裝件400，容此不再贅述。中介層基板760設(shè)于第一半導(dǎo)體封裝件800”與第二半導(dǎo)體封裝件800”之間。第二半導(dǎo)體封裝件800”包括芯片元件610、封裝體120、連接件130及至少一電性接點(diǎn)140。第二半導(dǎo)體封裝件800”的第三芯片611與第四芯片612中至少一者可通過(guò)第二半導(dǎo)體封裝件800”的連接件130、中介層基板760及/或第一半導(dǎo)體封裝件800’的連接件130電性連接于第一半導(dǎo)體封裝件800’的第一芯片211與第二芯片212中至少一者。請(qǐng)參照?qǐng)D9A至9G，其繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的制造過(guò)程圖。如圖9A所不,可米用例如是表面貼合技術(shù)(SMT),設(shè)置至少一芯片兀件110于暫時(shí)載板170上,其中各芯片兀件110單一芯片,其具有相對(duì)的第一主動(dòng)表面IlOal與第二主動(dòng)表面110a2,第二主動(dòng)表面110a2設(shè)于暫時(shí)載板170上。此外，芯片兀件110包括導(dǎo)電層111，其位于第一主動(dòng)表面IlOal上，其中導(dǎo)電層111例如是接墊、走線、凸塊、導(dǎo)電柱或其它電性接點(diǎn)。如圖9B所示，可采用例如是壓縮成型、注射成型或轉(zhuǎn)注成型，形成封裝體120包覆芯片元件110，其中封裝體120覆蓋第一主動(dòng)表面IIOal。如圖9C所示，可采用例如是圖案化技術(shù)，形成至少一貫孔120hl貫穿封裝體120，其中貫孔120hl從封裝體120的第一面120u延伸至第二面120b。上述圖案化技術(shù)例如是微影工藝(photolithography)、化學(xué)蝕刻(chemical etching)、激光鉆孔(laser drilling)或機(jī)械鉆孑L (mechanical drilling)如圖9C所示，可采用例如是上述圖案化技術(shù)，形成至少一開(kāi)孔120h2于封裝體120，其中開(kāi)孔120h2從封裝體120的第一面120u延伸至第一主動(dòng)表面llOal，以露出第一主動(dòng)表面I IOal。如圖9D所示，可采用例如是材料形成技術(shù)，形成第一導(dǎo)電件131、第二導(dǎo)電件132及第一導(dǎo)電層133，其中第一導(dǎo)電件131形成于貫孔120hl內(nèi)、第二導(dǎo)電件132形成于開(kāi)孔120h2內(nèi)以電性連接第一主動(dòng)表面IlOal,而第一導(dǎo)電層133連接第一導(dǎo)電件131與第二導(dǎo)電件132。上述材料形成技術(shù)例如是化學(xué)氣相沉積、無(wú)電鍍法(electroless plating)、電解電鍍(electrolytic plating)、印刷、旋涂、噴涂、派鍍(sputtering)或真空沉積法(vacuum deposition)如圖9E所示，移除暫時(shí)載板170，以露出第二主動(dòng)表面110a2。如圖9F所示，可采用例如是上述材料形成技術(shù)，形成第二導(dǎo)電層134連接第一導(dǎo)電件131與露出的第二主動(dòng)表面110a2，其中第二導(dǎo)電層134例如是接墊或走線。第一導(dǎo)電件131、第二導(dǎo)電件132及第一導(dǎo)電層133與第二導(dǎo)電層134構(gòu)成連接件131。如圖9G所示，形成至少一電性接點(diǎn)140于第二主動(dòng)表面110a2上的第二導(dǎo)電層134。接著，執(zhí)行單一化步驟，利用切割方式，將圖9G的結(jié)構(gòu)形成至少一如圖I所示的半導(dǎo)體封裝件100。另一實(shí)施例中，單一化步驟亦可于電性接點(diǎn)140的形成步驟之前完成。請(qǐng)參照?qǐng)D10A至10B，其繪示依照本發(fā)明一實(shí)施例的堆迭封裝件的制造過(guò)程圖。
如圖IOA所示，可采用例如是上述圖案化技術(shù)及材料形成技術(shù)，形成重布層560覆蓋圖9G的連接件130，以形成一第一半導(dǎo)體封裝件500’，其中重布層560包括圖案化介電層561及圖案化導(dǎo)電層562，其中圖案化介電層561覆蓋第一半導(dǎo)體封裝件500’的連接件130且具有至少一開(kāi)孔561h，而圖案化導(dǎo)電層562形成于圖案化介電層561的開(kāi)孔561h內(nèi)及圖案化介電層561上表面56 Iu上。圖案化導(dǎo)電層562經(jīng)由開(kāi)孔56 Ih電性連接于連接件130。另一實(shí)施例中，亦可省略重布層560。如圖IOB所示，堆迭一第二半導(dǎo)體封裝件500”于第一半導(dǎo)體封裝件500’上，以形成圖5所示堆迭結(jié)構(gòu)500，其中第二半導(dǎo)體封裝件500”的結(jié)構(gòu)相似于圖I的半導(dǎo)體封裝件100，容此不再贅述。請(qǐng)參照?qǐng)DIlA至11G，其繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的制造過(guò)程圖。
如圖IlA所示，可采用例如是壓縮成型、注射成型或轉(zhuǎn)注成型，形成封裝體120包覆芯片元件110，其中封裝體120覆蓋芯片元件110的第一主動(dòng)表面IIOal。如圖IlB所示，可采用例如是磨削或蝕刻方法，移除封裝體120的一部分，以露出第一主動(dòng)表面llOal。本實(shí)施例中，導(dǎo)電層111預(yù)形成于芯片兀件110上,其中導(dǎo)電層111例如是接墊、走線、凸塊、導(dǎo)電柱或其它電性接點(diǎn)；然另一實(shí)施例中，導(dǎo)電層111可于移除封裝體120的一部分的步驟后再形成于芯片元件110中。如圖IIC所示，可采用例如是上述圖案化技術(shù)，形成至少一貫孔120hl貫穿封裝體120，其中貫孔120hl從封裝體120的第一面120u延伸至第一面120b。如圖IID所示，可采用例如是上述材料形成技術(shù)，形成第一導(dǎo)電件131及第一導(dǎo)電層133，其中第一導(dǎo)電件131形成于貫孔120hl內(nèi)，而第一導(dǎo)電層133連接第一導(dǎo)電件131與露出的第一主動(dòng)表面llOal。如圖IlE所示，移除暫時(shí)載板170，以露出芯片元件110的第二主動(dòng)表面110a2。如圖IlF所示，可采用例如是上述材料形成技術(shù)，形成第二導(dǎo)電層134連接第一導(dǎo)電件131與露出的第二主動(dòng)表面110a2，其中第二導(dǎo)電層134例如是接墊或走線。第一導(dǎo)電件131、第一導(dǎo)電層133與第二導(dǎo)電層134構(gòu)成連接件130。如圖IlG所示，形成至少一電性接點(diǎn)140于第二主動(dòng)表面110a2上的第二導(dǎo)電層134 上。然后，執(zhí)行單一化步驟，利用切割方式，將圖IlG的結(jié)構(gòu)形成至少一如圖2所示的半導(dǎo)體封裝件200。另一實(shí)施例中，單一化步驟亦可于電性接點(diǎn)140的形成步驟之前完成。請(qǐng)參照?qǐng)D12A至12B，其繪示依照本發(fā)明另一實(shí)施例的堆迭封裝件的制造過(guò)程圖。如圖12A所不,可米用例如是表面貼合技術(shù),設(shè)置中介層基板760于第一半導(dǎo)體封裝件700’上，其中第一半導(dǎo)體封裝件700’的結(jié)構(gòu)相似于圖2的半導(dǎo)體封裝件200，容此不再贅述。如圖12B所示，可采用例如是表面貼合技術(shù)，設(shè)置第二半導(dǎo)體封裝件700”于中介層基板760上，以形成如圖7所示的堆迭封裝件700，其中第二半導(dǎo)體封裝件700”的結(jié)構(gòu)相似于圖2的半導(dǎo)體封裝件200，容此不再贅述。請(qǐng)參照?qǐng)D13A至13C，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的制造過(guò)程圖。如圖13A所不,可米用例如是表面貼合技術(shù),設(shè)置第一芯片211于暫時(shí)載板170上，其中第一芯片211具有相對(duì)的第二主動(dòng)表面110a2與第一背面IlObl,第一芯片211的第二主動(dòng)表面110a2設(shè)于暫時(shí)載板170上。如圖13B所不,可米用例如是表面貼合技術(shù),設(shè)置第二芯片212于第一芯片211上，其中第二芯片212具有相對(duì)的第一主動(dòng)表面IlOal與第二背面110b2，第二芯片212以第二背面110b2通過(guò)黏膠350連接于第一芯片211的第一背面llObl。第一芯片211與第二芯片212構(gòu)成芯片元件210。如圖13C所示，可采用例如是壓縮成型、注射成型或轉(zhuǎn)注成型，形成封裝體120包覆芯片元件210，其中封裝體120覆蓋第二芯片212的第一主動(dòng)表面llOal。接下來(lái)的步驟可采用相似于圖I的半導(dǎo)體封裝件100的制造方法，以形成圖3的半導(dǎo)體封裝件300。以下說(shuō)明形成堆迭封裝件600(圖6)的制造過(guò)程。半導(dǎo)體封裝件300(圖3)形成后，形成重布層560覆蓋半導(dǎo)體封裝件300的連接件130，以形成第一半導(dǎo)體封裝件600’(圖6)，其中重布層560的結(jié)構(gòu)已于上述說(shuō)明，容此不再贅述。然后，再堆迭第二半導(dǎo)體封裝件600” (圖6)于第一半導(dǎo)體封裝件600’的重布層560上，以形成圖6所示的堆迭封裝件600。請(qǐng)參照?qǐng)D14A至14D，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的制造過(guò)程圖。如圖14A所不,可米用例如是表面貼合技術(shù),設(shè)置第一芯片211于暫時(shí)載板170上，其中第一芯片211具有相對(duì)的第二主動(dòng)表面110a2與第一背面IlObl,第一芯片211的第二主動(dòng)表面110a2設(shè)于暫時(shí)載板170上。如圖14B所不,可米用例如是表面貼合技術(shù),設(shè)置第二芯片212于第一芯片211上，其中第二芯片212具有相對(duì)的第一主動(dòng)表面IlOal與第二背面110b2，第二芯片212以第二背面110b2通過(guò)黏膠350連接于第一芯片211的第一背面IlObl上。第一芯片211與第二芯片212構(gòu)成芯片元件210。如圖14C所示，可采用例如是壓縮成型、注射成型或轉(zhuǎn)注成型，形成封裝體120包覆芯片元件210，其中封裝體120覆蓋第一主動(dòng)表面IIOal。如圖14D所示，可采用例如是磨削或蝕刻方法，移除封裝體120的一部分，以露出第一主動(dòng)表面llOal。本實(shí)施例中，導(dǎo)電層111可預(yù)形成于芯片兀件210上,其中導(dǎo)電層111例如是接墊、走線、凸塊、導(dǎo)電柱或其它電性接點(diǎn)；然另一實(shí)施例中，導(dǎo)電層111可于移除封裝體120的一部分后再形成于芯片元件210中。接下來(lái)的步驟可采用相似于圖2的半導(dǎo)體封裝件200的制造方法，以形成圖4的半導(dǎo)體封裝件400。以下說(shuō)明形成堆迭封裝件800(圖8)的制造過(guò)程。半導(dǎo)體封裝件400(圖4)形成后，形成重布層560覆蓋半導(dǎo)體封裝件400的連接件130，以形成第一半導(dǎo)體封裝件800’(圖8)，其中重布層560的結(jié)構(gòu)已于上述說(shuō)明，容此不再贅述。然后，再堆迭第二半導(dǎo)體封裝件800” (圖8)于第一半導(dǎo)體封裝件800’的重布層560上，以形成圖8所示的堆迭封裝件800。綜上所述，雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)、飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求 書(shū)所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體封裝件，包括 一芯片兀件，具有相對(duì)的一第一主動(dòng)表面與一第二主動(dòng)表面； 一封裝體，包覆該芯片元件，且具有一貫孔；以及 一連接件，經(jīng)由該貫孔電性連接該芯片元件的該第一主動(dòng)表面與該第二主動(dòng)表面并露出于該半導(dǎo)體封裝件之外。
2.如權(quán)利要求I所述的半導(dǎo)體封裝件，更包括 一重布層，覆蓋該連接件。
3.如權(quán)利要求I所述的半導(dǎo)體封裝件，其中該芯片元件包括 一第一芯片，具有相對(duì)的該第二主動(dòng)表面與一第一背面；以及 一第二芯片，具有相對(duì)的該第一主動(dòng)表面與一第二背面，該第二芯片以該第二背面連接于該第一芯片的該第一背面。
4.如權(quán)利要求I所述的半導(dǎo)體封裝件，其中該封裝體更具有一開(kāi)孔，該開(kāi)孔露出該第一主動(dòng)表面，該連接件包括 一第一導(dǎo)電件，形成于該貫孔內(nèi)； 一第二導(dǎo)電件，形成于該開(kāi)孔內(nèi)；以及 一第一導(dǎo)電層，連接該第一導(dǎo)電件與該第二導(dǎo)電件。
5.如權(quán)利要求I所述的半導(dǎo)體封裝件，其中該封裝體露出該芯片元件的該第一主動(dòng)表面，該連接件包括 一第一導(dǎo)電件，形成于該貫孔內(nèi)；以及 一第一導(dǎo)電層，連接該第一導(dǎo)電件與該第一主動(dòng)表面。
6.如權(quán)利要求I所述的半導(dǎo)體封裝件，其中該封裝體露出該芯片元件的該第二主動(dòng)表面，該連接件包括 一第一導(dǎo)電件，形成于該貫孔內(nèi)；以及 一第二導(dǎo)電層，連接該第一導(dǎo)電件與該第二主動(dòng)表面。
7.一種堆迭封裝件，包括 一第一半導(dǎo)體封裝件及一第二半導(dǎo)體封裝件，各包括 一芯片兀件，具有相對(duì)的一第一主動(dòng)表面與一第二主動(dòng)表面； 一封裝體，包覆該芯片元件，且具有一貫孔；及 一連接件，經(jīng)由該貫孔電性連接該芯片元件的該第一主動(dòng)表面與該第二主動(dòng)表面并露出于該第一半導(dǎo)體封裝件或該第二半導(dǎo)體封裝件之外； 其中，該第二半導(dǎo)體封裝件的該芯片元件通過(guò)該第二半導(dǎo)體封裝件的該連接件及該第一半導(dǎo)體封裝件的該連接件電性連接于該第一半導(dǎo)體封裝件的該芯片元件。
8.如權(quán)利要求7所述的堆迭封裝件，其中該第一半導(dǎo)體封裝件更包括一重布層覆蓋該第一半導(dǎo)體封裝件的該連接件，其中該第二半導(dǎo)體封裝件的該芯片元件更通過(guò)該重布層電性連接于該第一半導(dǎo)體封裝件的該芯片元件。
9.如權(quán)利要求8所述的堆迭封裝件，其中該第一半導(dǎo)體封裝件的該芯片元件包括 一第一芯片，具有相對(duì)的該第二主動(dòng)表面與一第一背面；及 一第二芯片，具有相對(duì)的該第一主動(dòng)表面與一第二背面，該第二芯片以該第二背面連接于該第一芯片的該第一背面；該第二半導(dǎo)體封裝件的該芯片元件包括 一第三芯片，具有相對(duì)的該第二主動(dòng)表面與一第一背面；及 一第四芯片，具有相對(duì)的該第一主動(dòng)表面與一第二背面，該第四芯片以該第二背面連接于該第三芯片的該第一背面； 其中，該第三芯片與該第四芯片中至少一者通過(guò)該第二半導(dǎo)體封裝件的該連接件、該第一半導(dǎo)體封裝件的該重布層及該第一半導(dǎo)體封裝件的該連接件電性連接于該第一芯片與該第二芯片中至少一者。
10.如權(quán)利要求7所述的堆迭封裝件，更包括 一中介層基板，設(shè)于該第一半導(dǎo)體封裝件與該第二半導(dǎo)體封裝件之間； 其中，該第二半導(dǎo)體封裝件的該芯片元件通過(guò)該第二半導(dǎo)體封裝件的連接件、該中介層基板及該第一半導(dǎo)體封裝件的該連接件電性連接于該第一半導(dǎo)體封裝件的該芯片元件。
11.如權(quán)利要求10所述的堆迭封裝件，其中該第一半導(dǎo)體封裝件的該芯片元件包括 一第一芯片，具有相對(duì)的該第二主動(dòng)表面與一第一背面；及 一第二芯片，具有相對(duì)的該第一主動(dòng)表面與一第二背面，該第二芯片以該第二背面連接于該第一芯片的該第一背面；以及該第二半導(dǎo)體封裝件的該芯片元件包括 一第三芯片，具有相對(duì)的該第二主動(dòng)表面與一第一背面；及 一第四芯片，具有相對(duì)的該第一主動(dòng)表面與一第二背面，該第四芯片以該第二背面連接于該第三芯片的該第一背面； 其中，該第三芯片與該第四芯片中至少一者通過(guò)該第二半導(dǎo)體封裝件的該連接件、該中介層基板及該第一半導(dǎo)體封裝件的該連接件電性連接于該第一芯片與該第二芯片中至少一者。
12.—種半導(dǎo)體封裝件的制造方法，包括 設(shè)置一芯片兀件于一暫時(shí)載板上，其中該芯片兀件具有相對(duì)的一第一主動(dòng)表面與一第二主動(dòng)表面，該第二主動(dòng)表面設(shè)于該暫時(shí)載板上； 形成一封裝體包覆該芯片元件； 形成一貫孔貫穿該封裝體； 形成一連接件的一部分經(jīng)由該貫孔電性連接該芯片元件的該第一主動(dòng)表面； 移除該暫時(shí)載板，以露出該第二主動(dòng)表面；以及 形成該連接件的另一部分電性連接該連接件的該部分與露出的該第二主動(dòng)表面。
13.如權(quán)利要求12所述的制造方法，其中于形成該連接件的該部分經(jīng)由該貫孔電性連接該芯片元件的該第一主動(dòng)表面的該步驟中，該封裝體覆蓋該第一主動(dòng)表面。
14.如權(quán)利要求13所述的制造方法，其中于形成該連接件的該部分經(jīng)由該貫孔電性連接 該芯片元件的該第一主動(dòng)表面的該步驟后，該制造方法更包括 移除該封裝體的一部分，以露出該第一主動(dòng)表面。
15.如權(quán)利要求14所述的制造方法，其中于形成該連接件的該部分經(jīng)由該貫孔電性連接該芯片元件的該第一主動(dòng)表面的該步驟包括 形成一第一導(dǎo)電件形成于該貫孔內(nèi)；以及 形成一第一導(dǎo)電層連接該第一導(dǎo)電件與露出的該第一主動(dòng)表面。
16.如權(quán)利要求12所述的制造方法，其中設(shè)置該芯片元件于該暫時(shí)載板上的該步驟包括 設(shè)置一第一芯片于該暫時(shí)載板上，其中該第一芯片具有相對(duì)的該第二主動(dòng)表面與一第一背面；以及 設(shè)置一第二芯片于該第一芯片，其中該第二芯片具有相對(duì)的該第一主動(dòng)表面與一第二背面，該第二芯片以該第二背面連接于該第一芯片的該第一背面。
17.如權(quán)利要求12所述的制造方法，更包括 形成一重布層覆蓋該連接件。
18.如權(quán)利要求12所述的制造方法，更包括 形成一開(kāi)孔于該封裝體，其中該開(kāi)孔露出該第一主動(dòng)表面；于形成該連接件的該部分經(jīng)由該貫孔電性連接該芯片元件的該第一主動(dòng)表面的該步驟包括 形成一第一導(dǎo)電件形成于該貫孔內(nèi)； 形成一第二導(dǎo)電件于該開(kāi)孔內(nèi)；以及 形成一第一導(dǎo)電層連接該第一導(dǎo)電件與該第二導(dǎo)電件。
19.如權(quán)利要求12所述的制造方法，其中于形成該連接件的該另一部分于該芯片元件的該第二主動(dòng)表面的該步驟中，該連接件的該另一部分一第二導(dǎo)電層。
全文摘要
一種半導(dǎo)體封裝件、應(yīng)用其的堆迭封裝件及其制造方法。半導(dǎo)體封裝件包括芯片元件、封裝體及連接件。芯片元件具有相對(duì)的第一主動(dòng)表面與第二主動(dòng)表面。封裝體包覆芯片元件且具有貫孔。連接件經(jīng)由貫孔電性連接芯片元件的第一主動(dòng)表面與第二主動(dòng)表面，并露出于半導(dǎo)體封裝件之外。
文檔編號(hào)H01L23/488GK102751254SQ201210259350
公開(kāi)日2012年10月24日 申請(qǐng)日期2012年7月18日 優(yōu)先權(quán)日2012年7月18日
發(fā)明者顏瀚琦 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司