專利名稱：一種抗單粒子輻照的超結vdmos器件的制作方法
技術領域：
本發(fā)明屬于功率半導體器件技術領域，涉及超結VDMOS器件，尤其是具有抗輻照能力的超結VDMOS器件。
背景技術：
目前，功率半導體器件的應用領域越來越廣，已成為現(xiàn)代エ業(yè)控制和國防裝備的基礎之一?？v向雙擴散金屬氧化物半導體場效應晶體管(VDMOS)與雙極型晶體管相比，具有開關速度快、損耗小、輸入阻抗高、驅動功率小、頻率特性好、跨導高度線性等優(yōu)點，因而成為目前應用最為廣泛的新型功率器件。但是在高壓領域應用吋，VDMOS會出現(xiàn)所謂“硅限”的瓶頸，即導通電阻隨耐壓的增長(Rm - BV2-5)導致功耗的急劇增加。以超結(SuperJunction) VDMOS為代表的電荷平衡類器件的出現(xiàn)打破了這一“硅限(silicon limit)”，改善了導通電阻和耐壓之間的制約關系(Rm °"BV13)，可同時實現(xiàn)低通態(tài)功耗和高阻斷電壓， 因此迅速在各種高能效場合取得應用，市場前景非常廣泛?；镜某Y結構為交替相間的P型半導體柱和η型半導體柱，該結構有效的前提是P、η柱嚴格滿足電荷平衡。在器件處于關斷狀態(tài)時，在反向偏壓下，由于橫向電場(X方向)和縱向電場(y方向)的相互作用，P柱區(qū)和η柱區(qū)將完全耗盡，耗盡區(qū)內縱向電場分布趨于均勻，因而理論上擊穿電壓僅僅依賴于耐壓層的厚度，與摻雜濃度無關，耐壓層摻雜濃度可以提高將近ー個數(shù)量級，從而有效地降低了器件的導通電阻。隨著航天技術、核能等高技術領域的迅速發(fā)展，越來越多的高性能商用半導體器件需要在核輻照環(huán)境中工作?？臻g輻射環(huán)境中存在多種高能射線粒子，如質子、電子、α粒子和重離子等。當高能的粒子入射VDMOS器件時，會產(chǎn)生電子阻止和核阻止。核阻止造成被輻照材料的晶格損傷，而電子阻止造成被輻照材料的組成原子電離，產(chǎn)生具有數(shù)百或更高能量的次級電子，并且沿次級電子的徑跡又可產(chǎn)生大量的離子團，形成瞬發(fā)電流，如果該電流足夠大，可能會造成VDMOS器件中寄生的雙極型晶體管開啟，如果漏源電壓達到寄生BJT的擊穿電壓BVceo，寄生BJ T的集電區(qū)將發(fā)生雪崩倍増，形成正反饋，最終導致VDMOS的燒毀。由此可見，提高功率器件的抗輻照能力至關重要，功率器件的輻照加固技術也因此成為業(yè)界關注的焦點。超結VDMOS作為ー類重要的功率半導體器件，開展其輻照特性和抗輻照加固技術的研究也具有重要的意義。

發(fā)明內容
本發(fā)明提供ー種具有抗輻照能力的超結VDMOS器件。本發(fā)明的核心思想是在傳統(tǒng)超結VDMOS (如圖I所示)的超結結構的第二導電類型半導體柱區(qū)4的下方，引入ー層氧化硅介質層12。如圖2所示，當高能粒子入射抗輻照加固的超結VDM0S，且器件漏端為高電位時，引入的氧化硅介質層12可以起到多方面的作用(I)高能粒子在氧化硅介質中激發(fā)出的電子-空穴對數(shù)目遠低于在硅中激發(fā)出的電子空穴對數(shù)目；(2)氧化硅介質層為輻照產(chǎn)生的電子-空穴對提供了更大的復合幾率，有效降低了輻照電流；(3)氧化硅介質層的存在有效阻止了器件漂移區(qū)電場的峰值向“漂移區(qū)/重摻雜襯底”的交界處移動，防止了寄生雙極型晶體管的雪崩注入型二次擊穿。因此，本發(fā)明提出的埋氧化硅介質層的超結VDMOS結構具有比常規(guī)超結VDMOS結構更高的抗單粒子輻照能力。本發(fā)明技術方案如下一種抗單粒子輻照的超結VDMOS器件，其基本結構如圖2a 2c所示，包括第一導電類型重摻雜半導體襯底2、位于第一導電類型重摻雜半導體襯底2背面的金屬化漏極電極I、位于第一導電類型重摻雜半導體襯底2正面的第一導電類型輕摻雜半導體外延層3 ;第ー導電類型輕摻雜半導體外延層3頂部兩側分別具有ー個第二導電類型半導體基區(qū)5，每個第二導電類型半導體基區(qū)5中分別具有ー個第一導電類型重摻雜半導體源區(qū)6和ー個第ニ導電類型重摻雜半導體體區(qū)7 ;第一導電類型重摻雜半導體源區(qū)6和第二導電類型重摻 雜半導體體區(qū)7 二者與金屬化源極電極11相接觸；柵氧化層8覆蓋于兩個第二導電類型半 導體基區(qū)5和它們之間的第一導電類型輕摻雜半導體外延層3的表面，柵氧化層8上表面是多晶硅柵電極9，多晶硅柵電極9與金屬化源極電極11之間是場氧化層10。所述第一導電類型輕摻雜半導體外延層3中具有第二導電類型摻雜半導體柱區(qū)4，第二導電類型摻雜半導體柱區(qū)4與旁邊的第一導電類型輕摻雜半導體外延層3相間設置形成超結結構；所述第二導電類型摻雜半導體柱區(qū)4上端與第二導電類型半導體基區(qū)5相接觸；所述第二導電類型摻雜半導體柱區(qū)4下方具有ー層ニ氧化硅介質層12。上述技術方案中，所述ニ氧化硅介質層12可與第二導電類型摻雜半導體柱區(qū)4下端接觸，但和第一導電類型重摻雜半導體襯底2不接觸(如圖2-a所示);所述ニ氧化硅介質層12也可位于第二導電類型摻雜半導體柱區(qū)4下方的第一導電類型輕摻雜半導體外延層3中，與第二導電類型摻雜半導體柱區(qū)4下端和第一導電類型重摻雜半導體襯底2均不接觸(如圖2-b所示)；所述ニ氧化硅介質層12還可與第一導電類型重摻雜半導體襯底2接觸，但與第二導電類型摻雜半導體柱區(qū)4下端不接觸(如圖2-c所示)。上述技術方案中，當所述第一導電類型為N型、第二導電類型為P型時，所述抗單粒子輻照的超結VDMOS器件為N溝道VDMOS器件；當所述第一導電類型為P型、第二導電類型為N型時，所述抗單粒子輻照的超結VDMOS器件為P溝道VDMOS器件；所述半導體采用采用體硅、碳化硅、神化鎵、磷化銦或鍺硅。下面以N溝道抗單粒子輻照的超結VDMOS器件為例，說明本發(fā)明的工作原理文獻(Naomi Ikeda,Satoshi Kuboyama, and Sumio Matsuda, Single-EventBurnout of Super-Junction Power MOSFETs.IEEE TRANSACTIONS ON NUCLEARSCIENCE, VOL. 51，NO. 6，2004)報道了超結VDMOS器件的單粒子輻照實驗結果，指出超結VDMOS器件的抗單粒子失效能力與相同耐壓的常規(guī)VDMOS的抗單粒子失效能力相當或更差。排除超結器件的特殊制備エ藝帶來的缺陷，超結VDMOS的特殊器件結構是造成該現(xiàn)象的主要原因。文獻對超結器件的單粒子失效機理做出了如下解釋電場輻照條件下，入射的高能粒子將在器件中沿著它的軌跡產(chǎn)生高密度的電子-空穴對，這些輻照產(chǎn)生的電子-空穴對又會中和周圍的耗盡區(qū)，若耗盡區(qū)進ー步消失，則失去對電場的屏蔽作用，漏端高壓產(chǎn)生的電場將推進到高摻雜的襯底內部。由于N溝道超結VDMOS器件的漂移區(qū)內存在ー個深P柱區(qū)，使得P柱區(qū)下邊緣與重摻雜N+襯底之間的距離，相比于普通VDMOS器件的P型基區(qū)下邊緣與離重摻雜N+襯底之間的距離大大減小，因此，電場峰值更容易向村底推迸。當電場峰值到達漂移區(qū)與襯底的交界處，寄生雙極型晶體管將發(fā)生雪崩注入型的二次擊穿，器件內電流瞬間增大，造成單粒子燒毀現(xiàn)象。如圖2所示，假設第一導電類型材料為N型摻雜的硅、第二導電類型材料為P型摻雜的硅，則本發(fā)明是ー種N型超結M0SFET。本發(fā)明在傳統(tǒng)超結VDMOS的P型柱區(qū)4下方的N型漂移區(qū)中，引入ー層氧化硅介質層12，該介質層可位于η型漂移區(qū)中緊挨P柱區(qū)處(圖2-a)，或位于η型漂移區(qū)中(圖2-b)，或位于P型柱區(qū)4下方的η型漂移區(qū)中緊挨高摻雜N+襯底處(圖2-c)。該介質層可以起到多方面的作用(I)高能粒子在氧化硅介質中激發(fā)出的電子-空穴對數(shù)目遠低于在硅中激發(fā)出的電子空穴對數(shù)目。研究表明，Si的電子-空穴對的結合能為3. 6eV,Si02的結合能為17. OeV, Irad (Si)劑量輻照在每立方厘米Si中產(chǎn)生4. 0-4. 2X IO13對電子-空穴對，Irad (SiO2)劑量輻照在每立方厘米SiO2中產(chǎn)生8. 0-8. 2 X IO12對電子-空穴對。因此，高能粒子在氧化硅介質中激發(fā)出的電子-空穴對只 有在硅中激發(fā)出的五十分之一。(2)氧化硅介質層內，以及氧化硅和Si的界面處存在數(shù)量龐大的復合中心，能為輻照產(chǎn)生的電子-空穴對提供更大的復合幾率和復合截面，有效降低了輻照電流。SiO2的氧原子在Si中有三個雜質能級兩個受主能級，分別位于價帶上面O. 35eV和導帶下面O. 38eV處，這兩個能級是位于Si禁帶中央附近的深能級，為有效的復合中心；ー個為施主能級,位于導帶下面O. 16eV處。大量雜質能級形成數(shù)量龐大的復合中心，使得產(chǎn)生的電子一空穴對在SiO2中的復合很快。(3)氧化硅介質層的存在有效阻止了器件漂移區(qū)電場的峰值向“漂移區(qū)/重摻雜襯底”的交界處移動，防止了寄生雙極型晶體管的雪崩注入型二次擊穿。因此，本發(fā)明提出的含氧化硅介質層的超結VDMOS結構具有比常規(guī)超結VDMOS結構更高的抗單粒子輻照能力。同時，本發(fā)明提出的抗單粒子輻照的超結VDMOS器件中，ニ氧化硅介質層存在于第二導電類型摻雜半導體柱區(qū)4下方，避開了器件正常工作時的電流通路，因此不會影響器件的導通電阻。ニ氧化硅介質層的存在還能在一定程度上提高器件的擊穿電壓。


圖I是傳統(tǒng)超結VDMOS器件的剖面結構示意圖。圖2-a本發(fā)明提供的抗單粒子輻照的超結VDMOS器件的剖面結構示意圖之一。圖2-b本發(fā)明提供的抗單粒子輻照的超結VDMOS器件的剖面結構示意圖之ニ。圖2-c本發(fā)明提供的抗單粒子輻照的超結VDMOS器件的剖面結構示意圖之三。附圖標記1是金屬化漏極電扱、2是第一導電類型重摻雜半導體襯底、3是第一導電類型輕摻雜半導體外延層、4是第二導電類型摻雜半導體柱區(qū)、5是第二導電類型半導體基區(qū)、6是第一導電類型重摻雜半導體源區(qū)、7是第二導電類型重摻雜半導體體區(qū)、8是柵氧化層、9是多晶硅柵電扱、10是場氧化層、11是金屬化源極電扱，12是ニ氧化硅介質層。
具體實施例方式一種抗單粒子輻照的超結VDMOS器件，其基本結構如圖2a 2c所示，包括第一導電類型重摻雜半導體襯底2、位于第一導電類型重摻雜半導體襯底2背面的金屬化漏極電極I、位于第一導電類型重摻雜半導體襯底2正面的第一導電類型輕摻雜半導體外延層3 ;第ー導電類型輕摻雜半導體外延層3頂部兩側分別具有ー個第二導電類型半導體基區(qū)5，每個第二導電類型半導體基區(qū)5中分別具有ー個第一導電類型重摻雜半導體源區(qū)6和ー個第ニ導電類型重摻雜半導體體區(qū)7 ;第一導電類型重摻雜半導體源區(qū)6和第二導電類型重摻雜半導體體區(qū)7 二者與金屬化源極電極11相接觸；柵氧化層8覆蓋于兩個第二導電類型半導體基區(qū)5和它們之間的第一導電類型輕摻雜半導體外延層3的表面，柵氧化層8上表面是多晶硅柵電極9，多晶硅柵電極9與金屬化源極電極11之間是場氧化層10。所述第一導電類型輕摻雜半導體外延層3中具有第二導電類型摻雜半導體柱區(qū)4，第二導電類型摻雜半導體柱區(qū)4與旁邊的第一導電類型輕摻雜半導體外延層3相間設置形成超結結構；所述第二導電類型摻雜半導體柱區(qū)4上端與第二導電類型半導體基區(qū)5相接觸；所述第二導電類型摻雜半導體柱區(qū)4下方具有ー層ニ氧化硅介質層12。上述技術方案中，所述ニ氧化硅介質層12可與第二導電類型摻雜半導體柱區(qū)4下端接觸，但和第一導電類型重摻雜半導體襯底2不接觸(如圖2-a所示);所述ニ氧化硅介質 層12也可位于第二導電類型摻雜半導體柱區(qū)4下方的第一導電類型輕摻雜半導體外延層3中，與第二導電類型摻雜半導體柱區(qū)4下端和第一導電類型重摻雜半導體襯底2均不接觸(如圖2-b所示)；所述ニ氧化硅介質層12還可與第一導電類型重摻雜半導體襯底2接觸，但與第二導電類型摻雜半導體柱區(qū)4下端不接觸(如圖2-c所示)。 上述技術方案中，當所述第一導電類型為N型、第二導電類型為P型時，所述抗單粒子輻照的超結VDMOS器件為N溝道VDMOS器件；當所述第一導電類型為P型、第二導電類型為N型時，所述抗單粒子輻照的超結VDMOS器件為P溝道VDMOS器件；所述半導體采用采用體硅、碳化硅、神化鎵、磷化銦或鍺硅。本發(fā)明提出的抗單粒子輻照的超結VDMOS器件，其實現(xiàn)方式與常規(guī)超結VDMOS器件大同小異，只是需要增加ニ氧化硅介質層4的制備步驟。其中二氧化硅介質層4的制備步驟增加在襯底外延生長第一導電類型輕摻雜半導體外延層3、深槽刻蝕之后，外延生長第ニ導電類型摻雜半導體柱區(qū)4之前進行。具體方式可采用氧離子注入、適當推阱的方式在深槽底部形成埋氧層(即ニ氧化硅介質層4)。
權利要求
1.一種抗單粒子輻照的超結VDMOS器件，包括第一導電類型重摻雜半導體襯底(2)、位于第一導電類型重摻雜半導體襯底(2)背面的金屬化漏極電極(I)、位于第一導電類型重摻雜半導體襯底(2)正面的第一導電類型輕摻雜半導體外延層(3);第一導電類型輕摻雜半導體外延層(3)頂部兩側分別具有一個第二導電類型半導體基區(qū)(5)，每個第二導電類型半導體基區(qū)(5)中分別具有一個第一導電類型重摻雜半導體源區(qū)(6)和一個第二導電類型重摻雜半導體體區(qū)(7);第一導電類型重摻雜半導體源區(qū)(6)和第二導電類型重摻雜半導體體區(qū)(7 ) 二者與金屬化源極電極(11)相接觸；柵氧化層(8 )覆蓋于兩個第二導電類型半導體基區(qū)(5)和它們之間的第一導電類型輕摻雜半導體外延層(3)的表面，柵氧化層(8)上表面是多晶硅柵電極(9)，多晶硅柵電極(9)與金屬化源極電極(11)之間是場氧化層(10); 所述第一導電類型輕摻雜半導體外延層(3)中具有第二導電類型摻雜半導體柱區(qū)(4)，第二導電類型摻雜半導體柱區(qū)(4)與旁邊的第一導電類型輕摻雜半導體外延層(3)相間設置形成超結結構；所述第二導電類型摻雜半導體柱區(qū)(4)上端與第二導電類型半導體基區(qū)(5)相接觸； 其特征在于，所述第二導電類型摻雜半導體柱區(qū)(4)下方具有一層二氧化硅介質層(12)。
2.根據(jù)權利要求I所述的抗單粒子輻照的超結VDMOS器件，其特征在于，所述二氧化硅介質層(12)與第二導電類型摻雜半導體柱區(qū)(4)下端接觸，但和第一導電類型重摻雜半導體襯底(2)不接觸。
3.根據(jù)權利要求I所述的抗單粒子輻照的超結VDMOS器件，其特征在于，所述二氧化硅介質層(12)也可位于第二導電類型摻雜半導體柱區(qū)(4)下方的第一導電類型輕摻雜半導體外延層(3)中，與第二導電類型摻雜半導體柱區(qū)(4)下端和第一導電類型重摻雜半導體襯底(2)均不接觸。
4.根據(jù)權利要求I所述的抗單粒子輻照的超結VDMOS器件，其特征在于，所述二氧化硅介質層(12 )與第一導電類型重摻雜半導體襯底(2 )接觸，但與第二導電類型摻雜半導體柱區(qū)(4)下端不接觸。
5.根據(jù)權利要求I、2、3或4所述的抗單粒子輻照的超結VDMOS器件，其特征在于，所述第一導電類型為N型，第二導電類型為P型。
6.根據(jù)權利要求I、2、3或4所述的抗單粒子輻照的超結VDMOS器件，其特征在于，所述第一導電類型為P型，第二導電類型為N型。
7.根據(jù)權利要求I、2、3或4所述的抗單粒子輻照的超結VDMOS器件，其特征在于，所述半導體采用采用體硅、碳化硅、砷化鎵、磷化銦或鍺硅。
全文摘要
一種抗單粒子輻照的超結VDMOS器件，屬于功率半導體器件技術領域。本發(fā)明在傳統(tǒng)超結VDMOS器件的超結結構中第二導電類型摻雜半導體柱區(qū)(4)的下方，引入一層二氧化硅介質層(12)。與傳統(tǒng)超結VDMOS結構相比，通過二氧化硅介質層(12)的引入，使得器件在受到單粒子輻照時產(chǎn)生的空穴-電子對數(shù)量大幅減少、復合速率加快，并可以防止了寄生雙極型晶體管的雪崩注入型二次擊穿。提高了器件的抗輻照能力，擴大了器件的應用領域。
文檔編號H01L29/78GK102760770SQ201210189789
公開日2012年10月31日 申請日期2012年6月11日 優(yōu)先權日2012年6月11日
發(fā)明者任敏, 宋詢奕, 張波, 張金平, 張鵬, 李澤宏, 趙起越, 鄧光敏 申請人:電子科技大學