專利名稱：一種像素結(jié)構(gòu)及其制造方法、顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及陣列基板技術(shù)領(lǐng)域，尤其涉及一種像素結(jié)構(gòu)及其制造方法、顯示裝置。
背景技術(shù)：
薄膜場效應(yīng)晶體管液晶顯示裝置(ThinFilm Transis-Liquid Crystal Display,TFT-LCD)具有體積小、功耗低、無輻射等優(yōu)點，在當(dāng)前的平板顯示器市場占據(jù)了主導(dǎo)地位。TFT-LCD器件是由陣列基板和彩膜基板對盒形成。在陣列基板中相互交叉地配置定義像素區(qū)域的柵極線和信號線，在各像素區(qū)域中配置了像素電極和薄膜晶體管(TFT)。將驅(qū)動信號施加到柵極線上，圖像數(shù)據(jù)通過信號線施加到像素電極。在彩膜基板上配置黑底，使光不能透過像素電極之外的區(qū)域，在各像素區(qū)域配置濾色層，在此基礎(chǔ)上配置公共電極；然后在陣列基板和彩膜基板之間充入液晶，通過如上加載驅(qū)動信號的像素電極的電壓來控制液晶的偏轉(zhuǎn)，進而控制光線的強弱，配合彩膜基板顯示所要表達的圖像。 然而傳統(tǒng)的陣列基板一般米用五道掩模板(5Mask)或四道掩模板(4Mask)エ藝制造過程，采用5Mask或4Maskエ藝制造出來的陣列基板，由于制造過程中掩模板數(shù)量較多，投入的開發(fā)費用較大；而且產(chǎn)線由于制造エ藝的復(fù)雜，需要配套大量的產(chǎn)線進行生產(chǎn)，増加了產(chǎn)線的投入成本。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種像素結(jié)構(gòu)及其制造方法、顯示裝置，能夠降低像素結(jié)構(gòu)制作的復(fù)雜度。為達到上述目的，本發(fā)明的技術(shù)方案是這樣實現(xiàn)的本發(fā)明提供了一種像素結(jié)構(gòu)制造方法，所述方法包括在玻璃基板上沉積金屬膜，通過第一道掩模板エ藝形成柵極和柵極線，依次進行柵絕緣GI層、鈍化PVX層的鍍膜；依次進行銦錫金屬氧化物ITO層、源漏SD金屬層、歐姆接觸層的沉積，通過第二道掩模板エ藝，形成薄膜晶體管TFT漏極、像素電極和位于所述TFT漏極之上的歐姆接觸層；依次進行半導(dǎo)體層、歐姆接觸層、SD金屬層的沉積，通過第三道掩模板エ藝，形成TFT源極以及TFT源極和漏極之間的半導(dǎo)體溝道。上述方案中，所述通過第二道掩模板エ藝，形成TFT漏極、像素電極和位于所述TFT漏極之上的歐姆接觸層為在沉積的歐姆接觸層上涂覆光刻膠，形成無光刻膠區(qū)域、第一厚度光刻膠區(qū)域、以及第ニ厚度光刻膠區(qū)域；進行第二道掩模板エ藝，形成TFT漏極、像素電極和位于所述TFT漏極之上的歐姆接觸層；其中，所述第一厚度光刻膠區(qū)域為所述TFT漏極上方的區(qū)域，所述第二厚度光刻膠區(qū)域為所述像素電極上方的區(qū)域，除去所述第一厚度光刻膠區(qū)域和所述第二厚度光刻膠區(qū)域的其他區(qū)域為無光刻膠區(qū)域。上述方案中，所述光刻膠的第一厚度和第二厚度的關(guān)系a/3 ^ b ^ a/2 ;其中,a為第一厚度，b為第二厚度；所述進行第二道掩模板エ藝，形成TFT漏極、像素電極和位于所述TFT漏極之上的歐姆接觸層為進行干法刻蝕，將無光刻膠區(qū)域的歐姆接觸層刻蝕掉；再進行SD金屬層的濕法刻蝕，將無光刻膠區(qū)域的SD金屬層刻蝕掉；最后進行ITO層濕法刻蝕，將像素電極以外的ITO層刻蝕掉；進行光刻膠的灰化，將第二厚度光刻膠區(qū)域的光刻膠灰化掉，露出第二厚度光刻膠覆蓋的區(qū)域，并依次對所述區(qū)域的歐姆接觸層進行干法刻蝕掉，對SD金屬層進行濕法刻蝕；
·
將剩余的光刻膠進行剝離，得到TFT漏極、像素電極和位于所述TFT漏極之上的歐姆接觸層。上述方案中，所述通過第三道掩模板エ藝，形成TFT源極以及TFT源極和漏極之間的半導(dǎo)體溝道在沉積的SD金屬層上涂覆光刻膠，形成無光刻膠區(qū)域、第三厚度光刻膠區(qū)域、以及第四厚度光刻膠區(qū)域；進行第三道掩模板エ藝，形成TFT源極、所述TFT源極與漏極之間的半導(dǎo)體溝道；其中，所述第三厚度光刻膠區(qū)域為所述TFT源級上方以及所述TFT源級和漏極之間區(qū)域上方的區(qū)域；所述第四厚度光刻膠區(qū)域為所述TFT漏極上方的區(qū)域；除去所述第三厚度光刻膠區(qū)域和所述第四厚度光刻膠區(qū)域的其他區(qū)域為無光刻膠區(qū)域。上述方案中，所述光刻膠的第三厚度和第四厚度的關(guān)系為c/3 < d < c/2 ;其中，c為第三厚度，d為第四厚度；所述進行第三道掩模板エ藝，形成TFT源極、所述TFT源極與漏極之間的半導(dǎo)體溝道為進行SD金屬層的濕法刻蝕，將無光刻膠區(qū)域的SD金屬層刻蝕掉；然后對所述歐姆接觸層、半導(dǎo)體層進行干法刻蝕，保留下被光刻膠覆蓋的膜層；進行光刻膠的灰化，將第四厚度光刻膠區(qū)域的光刻膠灰化掉，露出第四厚度光刻膠覆蓋的區(qū)域，并依次對所述區(qū)域的SD金屬層和歐姆接觸層分別進行刻蝕；將剩余的光刻膠進行剝離，得到TFT源極以及TFT源極和漏極之間的半導(dǎo)體溝道。上述方案中，所述a或c的取值范圍為2. Ium 2. 7um。本發(fā)明還提供了ー種像素結(jié)構(gòu)，包括TFT和像素電極，所述像素結(jié)構(gòu)是利用前面所述方法制作得到的像素結(jié)構(gòu)，其中，所述TFT的半導(dǎo)體溝道包括位于TFT漏極上方的第一歐姆接觸層、位于TFT源級下方的第二歐姆接觸層、以及位于所述第一歐姆接觸層和所述第二歐姆接觸層之間的半導(dǎo)體層。本發(fā)明還提供了一種陣列基板，所述陣列基板包括像素結(jié)構(gòu)，所述像素結(jié)構(gòu)是前面所述的像素結(jié)構(gòu)。本發(fā)明還提供了一種顯示裝置，所述顯示裝置包括前面所述的陣列基板。
本發(fā)明通過三道掩模板エ藝即可制得需要的像素結(jié)構(gòu)，并且在制造過程中未改變TFT的特性，實現(xiàn)エ藝過程最簡化，節(jié)省制造成本，有利于陣列基板的推廣應(yīng)用。


圖I為本發(fā)明像素結(jié)構(gòu)制造方法的實現(xiàn)流程示意圖；圖2為本發(fā)明像素結(jié)構(gòu)制造方法中第一道掩模板完成后像素結(jié)構(gòu)的剖面將結(jié)構(gòu)示意圖；圖3為基于圖2所示結(jié)構(gòu)形成GI層和PVX層后像素結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；圖4為本發(fā)明像素結(jié)構(gòu)制造方法中進行第二道掩模板エ藝時像素結(jié)構(gòu)的剖面結(jié)構(gòu)示意
圖5為本發(fā)明像素結(jié)構(gòu)制造方法中完成第二道掩模板エ藝后像素結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；圖6為本發(fā)明像素結(jié)構(gòu)制造方法中進行第三道掩模板エ藝時像素結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；圖7為本發(fā)明像素結(jié)構(gòu)制造方法中完成第三道掩模板エ藝后像素結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。附圖標(biāo)記說明I-玻璃基板；2_ 柵極線；3-GI 層；4-PVX 層;5_IT0 層;6_SD1 ;7-n+a_Si 半導(dǎo)體層；8-a-Si半導(dǎo)體層；9-n+a-Si半導(dǎo)體層；10_SD2 ;11_公共電極；12_厚度為a的光電膠；13-厚度為b的光電膠；14_厚度為c的光電膠；15_厚度為d的光電膠。
具體實施例方式本發(fā)明的基本思想為在玻璃基板上沉積金屬膜，通過第一道掩模板エ藝形成柵極和柵極線，進行柵絕緣(GI)層、鈍化(PVX)層的鍍膜；依次進行銦錫金屬氧化物(ITO)層、源漏(SD)金屬層、歐姆接觸層的沉積，通過第二道掩模板エ藝，形成TFT漏極、像素電極和位于所述TFT漏極之上的歐姆接觸層；依次進行半導(dǎo)體層、歐姆接觸層、SD金屬層的鍍膜，通過第三道掩模板エ藝，形成TFT源極以及TFT源極和漏極之間的半導(dǎo)體溝道。為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下舉實施例并參照附圖，對本發(fā)明進一歩詳細說明。圖I示出了本發(fā)明像素結(jié)構(gòu)制造方法的實現(xiàn)流程，如圖I所示，所述方法包括下述步驟步驟101，在玻璃基板上沉積金屬膜，通過第一道掩模板エ藝形成柵極和柵極線，依次進行GI層、PVX層的鍍膜；具體地，參照圖2示出的第一道掩模板完成后像素結(jié)構(gòu)的剖面結(jié)構(gòu)，本步驟具體為首先在玻璃基板I上鍍ー層金屬膜，再進行Maskエ藝，形成所需的柵極和柵極線2及公共電極線11的圖形；再進行濕法刻蝕，完成所需圖形的成形，最后進行剝離，形成最終所需要的圖形；具體エ藝過程同5Mask或4Maskエ藝,不再贅述。在圖2所示的陣列基板基礎(chǔ)上進行GI層和PVX層的成膜，其エ藝過程只需要成膜的エ藝，具體與正常的GI層與PVX層的形成一祥。首先鍍ー層GI膜=SiNx介質(zhì)，如圖3中標(biāo)注3所示；再鍍ー層PVX膜，介質(zhì)材料仍為SiNx，如圖3中標(biāo)注4所示。GI層和PVX層的膜鍍完成后當(dāng)前層不再需要Maskエ藝。步驟102，依次進行銦錫金屬氧化物(ITO)層、SD金屬層、歐姆接觸層的沉積，通過第二道掩模板エ藝，形成TFT漏極、像素電極和位于所述TFT漏極之上的歐姆接觸層；這里，所述歐姆接觸層具體可以為n+a-Si半導(dǎo)體層；具體地，參照圖4，依次進行ITO層5、源漏金屬層SD16、n+a-Si半導(dǎo)體層7的沉積；在沉積的n+a_Si半導(dǎo)體層7上涂覆光刻膠，形成無光刻膠區(qū)域、第一厚度光刻膠區(qū)域、以及第二厚度光刻膠區(qū)域；進行第二道掩模板エ藝，形成TFT漏極、像素電極和位于所述TFT漏極之上的n+a-Si半導(dǎo)體層；其中，所述第一厚度光刻膠區(qū)域為所述TFT漏極上方的區(qū)域，所述第二厚度光刻膠區(qū)域為所述像素電極上方的區(qū)域，除去所述第一厚度光刻膠區(qū)域和所述第二厚度光刻膠區(qū)域的其他區(qū)域為無光刻膠區(qū)域；具體如圖4所示，在所述TFT漏極上方覆蓋厚度為a的光刻膠12，在所述像素電極上方覆蓋厚度為b的光刻膠13 ;其中，所述a/3 < b < a/2，所述a 的取值范圍可以為2. Ium 2. 7um ；所述進行第二道掩模板エ藝，形成TFT漏極、像素電極和位于所述TFT漏極之上的n+a-Si半導(dǎo)體層為進行干法刻蝕，將無光刻膠區(qū)域的n+a-Si半導(dǎo)體層I刻蝕掉；再進行SD16的濕法刻蝕，將無光刻膠區(qū)域的SD16刻蝕掉；最后進行ITO層5濕法刻蝕，將像素電極以外的ITO層5刻蝕掉；進行光刻膠的灰化(ashing)，將第二厚度光刻膠區(qū)域的光刻膠即厚度為b的光刻膠13灰化掉，露出所述厚度為b的光刻膠13覆蓋的區(qū)域，并依次對所述區(qū)域的n+a-Si半導(dǎo)體層7進行干法刻蝕掉，對SD16進行濕法刻蝕；這里，由于a/3 < b < a/2,因此，厚度為b的光刻膠13灰化掉后，厚度為a的光刻膠12還會有部分剰余，將剩余的光刻膠進行剝離，得到TFT漏極、像素電極和位于所述TFT漏極之上的半導(dǎo)體層，如圖5所示。此時，圖5中的標(biāo)注6為TFT漏扱，標(biāo)注5為像素電極，標(biāo)注7為位于所述TFT漏極6之上的半導(dǎo)體層。步驟103，依次進行半導(dǎo)體層、歐姆接觸層、SD金屬層的沉積，通過第三道掩模板エ藝，形成TFT源極以及TFT源極和漏極之間的半導(dǎo)體溝道；這里，所述半導(dǎo)體層具體可以為a-Si半導(dǎo)體層，所述歐姆接觸層具體可以為n+a-Si半導(dǎo)體層；具體地，參照圖6，依次進行a-Si半導(dǎo)體層8、n+a-Si半導(dǎo)體層9、SD210的鍍膜；在沉積的SD210上涂覆光刻膠，形成無光刻膠區(qū)域、第三厚度光刻膠區(qū)域、以及第四厚度光刻膠區(qū)域；進行第三道掩模板エ藝，形成TFT源極、所述TFT源極與漏極之間的半導(dǎo)體溝道；其中，所述第三厚度光刻膠區(qū)域為所述TFT源級上方以及所述TFT源級和漏極之間區(qū)域上方的區(qū)域；所述第四厚度光刻膠區(qū)域為所述TFT漏極上方的區(qū)域；除去所述第三厚度光刻膠區(qū)域和所述第四厚度光刻膠區(qū)域的其他區(qū)域為無光刻膠區(qū)域。具體如圖6所示，在所述TFT源極上方覆蓋厚度為c的光刻膠14，在所述TFT源極與漏極之間區(qū)域和所述TFT漏極的上方覆蓋厚度為d的光刻膠15 ;其中，所述c/3 < d < c/2，所述c的取值范圍可以為2. Ium 2. 7um ；所述進行第三道掩模板エ藝，形成TFT源極、所述TFT源極與漏極之間的半導(dǎo)體溝道具體為進行SD210的濕法刻蝕，將無光刻膠區(qū)域的SD210刻蝕掉；然后對所述n+a_Si半導(dǎo)體層9、a-Si半導(dǎo)體層8進行干法刻蝕，保留下被光刻膠覆蓋的膜層；進行光刻膠的灰化，將第四厚度光刻膠區(qū)域的光刻膠即厚度為d的光刻膠15灰化掉，露出所述厚度為d的光刻膠15覆蓋的區(qū)域，并依次對所述區(qū)域的SD210和n+a-Si半導(dǎo)體層9分別進行刻蝕；這里，由于c/3彡d彡c/2,因此，厚度為d的光刻膠15灰化掉后，厚度為c的光刻膠14還會有部分剰余，將剩余的光刻膠進行剝離，得到TFT源極以及TFT源極和漏極之間的半導(dǎo)體溝道，如圖7所示，此時，圖7中的標(biāo)注10即為TFT的源極，標(biāo)注6為TFT的漏極，標(biāo)注9、8、7構(gòu)成源極10和漏極6之間的半導(dǎo)體溝道，由 圖7看出，半導(dǎo)體溝道中各層不在ー個平面上，而為立體式分布關(guān)系。本發(fā)明還提供ー種像素結(jié)構(gòu)，包括TFT和像素電極，且所述像素結(jié)構(gòu)為利用如上所述方法制作得到的像素結(jié)構(gòu)，其中，所述TFT的半導(dǎo)體溝道包括位于TFT漏極上方的第一歐姆接觸層、位于TFT源級下方的第二歐姆接觸層、以及位于所述第一歐姆接觸層和所述第二歐姆接觸層之間的半導(dǎo)體層；其中，所述第一歐姆接觸層和第二歐姆接觸層具體可以為n+a-Si半導(dǎo)體層；所述半導(dǎo)體層具體可以為a-Si半導(dǎo)體層；具體可參考圖7，其中，上述第一歐姆接觸層具體為圖7中的n+a-Si半導(dǎo)體層7，第二歐姆接觸層具體為圖7中的n+a-Si半導(dǎo)體層9，半導(dǎo)體層具體可以為圖7中的a_Si半導(dǎo)體層8 ；n+a-Si半導(dǎo)體層7位于TFT漏極6的上方，n+a-Si半導(dǎo)體層9位于TFT源級10的下方，a-Si半導(dǎo)體層8位于n+a-Si半導(dǎo)體層7和n+a-Si半導(dǎo)體層9之間，因此,組成TFT半導(dǎo)體溝道中各層不在ー個平面上，而為立體式分布關(guān)系。本發(fā)明還提供一種陣列基板，所述陣列基板包括為如上所述的像素結(jié)構(gòu)。本發(fā)明還提供了一種顯示裝置，所述顯示裝置包括如上所述的陣列基板。以上所述，僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。
權(quán)利要求
1.一種像素結(jié)構(gòu)制造方法，其特征在于，所述方法包括 在玻璃基板上沉積金屬膜，通過第一道掩模板エ藝形成柵極和柵極線，依次進行柵絕緣GI層、鈍化PVX層的鍍膜； 依次進行銦錫金屬氧化物ITO層、源漏SD金屬層、歐姆接觸層的沉積，通過第二道掩模板エ藝，形成薄膜晶體管TFT漏極、像素電極和位于所述TFT漏極之上的歐姆接觸層； 依次進行半導(dǎo)體層、歐姆接觸層、SD金屬層的沉積，通過第三道掩模板エ藝，形成TFT源極以及TFT源極和漏極之間的半導(dǎo)體溝道。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述通過第二道掩模板エ藝，形成TFT漏極、像素電極和位于所述TFT漏極之上的歐姆接觸層為 在沉積的歐姆接觸層上涂覆光刻膠，形成無光刻膠區(qū)域、第一厚度光刻膠區(qū)域、以及第ニ厚度光刻膠區(qū)域； 進行第二道掩模板エ藝，形成TFT漏極、像素電極和位于所述TFT漏極之上的歐姆接觸層； 其中，所述第一厚度光刻膠區(qū)域為所述TFT漏極上方的區(qū)域，所述第二厚度光刻膠區(qū)域為所述像素電極上方的區(qū)域，除去所述第一厚度光刻膠區(qū)域和所述第二厚度光刻膠區(qū)域的其他區(qū)域為無光刻膠區(qū)域。
3.根據(jù)權(quán)利要求2所述的方法，其特征在干，所述光刻膠的第一厚度和第二厚度的關(guān)系a/3 < b < a/2 ;其中，a為第一厚度，b為第二厚度； 所述進行第二道掩模板エ藝，形成TFT漏極、像素電極和位于所述TFT漏極之上的歐姆接觸層為 進行干法刻蝕，將無光刻膠區(qū)域的歐姆接觸層刻蝕掉；再進行SD金屬層的濕法刻蝕，將無光刻膠區(qū)域的SD金屬層刻蝕掉；最后進行ITO層濕法刻蝕，將像素電極以外的ITO層刻蝕掉； 進行光刻膠的灰化，將第二厚度光刻膠區(qū)域的光刻膠灰化掉，露出第二厚度光刻膠覆蓋的區(qū)域，并依次對所述區(qū)域的歐姆接觸層進行干法刻蝕掉，對SD金屬層進行濕法刻蝕；將剩余的光刻膠進行剝離，得到TFT漏極、像素電極和位于所述TFT漏極之上的歐姆接觸層。
4.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述通過第三道掩模板エ藝，形成TFT源極以及TFT源極和漏極之間的半導(dǎo)體溝道 在沉積的SD金屬層上涂覆光刻膠，形成無光刻膠區(qū)域、第三厚度光刻膠區(qū)域、以及第四厚度光刻膠區(qū)域； 進行第三道掩模板エ藝，形成TFT源極、所述TFT源極與漏極之間的半導(dǎo)體溝道； 其中，所述第三厚度光刻膠區(qū)域為所述TFT源級上方以及所述TFT源級和漏極之間區(qū)域上方的區(qū)域；所述第四厚度光刻膠區(qū)域為所述TFT漏極上方的區(qū)域；除去所述第三厚度光刻膠區(qū)域和所述第四厚度光刻膠區(qū)域的其他區(qū)域為無光刻膠區(qū)域。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述光刻膠的第三厚度和第四厚度的關(guān)系為c/3 < d < c/2 ;其中，c為第三厚度，d為第四厚度； 所述進行第三道掩模板エ藝，形成TFT源極、所述TFT源極與漏極之間的半導(dǎo)體溝道為進行SD金屬層的濕法刻蝕，將無光刻膠區(qū)域的SD金屬層刻蝕掉；然后對所述歐姆接觸層、半導(dǎo)體層進行干法刻蝕，保留下被光刻膠覆蓋的膜層； 進行光刻膠的灰化，將第四厚度光刻膠區(qū)域的光刻膠灰化掉，露出第四厚度光刻膠覆蓋的區(qū)域，并依次對所述區(qū)域的SD金屬層和歐姆接觸層分別進行刻蝕； 將剩余的光刻膠進行剝離，得到TFT源極以及TFT源極和漏極之間的半導(dǎo)體溝道。
6.根據(jù)權(quán)利要求3或5所述的方法，其特征在干，所述a或c的取值范圍為2.Ium 2.7um。
7.ー種像素結(jié)構(gòu)，包括TFT和像素電極，其特征在于，所述像素結(jié)構(gòu)是利用權(quán)利要求I至6任一項所述方法制作得到的像素結(jié)構(gòu)，其中， 所述TFT的半導(dǎo)體溝道包括位于TFT漏極上方的第一歐姆接觸層、位于TFT源級下方的第二歐姆接觸層、以及位于所述第一歐姆接觸層和所述第二歐姆接觸層之間的半導(dǎo)體層。
8.—種陣列基板，其特征在于，所述陣列基板包括像素結(jié)構(gòu)，所述像素結(jié)構(gòu)是如權(quán)利要求7所述的像素結(jié)構(gòu)。
9.一種顯示裝置，其特征在于，所述顯示裝置包括如權(quán)利要求8所述的陣列基板。
全文摘要
本發(fā)明提供了一種像素結(jié)構(gòu)及其制造方法、顯示裝置，所述方法包括通過第一道掩模板工藝形成柵極線后，依次進行柵絕緣(GI)層、鈍化(PVX)層的鍍膜；通過第二道掩模板工藝，得到TFT漏極、像素電極和位于所述TFT漏極之上的半導(dǎo)體層；通過第三道掩模板工藝，得到TFT源極以及TFT源極和漏極之間的半導(dǎo)體溝道。本發(fā)明通過三道掩模板工藝即可制得需要的像素結(jié)構(gòu)，并且在制造過程中未改變TFT的特性，實現(xiàn)工藝過程最簡化，節(jié)省制造成本，有利于陣列基板的推廣應(yīng)用。
文檔編號H01L27/12GK102779783SQ201210181978
公開日2012年11月14日 申請日期2012年6月4日 優(yōu)先權(quán)日2012年6月4日
發(fā)明者沈奇雨 申請人:北京京東方光電科技有限公司