專利名稱：Rf ldmos中改善漏電的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路領(lǐng)域中改善漏電的方法，特別是涉及ー種RFLDMOS (射頻橫向擴(kuò)散金屬氧化物半導(dǎo)體)中改善漏電的方法。
背景技術(shù)：
P型RF LDMOS主要應(yīng)用于開關(guān)，對導(dǎo)通電阻和漏電有很高的要求。而在復(fù)雜的エ藝中，刻蝕帶來的離子聚合物損傷不可避免，所造成的漏電已經(jīng)不能忽視。眾所周知，硅片表面均勻的等離子聚合物是不會產(chǎn)生表面電荷的，但是對于復(fù)雜的圖像刻蝕，如柵刻蝕、側(cè)墻刻蝕等，就會在刻蝕的局部小范圍內(nèi)產(chǎn)生正向電荷，相反的，在刻蝕空間比較大的區(qū)域形成反向電荷，如果等離子聚合物分布均勻，正反向電場綜合不會產(chǎn)生電流，但實際上，等離子聚合物是不均勻分布的，就會在硅片表面即柵氧化層中陷入電荷，產(chǎn)生電荷流動(如圖1所示)，從而帶來柵極與漏極或源極之間的漏電(如圖2所示)。為了降低器件的漏電，就要盡量減少和清除掉等離子聚合物及其帶來的損傷。然而，現(xiàn)有的RF LDMOS產(chǎn)品エ藝都沒有對刻蝕所造成的損傷進(jìn)行修復(fù)的步驟，以降低漏電。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供ー種RF LDMOS中改善漏電的方法。通過該方法，可將受到損傷的犧牲氧化層去除掉，能減少界面態(tài)電荷、懸掛鍵等，從而減低漏電。為解決上述技術(shù)問題，本發(fā)明的RF LDMOS中改善漏電的方法，包括步驟(I)在多晶硅柵極刻蝕形成后，在犧牲氧化層(第二氧化層)表面和多晶硅柵極的周圍(包括多晶娃柵極兩側(cè)面和多晶娃柵極表面)淀積第一氧化層；(2)干法刻蝕淀積的第一氧化層，形成多晶硅柵極側(cè)墻；(3)濕法去除柵極兩側(cè)的犧牲氧化層(第二氧化層);(4)進(jìn)行源漏注入及側(cè)墻エ藝，完成RF LDMOS的制作。所述步驟(I)中，淀積的方法，包括低壓化學(xué)氣相淀積；第一氧化層，包括氧化硅層；第一氧化層的厚度為200 500埃。所述步驟(2)中，側(cè)墻的厚度范圍如有150 400埃。為盡可能的降低漏電，需要減少干法刻蝕帶來的等離子聚合物帶來的損傷，因此，通過采用本發(fā)明，不僅エ藝實現(xiàn)簡單，而且可減少干法刻蝕帶來的等離子聚合物帶來的損傷，降低漏電。通過本發(fā)明柵刻蝕后的エ藝修復(fù)，可將漏電在原來基礎(chǔ)之上降低至少ー個數(shù)量級，而且沒有對其他參數(shù)產(chǎn)生任何影響，即不會對器件的其他性能造成影響。


下面結(jié)合附圖與具體實施方式
對本發(fā)明作進(jìn)ー步詳細(xì)的說明圖1是硅片表面的電荷流動示意圖；圖2是常規(guī)多晶硅柵極刻蝕的結(jié)構(gòu)示意圖；其中，《圖標(biāo)表示漏電位置；
圖3是采用本發(fā)明的方法后的結(jié)構(gòu)示意圖；圖4是多晶硅柵極刻蝕后的結(jié)構(gòu)示意圖；圖5是多晶硅柵極刻蝕后，用低壓化學(xué)氣相淀積氧化硅后的結(jié)構(gòu)示意圖；圖6是干法刻蝕掉淀積的氧化硅后，形成小的側(cè)墻的結(jié)構(gòu)示意圖；圖7是采用常規(guī)工藝與本發(fā)明制作的RF LDMOS單管器件的擊穿電壓比較圖。圖中附圖標(biāo)記說明如下I為N型硅襯底，2為N型外延，3為P型多晶硅深槽，4為低壓P型講，5為N型摻雜形成溝道區(qū)，6為柵氧化層，7為多晶硅柵，8為柵極金屬硅化物，9為多晶硅柵極側(cè)墻，10為犧牲氧化層，11為低壓化學(xué)氣相淀積的氧化硅。
具體實施例方式本發(fā)明的RF LDMOS中改善漏電的方法，包括步驟(I)經(jīng)N型外延2上，依次淀積氧化硅層、多晶硅柵層、柵極金屬硅化物層，刻蝕，形成多晶硅柵極(如圖3所示)，在犧牲氧化層10表面和多晶硅柵極的兩側(cè)面及其多晶硅柵極表面，米用低壓化學(xué)氣相淀積法淀積氧化娃層11 (如圖4所不)，厚度為200 500埃；其中，犧牲氧化層材質(zhì)是氧化硅； (2)干法刻蝕犧牲氧化層10表面和多晶硅柵極表面淀積的氧化硅層11，形成多晶硅柵極側(cè)墻9 (如圖5所示)，多晶硅柵極側(cè)墻9的厚度為150 400埃；(3)按常規(guī)的濕法，去除柵極兩側(cè)(有源區(qū))的犧牲氧化層10 (如圖6所示)；(4)按常規(guī)的工藝，進(jìn)行源漏注入及側(cè)墻工藝，完成RF LDMOS的制作。本發(fā)明在柵刻蝕后，增加改善等離子聚合物帶來的損傷的工藝步驟，即本發(fā)明在多晶硅刻蝕后，添加如上所述的步驟，形成小的氧化硅層側(cè)墻，可以保護(hù)柵氧化層。同時，經(jīng)濕法去除剩余的犧牲氧化層后，仍可按照正常的工藝步驟進(jìn)行操作，制備RF LDM0S。經(jīng)采用常規(guī)工藝(優(yōu)化前)與本發(fā)明的方法(優(yōu)化后)制作RF LDMOS產(chǎn)品后，檢測其產(chǎn)品的擊穿電壓，如圖7所示，采用本發(fā)明的方法，即通過增加3步工藝，將柵刻蝕所帶來的損傷降低了，而且產(chǎn)品器件的漏電能降低至少一個數(shù)量級，同時，不影響產(chǎn)品其他性能，因此，本發(fā)明可有效地減少刻蝕帶來的損傷，降低產(chǎn)品的漏電，而且不會對器件的其他性能造成影響。
權(quán)利要求
1.ー種RF LDMOS中改善漏電的方法，其特征在于，包括步驟 (1)在多晶硅柵極刻蝕形成后，在犧牲氧化層表面和多晶硅柵極的周圍，淀積第一氧化層； (2)干法刻蝕淀積的第一氧化層，形成多晶硅柵極側(cè)墻； (3)濕法去除柵極兩側(cè)的犧牲氧化層； (4)進(jìn)行源漏注入及側(cè)墻エ藝，完成RFLDMOS的制作。
2.如權(quán)利要求1所述的方法，其特征在于所述步驟(1)中，多晶硅柵極的周圍包括多晶娃棚極兩側(cè)面和多晶娃棚極表面； 淀積的方法，包括低壓化學(xué)氣相淀積。
3.如權(quán)利要求1所述的方法，其特征在于所述步驟(1)中，第一氧化層，包括氧化硅層。
4.如權(quán)利要求3所述的方法，其特征在于所述步驟(1)中，第一氧化層的厚度為200 500 埃。
5.如權(quán)利要求1所述的方法，其特征在于所述步驟(2)中，側(cè)墻的厚度為150 400埃。
全文摘要
本發(fā)明公開了一種RF LDMOS中改善漏電的方法，包括1)在多晶硅柵極刻蝕形成后，在犧牲氧化層表面和多晶硅柵極的周圍，淀積第一氧化層；2)干法刻蝕淀積的第一氧化層，形成多晶硅柵極側(cè)墻；3)濕法去除柵極兩側(cè)的犧牲氧化層；4)進(jìn)行源漏注入及側(cè)墻工藝，完成RF LDMOS的制作。本發(fā)明不僅工藝實現(xiàn)簡單，而且可減少干法刻蝕帶來的等離子聚合物帶來的損傷，降低漏電。通過本發(fā)明柵刻蝕后的工藝修復(fù)，可將漏電在原來基礎(chǔ)之上降低至少一個數(shù)量級，而且沒有對其他參數(shù)產(chǎn)生任何影響。
文檔編號H01L29/78GK103035529SQ201210180119
公開日2013年4月10日 申請日期2012年6月4日 優(yōu)先權(quán)日2012年6月4日
發(fā)明者遇寒 申請人:上海華虹Nec電子有限公司