專利名稱：半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法。尤其涉及具有將半導(dǎo)體芯片安裝在被安裝體上的結(jié)構(gòu)的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
隨著LSI的高集成化、高性能化和高功能化，成品率下降、安裝面積增大、成本上升等的問題越發(fā)變得嚴(yán)重。近年來，兼顧了這些問題和LSI性能的Sip (系統(tǒng)級封裝)倍受關(guān)注。Sip可分為封裝積層型、芯片堆疊(chip stack)型、芯片上芯片(chip on chip)型 等各種構(gòu)造，其中尤其芯片上芯片型構(gòu)造由于能夠以短的布線長度將芯片彼此多管腳連接而有利于高速化、低功耗化。芯片上芯片型的SiP通過例如將存儲芯片和邏輯電路芯片分別經(jīng)由形成在芯片上的微凸塊并以使芯片的活性面彼此面對面的方式相對配置并連接來實(shí)現(xiàn)。通常，在芯片上芯片型的SiP中，為保護(hù)凸塊而在經(jīng)由凸塊連接的芯片之間封入被稱為底充膠(underfill)材料的液體狀樹脂。底充膠材料例如通過圖19所示的方法(例如，參考專利文獻(xiàn)I)被封入到芯片之間。即，將第一半導(dǎo)體芯片I和安裝在其上的第二半導(dǎo)體芯片2(包括沒有圖示的擴(kuò)散層、晶體管、布線層等)經(jīng)由凸塊3連接，在該狀態(tài)下使用針頭4供應(yīng)底充膠材料5。此時，將底充膠材料5滴到第一半導(dǎo)體芯片I的表面中的第二半導(dǎo)體芯片2的附近位置。于是，底充膠材料5潤濕第一半導(dǎo)體芯片I的表面并擴(kuò)展至第二半導(dǎo)體芯片2的端部，并由此通過毛細(xì)現(xiàn)象滲透到芯片間的空隙中。另外，通過毛細(xì)現(xiàn)象滲透的底充膠材料5如圖20A、圖20B所示，在第二半導(dǎo)體芯片2的外圍部形成朝底部擴(kuò)展的填角6 (fillet)。之后，通過熱處理使底充膠材料5固化。由此，在防止凸塊3因應(yīng)力集中而產(chǎn)生裂紋的同時減緩吸濕等外部應(yīng)力的影響，并且確保了上下芯片間的連接可靠性。專利文獻(xiàn)I :日本專利文獻(xiàn)特開2005-276879號公報。

發(fā)明內(nèi)容
底充膠材料的封入處理利用下面的(I) (3)的現(xiàn)象來進(jìn)行。(I)底充膠材料5的滴下。(2)被滴下的底充膠材料5潤濕第一半導(dǎo)體芯片I的表面并擴(kuò)散的現(xiàn)象。(3)潤濕擴(kuò)散了的底充膠材料5通過毛細(xì)現(xiàn)象滲透到芯片間的空隙中的現(xiàn)象。此時，為了在芯片間的間隙中不產(chǎn)生空洞(氣泡)地使底充膠材料5滲透，最好第一半導(dǎo)體芯片I的表面的潤濕擴(kuò)展性高、即表面張力小。另外，為了使底充膠材料5無空洞地均勻滲透，最好不存在局部潤濕擴(kuò)展性差的部分。另一方面，根據(jù)LSI的圖案，如圖21所示，會在第一半導(dǎo)體芯片I的表面上通過覆蓋LSI的最上層的布線圖案7的鈍化膜8而形成臺階部9。特別是如圖22A 圖22C所示，當(dāng)最上層的布線圖案7與底充膠材料5的滲透方向Y垂直地形成時，鈍化膜8的臺階部9將與布線圖案7平行地形成。因此，底充膠材料5的流動性受鈍化膜8在臺階部9處的表面張力的阻礙。因此，例如由于第一半導(dǎo)體芯片I的制造偏差，底充膠材料5到達(dá)第二半導(dǎo)體芯片2端部的速度和量將根據(jù)每個芯片而變化。其結(jié)果是，例如圖23所示，在上下芯片間的空隙中產(chǎn)生空洞11，成為引起連接部的可靠性變差的主要原因。另外，如果底充膠5的流動性受阻，則在該封入處理中將喪失上述⑴ (3)間的平衡。因此，例如與潤濕第一半導(dǎo)體芯片I的表面并擴(kuò)散的底充膠材料5或滲透到芯片間的空隙中的底充膠材料5相比，有時從針頭4滴下的底充膠材料5的量會過剩。在這種情況下，如上述圖23所示，在供應(yīng)區(qū)域10附近的第二半導(dǎo)體芯片2上發(fā)生底充膠材料5的攀移(蔓延)12。其結(jié)果是存在以下的問題；在本應(yīng)被底充膠材料5填充的上下芯片間的空隙中產(chǎn)生上述的空洞11，從而連接部的可靠性變差。另外，由于發(fā)生攀移12，將導(dǎo)致底充膠材料5填充不足。
··
特別是近年來隨著LSI的集成化技術(shù)的提高和對小型化的要求，在芯片上芯片型的半導(dǎo)體裝置(SiP)中研究了第一半導(dǎo)體芯片I的進(jìn)一步的小型化。因此，即使依照第二半導(dǎo)體芯片2的芯片尺寸供應(yīng)規(guī)定量的底充膠材料5，也需要將該供應(yīng)區(qū)域10靠近第二半·導(dǎo)體芯片2來設(shè)定。其結(jié)果是，例如在第二半導(dǎo)體芯片2的端面和針頭4之間毛細(xì)管力起作用，從而上述攀移12將變得更加容易發(fā)生。近年來，芯片的層疊技術(shù)得到很大進(jìn)步，常常將三個以上半導(dǎo)體芯片(LSI芯片等)堆疊并容納在一個封裝中。如上所述，在芯片上芯片型構(gòu)造中，當(dāng)在安裝于第一半導(dǎo)體芯片I上的第二半導(dǎo)體芯片2上層疊沒有圖示的第三半導(dǎo)體芯片時，上述底充膠材料5的攀移12將成為障礙。具體地說，如圖24所示，由于發(fā)生底充膠材料5的攀移12，層疊在其上的第三半導(dǎo)體芯片13的姿勢發(fā)生傾斜，或者芯片間的貼緊性變差。另外，當(dāng)與被層疊的第三半導(dǎo)體芯片13—并進(jìn)行樹脂密封時，第三半導(dǎo)體13上的樹脂厚度會發(fā)生偏差，從而產(chǎn)生樹脂填充不夠。由此導(dǎo)致成品率或可靠性下降。本發(fā)明其目的在于，提供一種半導(dǎo)體裝置及其制造方法，該半導(dǎo)體裝置具有將半導(dǎo)體芯片安裝在被安裝體上的結(jié)構(gòu)，并且能夠防止底充膠材料攀移到半導(dǎo)體芯片上或避免空洞的產(chǎn)生。本發(fā)明涉及一種半導(dǎo)體裝置，包括在第一主表面上形成有布線圖案的被安裝體；半導(dǎo)體芯片，該半導(dǎo)體芯片安裝在所述被安裝體的形成有所述布線圖案的表面上；以及底充膠材料，該底充膠材料被填充在所述被安裝體和所述半導(dǎo)體芯片之間，并在所述半導(dǎo)體芯片的外圍部形成填角；其中，在所述被安裝體上的、界定安裝所述半導(dǎo)體芯片的芯片安裝區(qū)域的四個邊部中所述填角被形成為最長的邊部的外側(cè)，形成將所述底充膠材料引導(dǎo)至所述被安裝體和所述半導(dǎo)體芯片之間的導(dǎo)入部。在本發(fā)明涉及的半導(dǎo)體裝置中，在該半導(dǎo)體裝置的制造工序中被供應(yīng)到被安裝體上的底充膠材料通過導(dǎo)入部被引導(dǎo)至半導(dǎo)體芯片的邊部(芯片端)。并且，到達(dá)至半導(dǎo)體芯片的邊部的底充膠材料通過毛細(xì)現(xiàn)象滲透到被安裝體和半導(dǎo)體芯片之間，并在半導(dǎo)體芯片的外圍部形成填角。本發(fā)明涉及一種半導(dǎo)體裝置的制造方法，包括將半導(dǎo)體芯片安裝到在第一主表面上形成有布線圖案的被安裝體上的安裝工序；以及通過在所述被安裝體和所述半導(dǎo)體芯片之間填充底充膠材料來在所述半導(dǎo)體芯片的外圍部形成填角的填充工序；其中，在所述安裝工序前，在所述被安裝體上的、在界定安裝所述半導(dǎo)體芯片的芯片安裝區(qū)域的四個邊部中最靠近被供應(yīng)所述底充膠材料的邊部的外側(cè)形成導(dǎo)入部，在所述填充工序中，利用所述導(dǎo)入部將所述底充膠材料引導(dǎo)到所述被安裝體和所述半導(dǎo)體芯片之間。在本發(fā)明涉及的半導(dǎo)體裝置的制造方法中，在進(jìn)行安裝工序后，為了在被安裝體和半導(dǎo)體芯片之間填充底充膠材料，向被安裝體上的供應(yīng)區(qū)域供應(yīng)底充膠材料。于是，底充膠材料在被安裝體上通過導(dǎo)入部被引導(dǎo)至半導(dǎo)體芯片的邊部(芯片端)。并且，到達(dá)至半導(dǎo)體芯片的邊部的底充膠材料通過毛細(xì)現(xiàn)象滲透到被安裝體和半導(dǎo)體芯片之間，并在半導(dǎo)體芯片的外圍部形成填角。發(fā)明效果根據(jù)本發(fā)明，在具有將半導(dǎo)體芯片安裝在被安裝體上的結(jié)構(gòu)的半導(dǎo)體裝置中，能夠防止底充膠材料攀移到半導(dǎo)體芯片上或空洞的產(chǎn)生。由此，能夠提高半導(dǎo)體裝置的連接可靠性和成品率。


圖1A、圖IB是示出本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的圖；圖2是示出設(shè)定在第一半導(dǎo)體芯片上的底充膠材料的供應(yīng)區(qū)域和芯片安裝區(qū)域的位置的平面圖；圖3是第一半導(dǎo)體芯片的截面圖；圖4是本發(fā)明第一實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片之前的第一半導(dǎo)體芯片的元件形成面的一部分；圖5是圖4的J-J截面圖；圖6是用于說明本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置的制造方法的圖(之一)；圖7是用于說明本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置的制造方法的圖(之二)；圖8是用于說明本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置的制造方法的圖(之三)；圖9是示出本發(fā)明第二實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片之前的第一半導(dǎo)體芯片的元件形成面的一部分；圖10是示出本發(fā)明第三實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片之前的第一半導(dǎo)體芯片的元件形成面的一部分；圖11是示出本發(fā)明第三實(shí)施方式涉及的半導(dǎo)體裝置的另一結(jié)構(gòu)的圖；圖12是示出本發(fā)明第四實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片之前的第一半導(dǎo)體芯片的元件形成面的一部分；圖13是示出本發(fā)明第五實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片之前的第一半導(dǎo)體芯片的元件形成面的一部分；圖14是示出本發(fā)明第六實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片之前的第一半導(dǎo)體芯片的元件形成面的一部分；圖15是示出本發(fā)明第六實(shí)施方式的半導(dǎo)體裝置的另一結(jié)構(gòu)的圖；圖16是示出本發(fā)明第七實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片之前的第一半導(dǎo)體芯片的元件形成面的一部分；圖17是示出本發(fā)明第八實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片之前的第一半導(dǎo)體芯片的元件形成面的一部分；圖18是示出本發(fā)明第九實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片之前的第一半導(dǎo)體芯片的元件形成面的一部分；圖19是不出底充膠材料封入處理的一個例子的圖；圖20A、圖20B是通過底充膠材料的填充而形成了攀移的圖；圖21是示出半導(dǎo)體芯片的截面構(gòu)造的圖；圖22A 圖22C是示出底充膠材料的供應(yīng)區(qū)域和半導(dǎo)體芯片的表面狀態(tài)的圖；
圖23是用于說明現(xiàn)有技術(shù)問題的圖(之一)；圖24是用于說明現(xiàn)有技術(shù)問題的圖(之二)。
具體實(shí)施例方式下面，參考附圖對本發(fā)明的具體實(shí)施方式
進(jìn)行詳細(xì)的說明。另外，本發(fā)明的技術(shù)范圍并不限定于下述的實(shí)施方式，還包括在可導(dǎo)出通過發(fā)明的構(gòu)成要件及其組合得到的特定效果的范圍內(nèi)施加了各種變更和改進(jìn)的方式。本發(fā)明的實(shí)施方式按以下的順序進(jìn)行說明。另外，在該實(shí)施方式中，對于與上述圖19 圖24所舉出的各個部分相同的部分，標(biāo)以相同的標(biāo)號來進(jìn)行說明。I.半導(dǎo)體裝置的結(jié)構(gòu)2.第一實(shí)施方式3.第二實(shí)施方式4.第三實(shí)施方式5.第四實(shí)施方式6.第五實(shí)施方式7.第六實(shí)施方式8.第七實(shí)施方式9.第八實(shí)施方式10.第九實(shí)施方式〈I.半導(dǎo)體裝置的結(jié)構(gòu)>圖I是示出本發(fā)明實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的圖。圖中示出的半導(dǎo)體裝置100被構(gòu)成為包括第一半導(dǎo)體芯片I和第二半導(dǎo)體芯片2。各個半導(dǎo)體芯片1、2在功能上可具有任意的功能。例如其中一個半導(dǎo)體芯片可以是存儲器芯片，另一個半導(dǎo)體芯片可以是邏輯電路芯片，但也可以具有除此以外的功能。另外，這里作為一個示例，舉例說明將第一半導(dǎo)體芯片I用作被安裝體的芯片上芯片型的半導(dǎo)體裝置，但本發(fā)明不限于此，也可以將沒有圖示的布線基板(例如，硅內(nèi)插基板等)作為被安裝體。第一半導(dǎo)體芯片I和第二半導(dǎo)體芯片2在平面上觀看時分別形成為四邊形(長方形、正方形等)。第一半導(dǎo)體芯片I具有比第二半導(dǎo)體芯片2大的外形尺寸。在第一半導(dǎo)體芯片I的主表面上形成有沒有圖示的半導(dǎo)體元件(例如晶體管等)，在第二半導(dǎo)體芯片2的主表面上也形成有沒有圖示的半導(dǎo)體元件。第一半導(dǎo)體芯片I和第二半導(dǎo)體芯片2彼此以將主表面(元件形成面)相向的狀態(tài)經(jīng)由凸塊3電連接并且機(jī)械連接。凸塊3例如使用由Sn(錫)-Ag(銀)合金構(gòu)成的焊接凸塊而形成。第二半導(dǎo)體芯片2被安裝在第一半導(dǎo)體芯片I上。如圖2的平面圖所示，在第一半導(dǎo)體芯片I的主表面(元件形成面)上設(shè)定有用于安裝第二半導(dǎo)體芯片2的芯片安裝區(qū)域15。芯片安裝區(qū)域15例如被設(shè)定在第一半導(dǎo)體芯片I的元件形成面的中央部。第二半導(dǎo)體芯片2將位置對準(zhǔn)芯片安裝區(qū)域15而被安裝在第一半導(dǎo)體芯片I上。
在第一半導(dǎo)體芯片I和第二半導(dǎo)體芯片2之間填充有底充膠材料5。底充膠材料5被填充在第一半導(dǎo)體芯片I和第二半導(dǎo)體芯片2相向的部分。設(shè)置底充膠材料5的目的在于，例如防止因應(yīng)力集中導(dǎo)致的凸塊3的裂開、緩和吸濕等外部壓力的影響并為凸塊3提供機(jī)械性保護(hù)、以及防止由于形成凸塊3的焊接材料熔融而引起的電氣短路等。底充膠材料5例如使用環(huán)氧樹脂等熱固性樹脂形成。底充膠材料5在第二半導(dǎo)體芯片2的外圍部形成填角6。填角6從規(guī)定第二半導(dǎo)體芯片2外圍部的四個邊部分別以覆蓋該第二半導(dǎo)體芯片2的端面的狀態(tài)朝著底部擴(kuò)展形成。當(dāng)比較第二半導(dǎo)體芯片2的四個邊部上的填角6的長度時，形成在最靠近供應(yīng)區(qū)域10的邊部2A上的填角6的長度最長，供應(yīng)區(qū)域10用于在半導(dǎo)體裝置100的制造工序中向第一半導(dǎo)體芯片I上供應(yīng)底充膠材料5。這是因?yàn)榈壮淠z材料5以供應(yīng)區(qū)域10為起點(diǎn)在第一半導(dǎo)體芯片I上潤濕擴(kuò)展，因此在第二半導(dǎo)體芯片2的最靠近底充膠材料5的供應(yīng)區(qū)域10的邊部2A上形成比其他邊部更寬范圍的填角6。填角6的長度當(dāng)在平面上觀看半導(dǎo)體裝置100時被規(guī)定為從第二半導(dǎo)體芯片2的邊部至填角端的尺寸。圖3是第一半導(dǎo)體芯片I的截面圖。第一半導(dǎo)體芯片I例如將硅基板等半導(dǎo)體基板16作為基底(base)而構(gòu)成。在半導(dǎo)體基板16的主表面?zhèn)刃纬捎杏啥鄠€布線層構(gòu)成的多層布線層17。多層布線層17例如通過層積布線層和層間絕緣層而形成，布線層使用銅或鋁等布線材料，層間絕緣層使用氧化硅或氮化硅等絕緣材料。形成在多層布線層17的比最上層低的層處的布線層上的布線圖案例如將銅用作布線材料來形成。與此相對，形成在多層布線層17的最上層的布線層上的布線圖案7例如將鋁或以鋁為主體的合金(在鋁中混合微量的銅的合金)用作布線材料來形成。布線圖案7被形成在第一半導(dǎo)體芯片I的表層部。另外，布線圖案7例如以布線寬度為3011111、布線間的間隙為411111、布線厚度為I. Ium的條件形成。布線圖案7由鈍化膜8覆蓋。鈍化膜8例如通過層積了氧化硅膜和氮化硅膜的層積膜來形成。鈍化膜8例如通過厚度為500nm的氧化硅膜和厚度為700nm的氮化硅膜的層積膜來形成。在鈍化膜8的表面，與布線圖案7的形成位置相對應(yīng)地形成臺階部9。通過鈍化膜8在布線圖案7的形成部位凸出、并且鈍化膜8在布線圖案7之間凹陷，來在第一半導(dǎo)體芯片I的表面內(nèi)形成臺階部9。<2.第一實(shí)施方式>圖4是示出本發(fā)明第一實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片2之前的第一半導(dǎo)體芯片I的元件形成面的一部分。另外，圖5是圖4的J-J截面圖。如圖所示，在第一半導(dǎo)體芯片I的元件形成面內(nèi)，如前所述設(shè)定有芯片安裝區(qū)域15。芯片安裝區(qū)域15與第二半導(dǎo)體芯片2的外形相匹配地被界定為在平面上觀看時的四邊形。在界定芯片安裝區(qū)域15的四個邊部中的一個邊部15A的附近設(shè)定有底充膠材料的供應(yīng)區(qū)域10。上述的多個布線圖案7以與該芯片安裝區(qū)域15的邊部15A平行的走向形成在芯片安裝區(qū)域15的內(nèi)側(cè)和外側(cè)。各個布線圖案7形成上述多層布線層17的最上層的布線層。底充膠材料的供應(yīng)區(qū)域10被設(shè)定在與芯片安裝區(qū)域15的邊部15A相隔預(yù)定的距離而位于第一半導(dǎo)體芯片I的芯片端側(cè)的位置處。預(yù)定的距離例如在如上所述從配料器的針頭4滴落供應(yīng)底充膠材料的情況下以至少比該針頭4的外徑尺寸大的尺寸進(jìn)行設(shè)定。因此，供應(yīng)到供應(yīng)區(qū)域10上的底充膠材料5從對準(zhǔn)芯片安裝區(qū)域15的邊部15A而安裝的第二半導(dǎo)體芯片2的邊部2A通過毛細(xì)現(xiàn)象滲透到芯片間的空隙中。這里，將布線圖案7的布線方向(長度方向)定義為X方向，將在第一半導(dǎo)體芯片I的平面內(nèi)與X方向正交的方向定義為Y方向。此時，供應(yīng)至供應(yīng)區(qū)域10的底充膠材料5從該供應(yīng)區(qū)域10看過去時向Y方向流動，到達(dá)第二半導(dǎo)體芯片2的邊部2A，并從那里滲透到芯片之間。另一方面，在第一半導(dǎo)體芯片I的元件形成面設(shè)置有向Y方向延伸的導(dǎo)入部18。導(dǎo)入部18是為了在半導(dǎo)體裝置100的制造工序中將供應(yīng)到第一半導(dǎo)體芯片I上的供應(yīng)區(qū)域10處的底充膠材料導(dǎo)入到第一半導(dǎo)體芯片I和第二半導(dǎo)體芯片2之間而形成的。導(dǎo)入部18被形成在界定芯片安裝區(qū)域15的四個邊部中填角6被形成為最長的邊部15A的外偵U。這里描述的“邊部15A的外側(cè)”是指包含與該邊部15A在平面上重疊的位置，并且從該邊部15觀看位于第一半導(dǎo)體芯片I的芯片端側(cè)并到填角端為止的區(qū)域。順便說一下，在將第二半導(dǎo)體芯片2安裝在第一半導(dǎo)體芯片I上的狀態(tài)下，界定芯片安裝區(qū)域15的四個邊部和規(guī)定第二半導(dǎo)體芯片2外圍部的四個邊部在沒有發(fā)生位置偏移等的理想狀態(tài)下被配置在同一位置。因此，當(dāng)在平面上觀看半導(dǎo)體裝置100時，第二半導(dǎo)體芯片2的邊部2A和芯片安裝區(qū)域15的邊部15A實(shí)際上表示相同的邊部。導(dǎo)入部18被形成為在第一半導(dǎo)體芯片I上與芯片安裝區(qū)域15的邊部15A連接的 狀態(tài)。另外，導(dǎo)入部18以與作為布線圖案7的布線方向的X方向交叉的走向形成為狹縫狀。導(dǎo)入部18的Y方向上的一端與芯片安裝區(qū)域15的邊部15A連接。另外，供應(yīng)區(qū)域10和導(dǎo)入部18在X方向上配置在芯片安裝區(qū)域15的邊部15A的中央部(中心線K上)。導(dǎo)入部18以與供應(yīng)區(qū)域10重疊的狀態(tài)形成。導(dǎo)入部18從底充膠材料的供應(yīng)區(qū)域10朝著芯片安裝區(qū)域15的邊部15A形成為直線狀(筆直地形成)。從芯片安裝區(qū)域15的邊部15A開始數(shù)，配置在其外側(cè)的多條(在圖10中為10條)布線圖案7在X方向上以使各個布線圖案7的端部對齊的方式被中斷，并且所述被中斷的部分被形成為導(dǎo)入部18。因此，導(dǎo)入部18中沒有布線圖案7。另外，覆蓋這些布線圖案7的鈍化膜8的表面以連續(xù)連接從底充膠材料的供應(yīng)區(qū)域10到芯片安裝區(qū)域15的邊部15A之間的狀態(tài)凹陷成凹狀，該凹陷部分即為導(dǎo)入部18。導(dǎo)入部18的深度(凹陷尺寸)具有與上述臺階部9的尺寸相同的尺寸。導(dǎo)入部18的平面尺寸可以考慮在半導(dǎo)體裝置100的制造工序中使用的熱固化之前(液體狀)的底充膠材料的粘度和流動性、在第一半導(dǎo)體芯片I表面上的潤濕擴(kuò)展性等來進(jìn)行設(shè)定。導(dǎo)入部18的寬度W優(yōu)選至少設(shè)定為大于或等于鈍化膜8的膜厚的寬度。這里作為一個示例，將導(dǎo)入部18形成為具有W= 150iim的寬度和L = 500 u m的長度。當(dāng)制造具有上述結(jié)構(gòu)的半導(dǎo)體裝置100時，首先在第一半導(dǎo)體芯片I的制造工序中，在第一半導(dǎo)體芯片I的主表面上使用最上層的布線圖案7和鈍化膜8來形成導(dǎo)入部18。另外，在第二半導(dǎo)體芯片2的制造工序中，在第二半導(dǎo)體芯片2的表面上形成多個凸塊3。凸塊3也可以形成在第一半導(dǎo)體芯片I偵U。接著，使用在通過第一半導(dǎo)體芯片I的制造工序得到的第一半導(dǎo)體芯片I和通過第二半導(dǎo)體芯片2的制造工序得到的第二半導(dǎo)體芯片2，在第一半導(dǎo)體芯片I上經(jīng)由凸塊3安裝第二半導(dǎo)體芯片2(圖6)。此時，將位置對準(zhǔn)設(shè)置在第一半導(dǎo)體芯片I的元件形成面上的芯片安裝區(qū)域15來安裝第二半導(dǎo)體芯片2。在此階段，成為在第一半導(dǎo)體芯片I和第二半導(dǎo)體芯片2之間具有與凸塊3的高度相對應(yīng)的空隙的狀態(tài)。接著，如圖7所示，向設(shè)定在第一半導(dǎo)體芯片I上的供應(yīng)區(qū)域10以從針頭4滴下的方式提供底充膠材料5，由此向第一半導(dǎo)體芯片I和第二半導(dǎo)體芯片2之間(空隙)填充底充膠材料5。此時，供應(yīng)至供應(yīng)區(qū)域10的底 充膠材料5通過導(dǎo)入部18到達(dá)至第二半導(dǎo)體芯片2的邊部2A。導(dǎo)入部18在第一半導(dǎo)體芯片I上以沒有臺階部的平坦的狀態(tài)從底充膠材料的供應(yīng)區(qū)域10形成至芯片安裝區(qū)域15的邊部15A。因此，供應(yīng)至供應(yīng)區(qū)域10的底充膠材料5通過導(dǎo)入部18被引導(dǎo)至第二半導(dǎo)體芯片2的邊部2A。另外，一旦底充膠材料5到達(dá)第二半導(dǎo)體芯片2的邊部2A，就以此為契機(jī)，底充膠材料5通過毛細(xì)現(xiàn)象被弓I入并滲透到第一半導(dǎo)體芯片I和第二半導(dǎo)體芯片2之間。如此滲透到芯片間的空隙中的底充膠材料5如圖8所示在第二半導(dǎo)體芯片2的外圍部形成填角6。之后使底充膠材料5熱固化。在本發(fā)明的第一實(shí)施方式中，供應(yīng)至第一半導(dǎo)體芯片I的供應(yīng)區(qū)域10的底充膠材料5通過導(dǎo)入部18順暢地被引導(dǎo)至第二半導(dǎo)體2的邊部2A，而不會因?yàn)橛信_階部妨礙其流動。因此，與底充膠材料5越過若干臺階部9到達(dá)第二半導(dǎo)體芯片2的邊部2A的場合相t匕，底充膠材料5到達(dá)第二半導(dǎo)體芯片2的邊部2A的速度和量的偏差變小。另外，供應(yīng)至供應(yīng)區(qū)域10的底充膠材料5以更短的時間到達(dá)第二半導(dǎo)體芯片2的邊部2A，并從那里通過毛細(xì)現(xiàn)象滲透到芯片之間。因此，與在第一半導(dǎo)體芯片I上潤濕擴(kuò)展的底充膠材料5或滲透到芯片間的空隙中的底充膠材料5相比，供應(yīng)至供應(yīng)區(qū)域10的底充膠材料5的量被適當(dāng)?shù)鼐S持。從而，供應(yīng)至供應(yīng)區(qū)域10的底充膠材料10不會攀移到第二半導(dǎo)體芯片2上。其結(jié)果是，能夠防止空洞的發(fā)生和底充膠材料的攀移。<3.第二實(shí)施方式>圖9是示出本發(fā)明第二實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片2之前的第一半導(dǎo)體芯片I的元件形成面的一部分。與上述第一實(shí)施方式相比，該第二實(shí)施方式的不同點(diǎn)在于導(dǎo)入部18的結(jié)構(gòu)。S卩，導(dǎo)入部18在第一半導(dǎo)體芯片I上所設(shè)定的芯片安裝區(qū)域15的外側(cè)以將最靠近所述芯片安裝區(qū)域15的邊部15A的一個布線圖案7的一部分切除為狹縫狀的狀態(tài)形成。與上述第一實(shí)施方式一樣，導(dǎo)入部18被形成在填角6被形成為最長的芯片安裝區(qū)域15的邊部15A的外側(cè)。并且與上述第一實(shí)施方式一樣，導(dǎo)入部18以與布線圖案7的布線方向交叉的走向形成為狹縫狀。并且，導(dǎo)入部18的Y方向上的一端以與芯片安裝區(qū)域15的邊部15A連接的狀態(tài)形成。在本發(fā)明的第二實(shí)施方式中，供應(yīng)至第一半導(dǎo)體芯片I的供應(yīng)區(qū)域10的底充膠材料5在于第一半導(dǎo)體芯片I上潤濕擴(kuò)展的過程中到達(dá)導(dǎo)入部18，并通過該導(dǎo)入部18被引導(dǎo)至第二半導(dǎo)體芯片2的邊部2A。因此，與沒有形成導(dǎo)入部18的場合相比，供應(yīng)至供應(yīng)區(qū)域10的底充膠材料5以更短的時間到達(dá)至第二半導(dǎo)體芯片2的邊部2A，并從那里通過毛細(xì)現(xiàn)象滲透到芯片之間。因此能夠防止空洞的發(fā)生和底充膠材料的攀移。<4.第三實(shí)施方式>
圖10是示出本發(fā)明第三實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片2之前的第一半導(dǎo)體芯片I的元件形成面的一部分。與上述第二實(shí)施方式相比，該第三實(shí)施方式的不同點(diǎn)在于芯片安裝區(qū)域15的邊部15A和導(dǎo)入部18的位置關(guān)系。即，在上述第二實(shí)施方式中，與芯片安裝區(qū)域15的邊部15A位置相一致地配置了導(dǎo)入部18的一端，但在第三實(shí)施方式中，以與芯片安裝區(qū)域15的邊部15A交叉的狀態(tài)配置導(dǎo)入部18。使導(dǎo)入部18與芯片安裝區(qū)域15的邊部15A交叉的形式可通過在Y方向上將導(dǎo)入部18的一端配置在芯片安裝區(qū)域15的內(nèi)側(cè)并將導(dǎo)入部18的另一端配置在芯片安裝區(qū)域15的外側(cè)來實(shí)現(xiàn)。在本發(fā)明的第三實(shí)施方式中，供應(yīng)至第一半導(dǎo)體芯片I的供應(yīng)區(qū)域10的底充膠材料5在于第一半導(dǎo)體芯片I上潤濕擴(kuò)展的過程中到達(dá)至導(dǎo)入部18，并通過該導(dǎo)入部18被引導(dǎo)至第二半導(dǎo)體芯片2的邊部2A。此時，到達(dá)至導(dǎo)入部18的底充膠材料5通過導(dǎo)入部18被引導(dǎo)到芯片安裝區(qū)域15的內(nèi)側(cè)，即第一半導(dǎo)體芯片I和第二半導(dǎo)體芯片2相向的區(qū)域的內(nèi)側(cè)。由此，除了與上述第二實(shí)施方式相同的效果之外，還能夠獲得以下效果。即，由于導(dǎo)入部18的存在，能夠促進(jìn)基于毛細(xì)現(xiàn)象的底充膠材料5的引入。另外，即使在第二半導(dǎo)體 芯片2的安裝位置相對于設(shè)定在第一半導(dǎo)體芯片I上的芯片安裝區(qū)域15在制造公差范圍內(nèi)發(fā)生了偏移的情況下，也能夠通過導(dǎo)入部18將底充膠材料5可靠地導(dǎo)入到芯片之間。另外，在上述第三實(shí)施方式中，導(dǎo)入部18被形成在X方向上的、第二半導(dǎo)體芯片2的邊部2A的中央部，但不限于此。例如圖11所示，導(dǎo)入部18也可以被形成于在X方向上從第二半導(dǎo)體芯片2的邊部2A的中央部偏移了的位置處。即，只要使得導(dǎo)入部18處于導(dǎo)入部18的一端與芯片安裝區(qū)域的15的邊部15A連接或交叉的狀態(tài)，導(dǎo)入部18就可以形成在芯片安裝區(qū)域15的邊部15A的范圍內(nèi)的X方向上的任意位置。這一點(diǎn)對于上述第一實(shí)施方式和第二實(shí)施方式也是同樣的?！? 第四實(shí)施方式〉圖12是示出本發(fā)明第四實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片2之前的第一半導(dǎo)體芯片I的元件形成面的一部分。與上述第一到第三實(shí)施方式相比，該第四實(shí)施方式的不同點(diǎn)在于導(dǎo)入部18的數(shù)目。S卩，在上述第一至第三實(shí)施方式中僅形成了一個導(dǎo)入部18，但在第四實(shí)施方式中，在X方向上錯開位置形成了兩個導(dǎo)入部18。兩個導(dǎo)入部18被配置于在X方向上從芯片安裝區(qū)域15的邊部15A的中央部向左向右離開相等距離的位置處。另外，每個導(dǎo)入部18以與芯片安裝區(qū)域15的邊部15A交叉的狀態(tài)形成。在本發(fā)明的第四實(shí)施方式中，供應(yīng)至第一半導(dǎo)體芯片I的供應(yīng)區(qū)域10的底充膠材料5在于第一半導(dǎo)體芯片I上潤濕擴(kuò)展的過程中到達(dá)至各個導(dǎo)入部18。并且，底充膠材料5通過各個導(dǎo)入部18被引導(dǎo)至第二半導(dǎo)體芯片2的邊部2A。由此，在芯片安裝區(qū)域15的邊部15A，底充膠材料5同時在多個位置被導(dǎo)入到芯片之間。因此能夠有效地防止空洞或攀移的產(chǎn)生。<6.第五實(shí)施方式>圖13是示出本發(fā)明第五實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片2之前的第一半導(dǎo)體芯片I的元件形成面的一部分。與上述第四實(shí)施方式相比，該第五實(shí)施方式的不同點(diǎn)在于導(dǎo)入部18在Y方向上的長度。S卩，在上述第四實(shí)施方式中，通過將一條布線圖案7在X方向上的兩個位置切除為狹縫狀而形成了兩個導(dǎo)入部18。與此相對，在第五實(shí)施方式中，通過將沿Y方向排列的多條布線圖案7分別在X方向上的兩個位置切除為狹縫狀來將兩個導(dǎo)入部18形成為長長的細(xì)槽形狀。在圖示的例子中，將六條布線圖案7切除為狹縫狀，但切除為狹縫狀的布線圖案7的條數(shù)不限于六條，也可以是二條以上且五條以下，也可以是七條以上。在本發(fā)明的第五實(shí)施方式中，供應(yīng)至第一半導(dǎo)體芯片I的供應(yīng)區(qū)域10的底充膠材料5在于第一半導(dǎo)體芯片I上潤濕擴(kuò)展的過程中到達(dá)至各個導(dǎo)入部18。此時，各個導(dǎo)入部18以橫穿多條布線圖案7的狀態(tài)朝著芯片安裝區(qū)域15的邊部15A形成為直線狀。因此，從供應(yīng)區(qū)域10潤濕擴(kuò)展的底充膠材料5比上述第四實(shí)施方式更快地到達(dá)各個導(dǎo)入部18。并且，到達(dá)至各個導(dǎo)入部18的底充膠材料5沿著該導(dǎo)入部18被迅速引導(dǎo)至第二半導(dǎo)體芯片2的邊部2A。因此能夠有效地防止空洞或攀移的產(chǎn)生。
另外，在上述第四實(shí)施方式以及第五實(shí)施方式中，以與芯片安裝區(qū)域15的邊部15A交叉的狀態(tài)形成了導(dǎo)入部18，但本發(fā)明不限于此。例如，也可以與上述第一實(shí)施方式和第二實(shí)施方式同樣地以將導(dǎo)入部18的一端連接在芯片安裝區(qū)域15的邊部15A的方式形成導(dǎo)入部18。另外，在上述第四實(shí)施方式和第五實(shí)施方式中形成了兩個導(dǎo)入部18，但也可以形成三個或更多的導(dǎo)入部18。另外，當(dāng)形成三個導(dǎo)入部18時，優(yōu)選采用以下形式在X方向上的、芯片安裝區(qū)域15的邊部15A的中央部配置一個導(dǎo)入部18，并在從該中央部向左向右離開相等距離的位置處各配置一個導(dǎo)入部18。<7.第六實(shí)施方式>圖14是示出本發(fā)明第六實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片2之前的第一半導(dǎo)體芯片I的元件形成面的一部分。與上述第四實(shí)施方式相比，該第六實(shí)施方式的不同點(diǎn)在于在芯片安裝區(qū)域15的邊部15A的外側(cè)以不與該邊部15A連接的狀態(tài)(分離狀態(tài))形成輔助導(dǎo)入部19。輔助導(dǎo)入部19與導(dǎo)入部18同樣地通過將布線圖案7的一部分切除為狹縫狀而形成。輔助導(dǎo)入部19被形成為用于在通過導(dǎo)入部18向芯片之間導(dǎo)入底充膠材料5時提供輔助。當(dāng)供應(yīng)至供應(yīng)區(qū)域10的底充膠材料5在第一半導(dǎo)體芯片I上潤濕擴(kuò)展時，輔助導(dǎo)入部19起到局部促進(jìn)底充膠材料5在Y方向上的流動的作用。輔助導(dǎo)入部19既可以形成于在X方向和Y方向上任意的一個位置上，也可以例如圖15所示形成在任意多個位置上。另外，也可以任意改變各個輔助導(dǎo)入部19的狹縫寬度。在本發(fā)明的第六實(shí)施方式中，供應(yīng)至第一半導(dǎo)體芯片I的供應(yīng)區(qū)域的底充膠材料5經(jīng)由輔助導(dǎo)入部19將更快地到達(dá)至導(dǎo)入部18和與之相連的第二半導(dǎo)體芯片2的邊部2A。因此，與沒有形成輔助導(dǎo)入部19的場合相比，能夠使底充膠材料5在更短的時間內(nèi)到達(dá)第二半導(dǎo)體芯片2的邊部2A。<8.第七實(shí)施方式>圖16是示出本發(fā)明第七實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片2之前的第一半導(dǎo)體芯片I的元件形成面的一部分。與上述第一實(shí)施方式相比，該第七實(shí)施方式的不同點(diǎn)在于導(dǎo)入部18的平面形狀。即在上述第一實(shí)施方式中，導(dǎo)入部18被形成為直線狀，但在第七實(shí)施方式中，導(dǎo)入部18被形成為折扇狀。更詳細(xì)地說，導(dǎo)入部18在第一半導(dǎo)體芯片I上，從提供底充膠材料5的供應(yīng)區(qū)域10朝向芯片安裝區(qū)域15的邊部15A形成為折扇狀(逐漸擴(kuò)展的形狀)。該折扇狀通過如下來實(shí)現(xiàn)在芯片安裝區(qū)域15的邊部15A的外側(cè)將最靠近該邊部15A的布線圖案7切除最寬寬度，并隨著遠(yuǎn)離該邊部15A而逐漸縮小布線圖案7的切除寬度。在圖示的例子中，形成折扇狀的導(dǎo)入部18的布線圖案7的條數(shù)在Y方向上為六條，但并不限于此，也可以是二條以上且五條以下，也可以是七條以上。另外，在X方向上，優(yōu)選在芯片安裝區(qū)域15的邊部15A的中央部將導(dǎo)入部18形成為折扇狀。在本發(fā)明的第七實(shí)施方式中，除了與上述第一實(shí)施方式相同的效果之外，還能獲得以下效果。即，供應(yīng)至第一半導(dǎo)體芯片I的供應(yīng)區(qū)域10的底充膠材料5在于第一半導(dǎo)體芯片I上潤濕擴(kuò)展的過程中到達(dá)導(dǎo)入部18。此時，到達(dá)至導(dǎo)入部18的底充膠材料5在導(dǎo)入部18中從被切成最窄寬度的布線圖案7的切口部分向被切成最寬寬度的布線圖案7的切口部分流動。因此，導(dǎo)入部18內(nèi)的底充膠材料5的流動變得順暢。另外，在從導(dǎo)入部18向第二半導(dǎo)體芯片2的邊部2A被引導(dǎo)的過程中，底充膠材料5以導(dǎo)入部18的寬度寬的部分為起點(diǎn)向芯片至間滲透。因此能夠使底充膠材料迅速滲透到第一半導(dǎo)體芯片和第二半導(dǎo)體 芯片之間。另外，在上述圖16中，通過將被切除最寬寬度的布線圖案7沿著芯片安裝區(qū)域15的邊部15A配置來使導(dǎo)入部18的一部分與芯片安裝區(qū)域15的邊部15A連接，但本發(fā)明不限于此。例如，雖然沒有圖示，但也可以采用通過將被切除最寬寬度的布線圖案7重疊配置在芯片安裝區(qū)域15的邊部15A來使導(dǎo)入部18的一部分與芯片安裝區(qū)域15的邊部15A交叉的方式。<9.第八實(shí)施方式>圖17是示出本發(fā)明第八實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片2之前的第一半導(dǎo)體芯片I的元件形成面的一部分。與上述第七實(shí)施方式相比，該第八實(shí)施方式的不同點(diǎn)在于導(dǎo)入部18的平面形狀。即在上述第七實(shí)施方式中，導(dǎo)入部18在第一半導(dǎo)體芯片I上從被供應(yīng)底充膠材料5的供應(yīng)區(qū)域10朝著芯片安裝區(qū)域15的邊部15A被形成為折扇狀。與此相對，在第八實(shí)施方式中，導(dǎo)入部18在第一半導(dǎo)體芯片I上從被供應(yīng)底充膠材料的供應(yīng)區(qū)域10朝著芯片安裝區(qū)域15的邊部15A被形成為錐形狀(前端越來越窄狀)。該錐形狀通過如下來實(shí)現(xiàn)在芯片安裝區(qū)域15的邊部15A的外側(cè)將最靠近該邊部15A的布線圖案7切除最窄寬度，并最著遠(yuǎn)離該邊部15A而逐漸擴(kuò)大布線圖案7的切口寬度。在圖示的例子中，形成錐形狀的導(dǎo)入部18的布線圖案7的條數(shù)在Y方向上為六條，但不限于此，也可以是二條以上且五條以下，也可以是七條以上。另外，在X方向上，優(yōu)選在芯片安裝區(qū)域15的邊部15A的中央部將導(dǎo)入部18形成為折扇狀。在本發(fā)明的第八實(shí)施方式中，除了與上述第一實(shí)施方式相同的效果之外，還能獲得以下效果。即，供應(yīng)至第一半導(dǎo)體芯片I的供應(yīng)區(qū)域10的底充膠材料5在于第一半導(dǎo)體芯片I上潤濕擴(kuò)展的過程中到達(dá)導(dǎo)入部18。此時，到達(dá)至導(dǎo)入部18的底充膠材料5在導(dǎo)入部18中從被切成最大寬度的布線圖案7的切口部分向被切成最窄寬度的布線圖案7的切口部分流動。因此，在導(dǎo)入部18內(nèi)流動的底充膠材料5的速度變快。因此能夠?qū)⒌竭_(dá)導(dǎo)入部18的底充膠材料5迅速引導(dǎo)到第二半導(dǎo)體芯片2的邊部2A。另外，在上述圖17中，通過將被切除最窄寬度的布線圖案7重疊配置在芯片安裝區(qū)域15的邊部15A來使導(dǎo)入部18的一部分與芯片安裝區(qū)域15的邊部15A交叉，但本發(fā)明不限于此。例如，雖然沒有圖示，但也可以采用通過將被切除最窄寬度的布線圖案7沿著芯片安裝區(qū)域15的邊部15A配置來使導(dǎo)入部18的一部分與芯片安裝區(qū)域15的邊部15A連接的方式?！?0.第九實(shí)施方式〉圖18是示出本發(fā)明第九實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，其中放大示出了安裝第二半導(dǎo)體芯片2之前的第一半導(dǎo)體芯片I的元件形成面的一部分。在該第九實(shí)施方式中，在作為布線圖案7的布線方向的X方向上以與芯片安裝區(qū)域15的邊部15A的全部(整個區(qū)域)連接的狀態(tài)形成導(dǎo)入部18。導(dǎo)入部18的Y方向上的尺寸優(yōu)選至少大于或等于第二半導(dǎo)體芯片2的芯片厚度的1/3。另外，導(dǎo)入部18的Y方向上的尺寸的最大值(上限值)例如可以以底充膠材料5的供應(yīng)區(qū)域10完全包含在導(dǎo)入部18內(nèi)為條件進(jìn)行規(guī)定。具體而言，可以通過將從芯片安裝區(qū)域15的邊部15A到底充膠材料的供應(yīng)區(qū)域10為止的分離距離和該供應(yīng)區(qū)域10的大小(外徑)相加而得的值來規(guī)定導(dǎo)入部18在Y方向上 的尺寸的最大值。在本發(fā)明的第九實(shí)施方式中，供應(yīng)至第一半導(dǎo)體芯片I的供應(yīng)區(qū)域10的底充膠材料5在于第一半導(dǎo)體芯片I上潤濕擴(kuò)展的過程中到達(dá)導(dǎo)入部18。此時，如果與芯片安裝區(qū)域15的邊部15A的全部連接的狀態(tài)形成導(dǎo)入部18，則到達(dá)至導(dǎo)入部18的底充膠材料5在其流動不受阻的情況下通過寬度寬的導(dǎo)入部18被引導(dǎo)至第二半導(dǎo)體芯片2的邊部2A。另夕卜，底充膠材料5從第二半導(dǎo)體芯片2的邊部2A的整個區(qū)域通過毛細(xì)現(xiàn)象被導(dǎo)入到芯片之間。因此能夠防止空洞或攀移的產(chǎn)生。另外，在上述圖18中，通過在Y方向上使導(dǎo)入部18的一端沿著芯片安裝區(qū)域15的邊部15A配置來使導(dǎo)入部18與芯片安裝區(qū)域15的邊部15A連接，但本發(fā)明不限于此。例如，雖然沒有圖示，但也可以采用通過在Y方向上將導(dǎo)入部18的一端側(cè)重疊配置在芯片安裝區(qū)域15的邊部15A來使導(dǎo)入部18與芯片安裝區(qū)域15的邊部15A交叉的方式。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括 在第一主表面上形成有布線圖案的被安裝體； 半導(dǎo)體芯片，該半導(dǎo)體芯片安裝在所述被安裝體的形成有所述布線圖案的表面上；以及 底充膠材料，該底充膠材料被填充在所述被安裝體和所述半導(dǎo)體芯片之間， 其中，在所述被安裝體上的界定用于安裝所述半導(dǎo)體芯片的芯片安裝區(qū)域的四個邊部中的一個邊部的外側(cè)設(shè)置有所述底充膠材料的供應(yīng)區(qū)域，并且在所述被安裝體上的所述供應(yīng)區(qū)域與所述ー個邊部之間形成有將所述底充膠材料引導(dǎo)至所述被安裝體和所述半導(dǎo)體芯片之間的平坦的導(dǎo)入部。
2.如權(quán)利要求I所述的半導(dǎo)體裝置，其中， 所述導(dǎo)入部通過配置在所述芯片安裝區(qū)域之外的布線圖案中從所述一個邊部起數(shù)的至少ー個布線圖案被中斷而形成為沒有臺階部的平坦?fàn)睢?br> 3.如權(quán)利要求I或2所述的半導(dǎo)體裝置，其中， 所述導(dǎo)入部從所述一個邊部形成至所述供應(yīng)區(qū)域。
4.如權(quán)利要求I或2所述的半導(dǎo)體裝置，其中， 所述導(dǎo)入部以與所述ー個邊部連接或交叉的狀態(tài)形成， 在所述被安裝體上的所述供應(yīng)區(qū)域與所述ー個邊部之間還以不與所述ー個邊部連接的狀態(tài)形成有ー個或多個輔助導(dǎo)入部。
5.一種半導(dǎo)體裝置的制造方法，包括 將半導(dǎo)體芯片安裝到在第一主表面上形成有布線圖案的被安裝體上的安裝エ序；以及 向所述被安裝體與所述半導(dǎo)體芯片之間填充底充膠材料的填充エ序； 其中，在所述安裝エ序前，在所述被安裝體上的界定用于安裝所述半導(dǎo)體芯片的芯片安裝區(qū)域的四個邊部中的一個邊部的外側(cè)設(shè)置所述底充膠材料的供應(yīng)區(qū)域，并且在所述被安裝體上的所述供應(yīng)區(qū)域與所述ー個邊部之間形成有將所述底充膠材料引導(dǎo)至所述被安裝體和所述半導(dǎo)體芯片之間的平坦的導(dǎo)入部，在所述填充エ序中，所述底充膠材料被供應(yīng)到所述供應(yīng)區(qū)域并通過所述導(dǎo)入部被引導(dǎo)到所述被安裝體和所述半導(dǎo)體芯片之間。
6.如權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其中， 所述導(dǎo)入部通過切除配置在所述芯片安裝區(qū)域之外的布線圖案中從所述一個邊部起數(shù)的至少ー個布線圖案的一部分而形成為沒有臺階部的平坦?fàn)睢?br> 7.如權(quán)利要求5或6所述的半導(dǎo)體裝置的制造方法，其中， 所述導(dǎo)入部從所述一個邊部形成至所述供應(yīng)區(qū)域。
8.如權(quán)利要求5或6所述的半導(dǎo)體裝置，其中， 所述導(dǎo)入部以與所述ー個邊部連接或交叉的狀態(tài)形成， 在所述安裝エ序前，在所述被安裝體上的所述供應(yīng)區(qū)域與所述ー個邊部之間還以不與所述ー個邊部連接的狀態(tài)形成有ー個或多個輔助導(dǎo)入部。
全文摘要
本發(fā)明涉及一種半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法。半導(dǎo)體裝置包括在第一主表面上形成有布線圖案(7)的第一半導(dǎo)體芯片；第二半導(dǎo)體芯片，該第二半導(dǎo)體芯片安裝在第一半導(dǎo)體芯片的形成布線圖案(7)的表面上；以及底充膠材料，該底充膠材料被填充在第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間，并在第二半導(dǎo)體芯片的外圍部形成填角；其中，在第一半導(dǎo)體芯片上的、界定安裝第二半導(dǎo)體芯片的芯片安裝區(qū)域(15)的四個邊部中填角被形成為最長的邊部(15A)的外側(cè)形成將底充膠材料引導(dǎo)至芯片之間的導(dǎo)入部。由此防止了底充膠材料攀移到上側(cè)的半導(dǎo)體芯片上或在芯片間產(chǎn)生空洞。
文檔編號H01L23/31GK102738095SQ20121017573
公開日2012年10月17日 申請日期2010年1月21日 優(yōu)先權(quán)日2009年1月21日
發(fā)明者中村卓矢, 原田惠充, 村井誠, 田中孝征 申請人:索尼公司