專利名稱：采用偽柵極去除的集成電路電阻器制造技術(shù)
方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造，更具體而言，涉及集成電路電阻器的制造。
背景技術(shù)：
半導體集成電路(IC)產(chǎn)業(yè)經(jīng)歷了快速增長。IC材料和設(shè)計方面的技術(shù)進步產(chǎn)生了數(shù)代1C，其中每個新代都具有比上一個代更小且更復雜的電路。然而，這些進步增加了加工和生產(chǎn)IC的復雜度，因此，為了實現(xiàn)這些進步，需要在IC加工和生產(chǎn)方面的相似發(fā)展。在IC發(fā)展過程中，功能密度(即每芯片面積上互連器件的數(shù)量)普遍增加了而幾何尺寸(即，使用制造工藝可以做出的最小的元件(或線))降低了。這種按比例縮小工藝通常通過增加生產(chǎn)效率和降低相關(guān)成本而帶來益處。在按比例縮小趨勢的過程中，各種材料已經(jīng)用于場效應晶體管(FET)中的柵電極和柵極電介質(zhì)。一種方法是制造這些具有偽多晶硅柵極的器件并且用柵電極的金屬材料替換偽柵極。然而，制造具有IC電阻器的高-k金屬柵極(HKMG)器件通常需要復雜的工藝來去除和替換偽多晶娃。

發(fā)明內(nèi)容
本發(fā)明提供了許多不同的實施例。本發(fā)明的一個更廣泛形式涉及一種制造半導體器件的方法，所述方法包括:提供襯底，所述襯底包括晶體管器件區(qū)和隔離區(qū)；在所述晶體管器件區(qū)上方形成偽柵極以及在所述隔離區(qū)上方形成電阻器；以及用摻雜劑注入所述電阻器。所述方法還包括濕法蝕刻所述偽柵極以去除所述偽柵極(例如，在一個實施例中去除整個偽柵極)，以及然后在所述晶體管器件區(qū)上方形成金屬柵極從而替換所述偽柵極。在所述的方法中，形成所述偽柵極和所述電阻器包括沉積多晶硅或非晶硅。在所述的方法中，注入所述電阻器包括注入硅、鍺、碳、氙、η-型摻雜劑、和/或P"型摻雜劑。在所述的方法中，注入所述電阻器包括通過光刻膠注入所述電阻器，所述光刻膠覆蓋所述偽柵極并且通過孔暴露出所述電阻器。在所述的方法中，濕法蝕刻所述偽柵極包括用氫氧化鉀(KOH)、四甲基氫氧化銨(TMAH)、或氫氧化銨(NH4OH)蝕刻。在所述的方法中，注入所述電阻器包括在范圍為約lel4至約8el5之間的注入劑濃度下注入摻雜劑，并且其中，濕法蝕刻所述偽柵極包括對所述偽柵極蝕刻約60秒至約200秒之間。所述的方法還包括:在經(jīng)注入的所述電阻器和所述偽柵極的上方形成層間介電(ILD)層；以及使所述ILD層平坦化從而暴露出所述偽柵極和經(jīng)注入的所述電阻器。所述的方法還包括:在經(jīng)注入的所述電阻器和所述金屬柵極的上方形成層間介電(ILD)層；以及通過所述ILD層在所述金屬柵極上方形成第一接觸件，以及通過所述ILD層在所述電阻器上方形成第二接觸件。
本發(fā)明的另一個更廣泛形式涉及另一種制造半導體器件的方法，所述方法包括:提供襯底，所述襯底包括晶體管器件區(qū)和隔離區(qū)；在所述晶體管器件區(qū)上方形成偽柵極以及在所述隔離區(qū)上方形成電阻器；以及通過光刻膠用摻雜劑注入所述電阻器，所述光刻膠覆蓋所述偽柵極并且通過孔暴露出所述電阻器。所述方法還包括:去除所述光刻膠；在經(jīng)注入的所述電阻器和所述偽柵極的上方形成層間介電(ILD)層；使所述ILD層平坦化從而暴露出所述偽柵極和經(jīng)注入的所述電阻器；濕法蝕刻所述偽柵極以去除所述偽柵極(例如，在一個實施例中去除整個偽柵極)；以及在晶體管器件區(qū)上方形成金屬柵極從而替換所述偽柵極。在所述的方法中，形成所述偽柵極和所述電阻器包括沉積多晶硅或非晶硅。在所述的方法中，注入所述電阻器包括注入硅、鍺、碳、氙、η-型摻雜劑、和/或P"型摻雜劑。在所述的方法中，濕法蝕刻所述偽柵極包括用氫氧化鉀(KOH)、四甲基氫氧化銨(TMAH)、或氫氧化銨(NH4OH)蝕刻。在所述的方法中，注入所述電阻器包括在范圍為約lel4至約8el5之間的注入劑濃度下注入摻雜劑，并且其中，濕法蝕刻所述偽柵極包括對所述偽柵極蝕刻約60秒至約200秒之間。 所述的方法還包括:在經(jīng)注入的所述電阻器和所述金屬柵極的上方形成層間介電(ILD)層；以及通過所述ILD層在所述金屬柵極上方形成第一接觸件以及通過所述ILD層在所述電阻器上方形成第二接觸件。本發(fā)明的又一個更廣泛形式涉及又一種制造半導體器件的方法。所述方法包括:提供襯底，所述襯底包括晶體管器件區(qū)和隔離區(qū)；在所述晶體管器件區(qū)上方形成偽柵極以及在所述隔離區(qū)上方形成電阻器；通過光刻膠用摻雜劑注入所述電阻器，所述光刻膠覆蓋所述偽柵極并且通過孔暴露出所述電阻器；去除所述光刻膠；在經(jīng)注入的所述電阻器和所述偽柵極的上方形成第一層間介電(ILD)層從而暴露出所述偽柵極和經(jīng)注入的所述電阻器。所述方法還包括:濕法蝕刻所述偽柵極以去除所述偽柵極(例如，在一個實施例中去除整個偽柵極)；在所述晶體管器件區(qū)上方形成金屬柵極從而替換所述偽柵極；在經(jīng)注入的所述電阻器和所述金屬柵極的上方形成第二層間介電(ILD)層；以及通過所述第二 ILD層在所述金屬柵極上方形成第一接觸件，以及通過所述第二 ILD層在所述電阻器上方形成第~■接觸件。在所述的方法中，形成所述偽柵極和所述電阻器包括沉積多晶硅或非晶硅。在所述的方法中，注入所述電阻器包括注入硅、鍺、碳、氙、η-型摻雜劑、和/或P"型摻雜劑。在所述的方法中，注入所述電阻器包括在范圍為約lel4至約8el5之間的注入劑濃度下注入摻雜劑。在所述的方法中，濕法蝕刻所述偽柵極包括用氫氧化鉀(KOH)、四甲基氫氧化銨(TMAH)、或氫氧化銨(NH4OH)蝕刻。在所述的方法中，濕法蝕刻所述偽柵極包括對所述偽柵極蝕刻約60秒至約200秒之間。


當結(jié)合附圖進行閱讀時，根據(jù)下面詳細的描述可以更好地理解本發(fā)明的各方面。應該強調(diào)的是，根據(jù)產(chǎn)業(yè)中的標準實踐，對各種部件沒有按比例繪制。實際上，為了清楚討論起見，各種部件的尺寸可以被任意增大或減小。圖1是示出了根據(jù)本發(fā)明實施例的制造半導體器件的方法的流程圖。圖2A至圖2F示出了根據(jù)本發(fā)明實施例的在各個制造階段的半導體器件的剖視圖。
具體實施例方式可以了解為了實施本發(fā)明的不同部件，以下公開內(nèi)容提供了許多不同的實施例或?qū)嵗?。在下面描述元件和布置的特定實例以簡化本發(fā)明。當然這些僅僅是實例并不打算限定。而且，在以下描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一和第二部件以直接接觸形成的實施例，并且也可以包括其中可以形成插入到第一和第二部件中的額外的部件，從而使第一和第二部件可以不直接接觸的實施例。為了簡明和清楚起見，可以任意地以不同的比例繪制各種部件。注意到，為了簡明和清楚起見，在本文中對相同或相似的部件可以進行類似的編號。此外，為清楚起見，可以簡化一些附圖。因此，附圖可能并未描繪出給定裝置(例如，器件)或方法的所有元件。參考示意性地示出了本發(fā)明的理想結(jié)構(gòu)的附圖，在本文描述本發(fā)明的各個方面。鑒于此，作為例如制造技術(shù)和/或公差的結(jié)果示出的形狀的變化是可預計的。因此，整個本發(fā)明所展示的本發(fā)明的各個方面不應該被解釋為僅限于本文所示出的和所描述的元件(例如，區(qū)域、層、截面、襯底等)的特定形狀，而應該包括形狀的偏差，例如，由制造導致的形狀的偏差。舉例來說，示出或描述為矩形的元件可以在其邊緣處具有圓的或彎曲的部件和/或梯度濃度，而不是從一個元件到另一個元件的分立的變化。因此，附圖中所示出的元件在本質(zhì)上為示意性的，并且它們的形狀不用于說明元件的精確形狀，并且也不用于限制本發(fā)明的范圍?？梢岳斫?，當一個元件(諸如，區(qū)域、層、截面、襯底等)被稱為在另一個元件“上”時，它可以直接在另一個元件上或者也可以存在中間元件。相反，當一個元件被稱為“直接”在另一個元件上時，不存在中間元件。還可以理解，當一個元件被稱為在另一個元件上“形成”時，它可以是在另一元件上或中間元件上生長、沉積、蝕刻、接合、連接、聯(lián)接或者以其他方式制備或制造。此外，相對術(shù)語，諸如“下”或“底部”和“上”或“頂部”，在本文中可以用于描述附圖中所示出的一個元件與另一個元件之間的關(guān)系?？梢岳斫猓鄬πg(shù)語旨在涵蓋除了附圖中描繪的取向之外裝置的不同取向。舉例來說，如果將附圖中的裝置翻轉(zhuǎn)，描述為在其他元件“下”面上的元件的取向?qū)⒆兂稍谄渌摹吧稀泵嫔?。因此，根?jù)裝置的具體取向，術(shù)語“下”可以包括“下”和“上”兩種取向。類似地，如果將附圖中的裝置翻轉(zhuǎn)，描述為在其他元件的“下方”或“下面”的元件的取向?qū)⒆兂稍谄渌摹吧戏健?。因此，術(shù)語“下方”或“下面”可以包括“上方”和“下方”兩種取向。除非另有定義，本文使用的所有術(shù)語(包括技術(shù)術(shù)語和科學術(shù)語)具有與本發(fā)明所屬領(lǐng)域的普通技術(shù)人員通常所理解的相同的含義。還可以理解，術(shù)語(諸如，常用字典中定義的術(shù)語)應被解釋為具有與相關(guān)領(lǐng)域和本發(fā)明背景下的含義一致的含義。除非文中明確示出，本文所用的單數(shù)形式“一個(a，an) ”、和“該(the) ”預期也包括其復數(shù)形式。還可以理解，當在本說明書中使用時，術(shù)語“包括”和/或“包含”詳細說明了存在的所述部件、整體、步驟、操作、元件和/或組件，但并不排除存在或加入一個或多個其他部件、整體、步驟、操作、元件、組件和/或其組合。術(shù)語“和/或”包括一個或多個相關(guān)所列項目中的任何組合和所有組合?？梢岳斫?，雖然術(shù)語“第一”和“第二”在本文中可以用于描述各個區(qū)域、層和/或截面，但是這些區(qū)域、層和/或截面應不受這些術(shù)語的限制。這些術(shù)語僅用來區(qū)分一個區(qū)域、層或截面與另一區(qū)域、層或截面。因此，在不背離本發(fā)明的教導的情況下，在下面所論述的第一區(qū)域、層或截面可以被稱為第二區(qū)域、層或截面，并且類似地，第二區(qū)域、層或截面也可以被稱為第一區(qū)域、層或截面?？梢岳斫?，可以對器件的幾個加工步驟和/或部件僅作簡要描述，因為這些步驟和/或部件對本領(lǐng)域普通技術(shù)人員來說是公知的。此外，可以加入額外的加工步驟或部件，也可以刪除和/或改變某些以下加工步驟或部件，而仍實現(xiàn)權(quán)利要求。因此，以下描述應該被理解成僅僅表示實例，而不是用于表明一個或多個步驟或部件是必需的?，F(xiàn)參考圖1，流程圖示出了根據(jù)本發(fā)明實施例的制造半導體器件的方法100。方法100包括:在框102中，提供包括晶體管器件區(qū)和隔離區(qū)的襯底；在框104中，在晶體管器件區(qū)上方形成偽柵極以及在隔離區(qū)上方形成電阻器；在框106中，用摻雜劑注入電阻器；在框108中，濕法蝕刻偽柵極以去除偽柵極(例如，在一個實施例中去除整個偽柵極)；以及在框110中，在晶體管器件區(qū)上方形成金屬柵極從而替換偽柵極。應當注意到，在各個方面的范圍內(nèi)可以對方法100的操作進行重新布置或者以其他方式更改。進一步注意到，可以在方法100之前、期間、及之后提供額外的工藝，并且在本文中可以對一些其他工藝僅作簡要描述。因此，在本文描述的各個方面的范圍內(nèi)，其他實施是可能的。根據(jù)本發(fā)明的一個方面，形成電阻器可以包括沉積多晶硅或非晶硅。根據(jù)本發(fā)明的另一方面，注入電阻器可以包括注入硅、鍺、碳、氙、銦、氟化鋇、η-型摻雜劑、和/或P-型摻雜劑。根據(jù)本發(fā)明的又一方面，注入電阻器可以包括通過光刻膠注入電阻器，該光刻膠覆蓋偽柵極并且通過孔暴露出電阻器。根據(jù)本發(fā)明的另一方面，注入電阻器可以包括在范圍為約lel4至約8el5之間的注入劑濃度下注入摻雜劑。根據(jù)本發(fā)明的另一方面，濕法蝕刻偽柵極可以包括用氫氧化鉀(KOH)、四甲基氫氧化銨(TMAH)、或氫氧化銨(NH4OH)蝕刻。根據(jù)本發(fā)明的另一方面，濕法蝕刻偽柵極可以包括對偽柵極蝕刻約60秒至約200秒之間。根據(jù)本發(fā)明的另一方面，方法100可以進一步包括在經(jīng)注入的電阻器和偽柵極的上方形成第一層間介電(ILD)層，以及使第一 ILD層平坦化從而暴露出偽柵極和經(jīng)注入的電阻器。根據(jù)本發(fā)明的另一方面，方法100可以進一步包括在經(jīng)注入的電阻器和金屬柵極的上方形成第二層間介電(ILD)層，以及通過第二 ILD層在金屬柵極上方形成第一接觸件和通過第二 ILD層在電阻器上方形成第二接觸件?，F(xiàn)參考圖2A至圖2F，根據(jù)本發(fā)明實施例示出了在各個制造階段的半導體器件200的剖視圖。應當理解，可以在圖2A至圖2F中示出的階段之前、期間、和/或之后提供額外的工藝，并且如果一些選定工藝是本領(lǐng)域中公知的，可以對它們僅做簡要描述。圖2A示出了包括襯底202的半導體器件200，該襯底202具有器件區(qū)202a和電阻器區(qū)或隔離區(qū)202b。在襯底202的器件區(qū)202a的上方形成高_k金屬柵極(HKMG)器件203，以及在襯底202的具有隔離結(jié)構(gòu)204的隔離區(qū)202b的上方形成電阻器212。HKMG器件203包括位于側(cè)壁間隔件208之間的偽柵極210?？梢酝ㄟ^多晶硅或非晶硅沉積、平坦化(通過CMP或者蝕刻)、以及圖案化(例如，通過光刻和蝕刻技術(shù))形成偽柵極210。器件間隔件208可以由介電材料(諸如，氮化硅)組成。可選地，器件間隔件可以是碳化硅、氮氧化硅、其他合適的材料、和/或其組合。而且，器件間隔件每一個都可以由不同的材料組成。電阻器212包括位于側(cè)壁間隔件208之間的電阻層211?？梢酝ㄟ^多晶硅或非晶硅沉積、平坦化(通過CMP或者蝕刻)、以及圖案化(例如，通過光刻和蝕刻技術(shù))形成預注入電阻層211。電阻器間隔件208可以由介電材料(諸如，氮化硅)組成?？蛇x地，電阻器間隔件可以是碳化硅、氮氧化硅、其他合適的材料、和/或其組合。而且，電阻器間隔件每一個都可以由不同的材料組成。在一個實例中，可以在間隔件208之間且在襯底202的上方形成高-k(HK)介電層209。在一個實例中，可以在介電層209上方形成偽柵極210和電阻層211，并且HK介電層209可以作為用于隨后形成的金屬柵極的金屬柵極介電層起作用。在一個實施例中，HK介電層209可以由氧化鉿(HfOx)、氧化硅鉿(HfSiO)、和/或氮氧化硅鉿(HfSiON)組成。HK介電層209可以作為單層形成，或者HK介電層209可以任選地包括其他層，諸如，在襯底表面和剩余HK介電層之間的界面層。在這個實施例中，在光刻膠層206內(nèi)形成HKMG器件203和電阻器212。光刻膠層206覆蓋器件203并且通過孔206a暴露出電阻器212。在其他實施例中，可以在層間介電(ILD)層內(nèi)形成HKMG器件203和電阻器212。在一個實施例中，半導體器件形成在硅半導體襯底202上?？蛇x地，半導體襯底202可以是:元素半導體,包括鍺；化合物半導體，包括碳化娃、砷化鎵、磷化鎵、磷化銦、砷化銦、和 / 或銻化銦；合金半導體，包括 SiGe、GaAsP, AlInAs, AlGaAs, GaInAs, GaInPjP /或GaInAsP ;或其組合。隔離結(jié)構(gòu)204可以由在襯底中蝕刻的溝槽中形成的介電材料區(qū)組成。在一個實施例中，隔離結(jié)構(gòu)204可以利用淺溝槽隔離(STI)來限定并電隔離器件。在一個實例中，隔離結(jié)構(gòu)可以由氧化硅組成。然而，在其他可選的實施例中，介電材料可以是氮化硅、氮氧化硅、其他合適的材料、和/或其組合。隔離結(jié)構(gòu)可以可選地具有多層結(jié)構(gòu)，諸如，填充有氮化硅或氧化硅的熱氧化襯墊層。根據(jù)本發(fā)明實施例，箭頭214示出了電阻器212的注入工藝。示例注入?yún)?shù)可以與上面參考圖1的方法100描述的注入?yún)?shù)相似。根據(jù)本發(fā)明的一方面，可以用硅、鍺、碳、氙、銦、氟化鋇、Π-型摻雜劑、和/或P-型摻雜劑注入電阻層211?？梢允褂妙A非晶化注入劑(PAI)(例如，硅或鍺)來活化碳和摻雜劑。根據(jù)本發(fā)明的另一方面，可以在約lel4至約8el5之間的注入劑濃度下用摻雜劑注入電阻層211。圖2B示出了在注入工藝214之后具有注入電阻層211’的電阻器212。在一個實例中，電阻層211’的離子注入劑可以包括硅、鍺、碳、氙、銦、氟化鋇、η-型摻雜劑、和/或P-型摻雜劑。在另一實例中，電阻層211’的離子注入劑濃度的范圍可以介于約lel4至8el5之間。去除光刻膠層206 (例如，通過剝離或者灰化)，并且然后可以通過電介質(zhì)沉積和平坦化(例如，通過CMP)形成層間介電(ILD)層216。圖2C示出了用于選擇性地去除偽柵極210并且使電阻器212保持完整的濕法蝕亥Ij工藝220，以及圖2D示出了去除了偽柵極210并保留側(cè)壁間隔件之間的間隔222的器件200。在一個實施例中，濕法蝕刻工藝220是以單一工藝基本上去除偽柵極210而使電阻器212保持基本上完整的全濕法蝕刻(full-wet etch)。在一個實施例中，去除了整個偽柵極。示例濕法蝕刻參數(shù)可以與上面參考圖1的方法100描述的濕法蝕刻參數(shù)相似。圖2E示出了用金屬柵極224替換偽柵極210從而形成HKMG器件205。通過金屬沉積和之后的平坦化形成金屬柵極224，平坦化可以導致金屬柵極224具有小于偽柵極210的厚度。在平坦化之前和之后的金屬柵極224的各種厚度都在本發(fā)明的范圍內(nèi)。然后可以對電阻器212實施后端(Back-end-of-line)熱加工。在該柵極替換工藝中，去除了偽柵極210，并且用金屬柵極224替換偽柵極210。在一個實施例中，可以沉積未示出的光刻膠層并且使其圖案化，以便于進行蝕刻，實現(xiàn)去除。通過單一濕法蝕刻工藝去除偽柵極。在蝕刻掉偽柵極然后剝離光刻膠之后，可以形成金屬層，然后使該金屬層平坦化從而形成如圖2E中示出的金屬柵極結(jié)構(gòu)224。圖2F示出了位于電阻器212和HKMG器件205的上方的多個層間介電(ILD)層226和228、位于電阻器212上方并通過多個ILD層與電阻器212接觸的第一接觸件230、以及位于HKMG器件205上方并通過多個ILD層與HKMG器件205接觸的第二接觸件232的形成。因而，圖2F示出了半導體器件200，該半導體器件200包括:襯底202，該襯底202包括有源區(qū)202a和隔離區(qū)202b ;設(shè)置在隔離區(qū)上方的電阻器212，其中該電阻器包括注入電阻層211’ ；設(shè)置在器件區(qū)上方的高_k金屬柵極(HKMG)器件205，該HKMG器件包括設(shè)置在器件區(qū)上方的金屬柵極224 ;設(shè)置在電阻器212和HKMG器件205的上方的多個層間介電(ILD)層226和228 ;位于注入電阻層211’上方并通過多個ILD層與注入電阻層211’接觸的第一接觸件230 ；以及位于HKMG器件金屬柵極224上方并通過多個ILD層與HKMG器件金屬柵極224接觸的第二接觸件232。上面描述的ILD層可以由氧化硅組成。可選地，ILD層可以包括其他介電材料，諸如氮化硅、氮氧化硅、TEOS形成的氧化物、磷硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、低-k介電材料、其他合適的介電材料、和/或其組合。不例性低_k介電材料包括摻氟娃玻璃(FSG)、碳摻雜的氧化硅、Black Diamond (黑金剛石 , Applied Materials公司，Santa Clara, California)、干凝膠、氣凝膠、非晶氟化碳、聚對二甲苯、BCB(聯(lián)雙苯并環(huán)丁烯)、SiLK (Dow Chemical, Midland, Michigan)、聚酰亞胺、其他合適的材料、和/或其組合。ILD層可以可選地是具有多種介電材料的多層結(jié)構(gòu)。
上面描述的柵極接觸件232和230可以是各種截面形狀中的任何一種。源極和漏極接觸件也可以由各種合適的導電材料(諸如，銅或鎢)組成。在一個實施例中，可以在源極和/或漏極區(qū)上方的位置通過ILD層蝕刻開口。然后可以用金屬填充開口。以上接觸件的形成工藝可以包括光刻、蝕刻、剝離、沉積、及任何其他適當?shù)姆椒āＷ詈?，實施CMP工藝以使ILD層的頂部平坦化。以上所述的層(例如，多晶硅和金屬層)中的每層都可以采用任何合適的工藝(諸如化學汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、高密度等離子體CVD (HDPCVD)、金屬有機CVD (MOCVD)、遠程等離子體CVD (RPCVD)、等離子體增強CVD (PECVD)、電鍍、其他合適的方法、和/或其組合)形成?？梢酝ㄟ^任何合適的工藝(諸如，通過光刻圖案化工藝)使層圖案化，該光刻圖案化工藝可以包括許多合適的步驟，包括光刻膠涂層(例如，旋涂涂層)、軟烘焙、掩模對準、曝光、曝光后烘焙、使光刻膠顯影、清洗、干燥(例如，硬烘焙)、其他合適的工藝、和/或其組合。此外，可以通過其他合適的方法(諸如無掩模光刻、電子束寫入、或離子束寫入)完全地替代光刻曝光工藝。此外，半導體器件200中的集成電路可以進一步包括未示出的無源元件，諸如電阻器、電容器、電感器、和/或熔絲；以及未示出的有源元件，諸如MOSFET(包括P-溝道MOSFET (pMOS晶體管)和η-溝道MOSFET (nMOS晶體管))、互補金屬氧化物半導體晶體管(CMOS)、高電壓晶體管、和/或高頻晶體管、其他合適的元件、和/或其組合。有利的是，本發(fā)明提供了通過全濕法蝕刻工藝去除偽柵極而不需要使用額外的蝕刻步驟、層、硬掩模和/或光刻膠的用于制造包括HKMG晶體管器件和電阻器的半導體器件的簡化工藝?，F(xiàn)有工藝為去除偽柵極而使用了額外的干法蝕刻和/或濕法蝕刻工藝、額外的硬掩模、和/或額外的光刻膠層。因此，本發(fā)明提供了降低器件制造成本的簡化工藝。本發(fā)明提供了許多不同的實施例。本發(fā)明的一個更廣泛形式涉及一種制造半導體器件的方法，該方法包括:提供襯底，該襯底包括晶體管器件區(qū)和隔離區(qū)；在晶體管器件區(qū)上方形成偽柵極以及在隔離區(qū)上方形成電阻器；以及用摻雜劑注入電阻器。該方法還包括:濕法蝕刻偽柵極以去除偽柵極，以及然后在晶體管器件區(qū)上方形成金屬柵極從而替換偽柵極。本發(fā)明的另一個更廣泛形式涉及另一種制造半導體器件的方法，該方法包括提供襯底，該襯底包括晶體管器件區(qū)和隔離區(qū)；在晶體管器件區(qū)上方形成偽柵極以及在隔離區(qū)上方形成電阻器；通過光刻膠用摻雜劑注入電阻器，所述光刻膠覆蓋偽柵極并且通過孔暴露出電阻器。該方法還包括去除光刻膠；在經(jīng)注入的電阻器和偽柵極的上方形成層間介電(ILD)層；使ILD層平坦化從而暴露出偽柵極和經(jīng)注入的電阻器；濕法蝕刻偽柵極以去除偽柵極；以及在晶體管器件區(qū)上方形成金屬柵極從而替換偽柵極。本發(fā)明的又一個更廣泛形式涉及又一種制造半導體器件的方法。該方法包括提供襯底，該襯底包括晶體管器件區(qū)和隔離區(qū)；在晶體管器件區(qū)上方形成偽柵極以及在隔離區(qū)上方形成電阻器；通過光刻膠用摻雜劑注入電阻器，所述光刻膠覆蓋偽柵極并通過孔暴露出電阻器；去除光刻膠；在經(jīng)注入的電阻器和偽柵極的上方形成第一層間介電(ILD)層；使第一 ILD層平坦化從而暴露出偽柵極和經(jīng)注入的電阻器。該方法還包括:濕法蝕刻偽柵極以去除偽柵極；在晶體管器件區(qū)上方形成金屬柵極從而替換偽柵極；在經(jīng)注入的電阻器和金屬柵極的上方形成第二層間介電(ILD)層；以及通過第二 ILD層在金屬柵極上方形成第一接觸件以及通過第二 ILD層在電阻器上方形成第二接觸件。上面論述了若干實施例的部件，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域技術(shù)人員應該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達到與本文所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點的工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應該意識到，這種等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，在其中可以進行各種變化、替換以及更改。
權(quán)利要求
1.一種制造半導體器件的方法，所述方法包括: 提供襯底，所述襯底包括晶體管器件區(qū)和隔離區(qū)； 在所述晶體管器件區(qū)上方形成偽柵極以及在所述隔離區(qū)上方形成電阻器； 用摻雜劑注入所述電阻器； 濕法蝕刻所述偽柵極以去除所述偽柵極；以及 在所述晶體管器件區(qū)上方形成金屬柵極從而替換所述偽柵極。
2.根據(jù)權(quán)利要求1所述的方法，其中，形成所述偽柵極和所述電阻器包括沉積多晶硅或非晶硅。
3.根據(jù)權(quán)利要求1所述的方法，其中，注入所述電阻器包括注入硅、鍺、碳、氙、η-型摻雜劑、和/或P-型摻雜劑。
4.根據(jù)權(quán)利要求1所述的方法，其中，注入所述電阻器包括通過光刻膠注入所述電阻器，所述光刻膠覆蓋所述偽柵極并且通過孔暴露出所述電阻器。
5.根據(jù)權(quán)利要求1所述的方法，其中，濕法蝕刻所述偽柵極包括用氫氧化鉀(ΚΟΗ)、四甲基氫氧化銨(TMAH)、或氫氧化銨(NH4OH)蝕刻。
6.根據(jù)權(quán)利要求1所述的方 法，其中，注入所述電阻器包括在范圍為約lel4至約8el5之間的注入劑濃度下注入摻雜劑，并且其中，濕法蝕刻所述偽柵極包括對所述偽柵極蝕刻約60秒至約200秒之間。
7.根據(jù)權(quán)利要求1所述的方法，還包括: 在經(jīng)注入的所述電阻器和所述偽柵極的上方形成層間介電(ILD)層；以及 使所述ILD層平坦化從而暴露出所述偽柵極和經(jīng)注入的所述電阻器。
8.根據(jù)權(quán)利要求1所述的方法，還包括: 在經(jīng)注入的所述電阻器和所述金屬柵極的上方形成層間介電(ILD)層；以及通過所述ILD層在所述金屬柵極上方形成第一接觸件，以及通過所述ILD層在所述電阻器上方形成第二接觸件。
9.一種制造半導體器件的方法，所述方法包括: 提供襯底，所述襯底包括晶體管器件區(qū)和隔離區(qū)； 在所述晶體管器件區(qū)上方形成偽柵極以及在所述隔離區(qū)上方形成電阻器； 通過光刻膠用摻雜劑注入所述電阻器，所述光刻膠覆蓋所述偽柵極并且通過孔暴露出所述電阻器； 去除所述光刻膠； 在經(jīng)注入的所述電阻器和所述偽柵極的上方形成層間介電(ILD)層； 使所述ILD層平坦化從而暴露出所述偽柵極和經(jīng)注入的所述電阻器； 濕法蝕刻所述偽柵極以去除所述偽柵極；以及 在所述晶體管器件區(qū)上方形成金屬柵極從而替換所述偽柵極。
10.一種制造半導體器件的方法，所述方法包括: 提供襯底，所述襯底包括晶體管器件區(qū)和隔離區(qū)； 在所述晶體管器件區(qū)上方形成偽柵極以及在所述隔離區(qū)上方形成電阻器； 通過光刻膠用摻雜劑注入所述電阻器，所述光刻膠覆蓋所述偽柵極并且通過孔暴露出所述電阻器；去除所述光刻膠； 在經(jīng)注入的所述電阻器和所述偽柵極的上方形成第一層間介電(ILD)層； 使所述第一 ILD層平坦化從而暴露出所述偽柵極和經(jīng)注入的所述電阻器； 濕法蝕刻所述偽柵極以去除所述偽柵極； 在所述晶體管器件區(qū)上方形成金屬柵極從而替換所述偽柵極； 在經(jīng)注入的所述電阻器和所述金屬柵極的上方形成第二層間介電(ILD)層；以及通過所述第二 ILD層在所述金屬柵極上方形成第一接觸件以及通過所述第二 ILD層在所述電阻器上方 形成第二接觸件。
全文摘要
提供了制造半導體器件的方法，該半導體器件包括金屬柵極晶體管和電阻器。一種方法包括提供襯底，該襯底包括晶體管器件區(qū)和隔離區(qū)；在晶體管器件區(qū)上方形成偽柵極以及在隔離區(qū)上方形成電阻器；以及用摻雜劑注入電阻器。該方法還包括濕法蝕刻偽柵極以去除偽柵極；以及然后在晶體管器件區(qū)上方形成金屬柵極從而替換偽柵極。本發(fā)明提供了采用偽柵極去除的集成電路電阻器制造。
文檔編號H01L21/02GK103199062SQ201210133069
公開日2013年7月10日 申請日期2012年4月28日 優(yōu)先權(quán)日2012年1月5日
發(fā)明者柯俊宏, 陳志輝, 王世維 申請人:臺灣積體電路制造股份有限公司