專(zhuān)利名稱(chēng)：用于橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的直通硅通孔處理技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及高壓半導(dǎo)體器件及其制備工藝，尤其是橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)晶體管，更確切地說(shuō)是源極在器件背面的垂直分立LDM0S。之所以將該器件稱(chēng)為“垂直”，是由于其源極在底部，漏極在頂部(或反之亦然)?！皺M向”是指器件的平面柵極。
背景技術(shù)：
由于橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)晶體管具有高擊穿電壓以及可以與低壓器件的補(bǔ)充金屬-氧化物-半導(dǎo)體(CMOS)技術(shù)兼容的特點(diǎn)，因此常用于高壓器件(例如20至500伏，甚至更高)。一般來(lái)說(shuō)，LDMOS晶體管包括一個(gè)平面多晶硅柵極、一個(gè)形成在P-型本體區(qū)中的N+源極區(qū)以及一個(gè)N+漏極區(qū)。通道由N漏極漂流區(qū)形成在多晶硅柵 極下方的本體區(qū)中，N+漏極區(qū)與該通道分離。眾所周知，通過(guò)增大N漂流區(qū)的長(zhǎng)度，可以相應(yīng)地提高LDMOS晶體管的擊穿電壓。典型的LDMOS晶體管用于高頻器件，例如無(wú)線電射頻和/或微波功率放大器。它們通常用在功率放大器中，用于需要高輸出功率的基站，相應(yīng)的漏源擊穿電壓通常在60伏以上。因此，需要使LDMOS晶體管能夠在高頻下工作，同時(shí)保持相同的高壓作業(yè)。在有些情況下，需要將LDMOS晶體管制成垂直器件。使源極路由到晶片底部，用于更好的封裝可選件非常有利，例如降低源極上的電感。但是，將LDMOS晶體管的源極路由到襯底，并且不使電阻增大很多，是很困難的。因此，有必要提出改良型的LDMOS晶體管。

發(fā)明內(nèi)容
本發(fā)明提出了一種形成在半導(dǎo)體襯底上的場(chǎng)效應(yīng)晶體管，半導(dǎo)體襯底上具有柵極、源極和漏極區(qū)，柵極區(qū)具有一個(gè)橫向柵極通道。配置多個(gè)空間分離的溝槽或直通半導(dǎo)體通孔(TSV)，以降低底部源極的電阻，它們都具有一個(gè)導(dǎo)電插頭，導(dǎo)電插頭與柵極、源極和漏極區(qū)電連接。在源極區(qū)附近形成一個(gè)接觸溝槽，接觸溝槽短接源極區(qū)和本體區(qū)。源極接頭與源極區(qū)電連接；漏極接頭與漏極區(qū)電連接，源極和漏極接頭設(shè)置在橫向柵極通道的對(duì)立邊上?！N場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管包括一個(gè)半導(dǎo)體襯底，在該襯底上形成帶有柵極、源極和漏極區(qū)，所述的柵極區(qū)具有一個(gè)橫向柵極通道；一個(gè)或多個(gè)帶有導(dǎo)電插頭的溝槽，導(dǎo)電插頭與所述的柵極、源極和漏極區(qū)電連接，其中所述的一個(gè)或多個(gè)溝槽從所述的襯底背面延伸到可控的深度；一個(gè)與所述的源極區(qū)電連接的源極接頭；一個(gè)與所述的漏極區(qū)電連接的漏極接頭，所述的源極和漏極接頭設(shè)置在所述的柵極通道的對(duì)邊上；以及一個(gè)柵極接頭。其中一個(gè)或多個(gè)溝槽含有一個(gè)接觸溝槽，將所述的源極區(qū)短接至所述的源極接頭。其中一個(gè)或多個(gè)溝槽含有多個(gè)空間分離的溝槽。其中所述的溝槽接頭設(shè)置在所述的源極和漏極接頭之間。其中所述的半導(dǎo)體襯底具有第一和第二對(duì)邊，所述的柵極、源極和漏極區(qū)形成在所述的第一對(duì)邊上，所述的一個(gè)或多個(gè)溝槽從所述的橫向柵極通道開(kāi)始延伸，穿過(guò)所述的襯底，在形成在所述的第二對(duì)邊上的一個(gè)或多個(gè)開(kāi)口中截止。其中所述的柵極、源極和漏極區(qū)還包括一個(gè)形成在所述的襯底上的層，該層的第 一部分具有第一導(dǎo)電類(lèi)型，第二部分具有與所述的第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型，所述的柵極通道包括所述的層。其中所述的柵極、源極和漏極區(qū)還包括第一半導(dǎo)體層，形成在所述的襯底上，設(shè)置在所述的第一半導(dǎo)體層第二半導(dǎo)體層上方，所述的第一半導(dǎo)體層、第二半導(dǎo)體層以及所述的襯底具有第一導(dǎo)電類(lèi)型，其中所述的第一半導(dǎo)體層的摻雜濃度高于所述的第二半導(dǎo)體層的摻雜類(lèi)型。其中所述的多個(gè)空間分離的溝槽從所述的襯底的所述的底面開(kāi)始延伸，在所述的
第一半導(dǎo)體層中截止。其中所述的第二半導(dǎo)體層含有第一導(dǎo)電類(lèi)型的第一部分，以及與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型的第二部分，其中所述的源極區(qū)形成在所述的第一部分頂部，所述的漏極區(qū)形成在所述的第二部分頂部。其中所述的溝槽接頭將所述的源極區(qū)短接至所述的第一部分。其中所述的一個(gè)或多個(gè)溝槽從所述的襯底所述的表面開(kāi)始，延伸到所述的源極區(qū)。其中所述的第一半導(dǎo)體層含有高摻雜濃度的第一部分以及低摻雜濃度的第二部分，其中肖特基接頭形成在所述的第二區(qū)域和所述的導(dǎo)電插頭的交叉處。其中所述的柵極、源極和漏極區(qū)還包括一個(gè)形成在所述的襯底上的第一半導(dǎo)體層，所述的第一半導(dǎo)體層和所述的襯底具有第一導(dǎo)電類(lèi)型，設(shè)置在所述的第一半導(dǎo)體層第二半導(dǎo)體層上方，所述的第二半導(dǎo)體層具有多個(gè)不同導(dǎo)電類(lèi)型的區(qū)域，限定超級(jí)結(jié)結(jié)構(gòu)與所述的柵極、源極和漏極區(qū)電連接。其中所述的柵極、源極和漏極區(qū)還包括一個(gè)形成在所述的襯底上的第一半導(dǎo)體層，所述的第一半導(dǎo)體層和所述的襯底具有第一導(dǎo)電類(lèi)型，設(shè)置在所述的第一半導(dǎo)體層第二半導(dǎo)體層上方，所述的第二半導(dǎo)體層具有多個(gè)不同導(dǎo)電類(lèi)型的區(qū)域，所述的多個(gè)區(qū)域中的第一區(qū)設(shè)置在第二和第三區(qū)之間，其導(dǎo)電類(lèi)型與所述的第一半導(dǎo)體層相同，與所述的第二和第三區(qū)相反。其中所述的柵極、源極和漏極區(qū)還包括一個(gè)形成在所述的襯底上的第一半導(dǎo)體層，所述的半導(dǎo)體層和所述的襯底具有第一導(dǎo)電類(lèi)型，設(shè)置在所述的第一半導(dǎo)體層第二半導(dǎo)體層上方，所述的第二半導(dǎo)體層具有多個(gè)不同導(dǎo)電類(lèi)型的區(qū)域，所述的多個(gè)區(qū)域中的第一區(qū)設(shè)置在第二和第三區(qū)之間，其導(dǎo)電類(lèi)型與所述的第一半導(dǎo)體層相同，與所述的第二和第三區(qū)相反，所述的第二區(qū)設(shè)置在所述的第一區(qū)和所述的第一半導(dǎo)體層之間。其中所述的柵極、源極和漏極區(qū)還包括一個(gè)形成在所述的襯底上的第一半導(dǎo)體層，所述的第一半導(dǎo)體層和所述的襯底具有第一導(dǎo)電類(lèi)型，設(shè)置在所述的第一半導(dǎo)體層第二半導(dǎo)體層上方，所述的第二半導(dǎo)體層具有多個(gè)不同導(dǎo)電類(lèi)型的區(qū)域，限定超級(jí)結(jié)結(jié)構(gòu)與所述的柵極、源極和漏極區(qū)電連接，每個(gè)所述的區(qū)域都從所述的第一半導(dǎo)體層開(kāi)始，朝著所述的源極接頭延伸?！N場(chǎng)效應(yīng)晶體管,該場(chǎng)效應(yīng)晶體管包括一個(gè)半導(dǎo)體襯底，具有第一和第二對(duì)邊，并且柵極、源極和漏極區(qū)形成在所述的第一對(duì)邊上，所述的柵極區(qū)具有一個(gè)橫向柵極通道；一個(gè)或多個(gè)溝槽，從所述的橫向柵極通道開(kāi)始延伸，穿過(guò)所述的襯底，在形成在所述的第二對(duì)邊上的一個(gè)或多個(gè)開(kāi)口中截止；
設(shè)置在所述的一個(gè)或多個(gè)溝槽中的導(dǎo)電材料，覆蓋著所述的第二對(duì)邊，限定第一接頭，與所述的漏極和源極區(qū)的其中之一電連接；一個(gè)額外的接頭，與所述的漏極和源極區(qū)的其中之一電連接；以及一個(gè)柵極接頭。其中一個(gè)或多個(gè)溝槽含有一個(gè)接觸溝槽，將所述的源極區(qū)短接至所述的襯底。一種制備場(chǎng)效應(yīng)晶體管的方法，所述的方法包括在半導(dǎo)體襯底的第一邊上，制備多個(gè)限定柵極、源極和漏極區(qū)的材料層，所述的柵極區(qū)具有一個(gè)橫向柵極通道；由所述的半導(dǎo)體襯底所述的第一邊對(duì)面的第二邊，制備一個(gè)或多個(gè)溝槽，從一個(gè)或多個(gè)孔開(kāi)始，朝著所述的半導(dǎo)體襯底的所述的第一邊，延伸到可控的深度；并且用導(dǎo)電材料填充所述的一個(gè)或多個(gè)溝槽中的多個(gè)溝槽，形成一個(gè)與所述的源極區(qū)和所述的漏極區(qū)的其中之一電連接的第一接頭。其中制備一個(gè)或多個(gè)溝槽包括制備一個(gè)接觸溝槽，從所述的半導(dǎo)體襯底的第二邊，延伸到所述的源極區(qū)。該方法還包括制備第一導(dǎo)電類(lèi)型的襯底，制備還包括在所述的半導(dǎo)體襯底上，制備一層半導(dǎo)體材料層，該層的第一部分具有第一導(dǎo)電類(lèi)型，第二部分具有與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型，所述的柵極通道包括所述的層。該方法還包括制備第一導(dǎo)電類(lèi)型的襯底，制備還包括在所述的半導(dǎo)體襯底上，制備一層具有第一導(dǎo)電類(lèi)型的半導(dǎo)體材料，在所述的第一半導(dǎo)體層上方，制備第二半導(dǎo)體層，所述的第二半導(dǎo)體層具有多個(gè)不同導(dǎo)電類(lèi)型的區(qū)域，限定的超級(jí)結(jié)結(jié)構(gòu)與所述的柵極、源極和漏極區(qū)電連接。該方法還包括制備第一導(dǎo)電類(lèi)型的襯底，制備還包括在所述的半導(dǎo)體襯底上，制備一層具有第一導(dǎo)電類(lèi)型的半導(dǎo)體材料，在所述的第一半導(dǎo)體層上方，制備第二半導(dǎo)體層，所述的第二半導(dǎo)體層具有多個(gè)不同導(dǎo)電類(lèi)型的區(qū)域，所述的多個(gè)區(qū)域中的第一區(qū)設(shè)置在第二和第三區(qū)之間，其導(dǎo)電類(lèi)型與所述的第一半導(dǎo)體層相同，與所述的第二和第三區(qū)相反。


圖I表不依據(jù)本發(fā)明的一個(gè)實(shí)施例,一種晶體管的剖面圖2表示圖I所示的晶體管的制備方法的流程圖；圖3表示依據(jù)本發(fā)明的第二實(shí)施例，一種晶體管的剖面圖；圖4表示圖3所示的晶體管的制備方法的流程圖；圖5表不依據(jù)第三實(shí)施例,一種晶體管的剖面圖；圖5A-5C表不依據(jù)本發(fā)明的第三實(shí)施例,一種可選晶體管的剖面圖；圖6表不依據(jù)本發(fā)明的第四實(shí)施例,一種晶體管的剖面圖；圖7表示依據(jù)本發(fā)明的第五實(shí)施例，一種晶體管的剖面圖；圖8表示依據(jù)本發(fā)明的第六實(shí)施例，一種晶體管的剖面圖； 圖9表示使用本發(fā)明帶有底部源極的LDMOS的單晶片和雙晶片襯墊轉(zhuǎn)換器的俯視圖；圖10表不使用本發(fā)明帶有底部源極的LDMOS的可選單晶片襯塾和雙晶片襯塾轉(zhuǎn)換器的俯視圖；圖IlA表示使用本發(fā)明帶有底部源極的LDMOS的第二可選單晶片襯墊轉(zhuǎn)換器的俯視圖；以及圖IlB表示圖IlA所示的單晶片襯墊轉(zhuǎn)換器的側(cè)視圖。
具體實(shí)施例方式參見(jiàn)圖I和圖2，LDMOS 10形成在P-型襯底12上，外延層16形成在它上面。如同步驟151所述，P-型掩埋層(PBL) 14形成在P-型襯底12和外延層16的交界處。如同步驟153所述，外延層16生長(zhǎng)在PBL層上方。外延層可以為N-型或P-型。晶體管10的有源區(qū)形成在外延層16中。PBL 14的制備可以通過(guò)標(biāo)準(zhǔn)的掩埋層植入工藝，或還可選擇利用步階外延工藝。也就是說(shuō)，重?fù)诫s的P-型外延層可以生長(zhǎng)在襯底12上方，作為PBL 14.還可選擇，通過(guò)深植入制備PBL 14。當(dāng)外延層16的厚度在幾微米至10微米的范圍內(nèi)時(shí)，PBL層14的厚度約為幾微米。尤其是對(duì)于漏極擊穿電壓BV dss約為20V至60V的LDMOS來(lái)說(shuō)，外延層16的范圍為幾微米至5微米。如同步驟155所述，柵極氧化層18形成在外延層16上方，如同步驟156所述，利用標(biāo)準(zhǔn)的設(shè)置和仿制技術(shù)，平面柵極20形成在柵極氧化層上方。通常，柵極氧化層由二氧化硅制成，柵極20由多晶硅制成。但是，除了多晶硅之外，柵極20還可以由導(dǎo)電材料制成。P-型本體區(qū)22利用標(biāo)準(zhǔn)工藝，形成在外延層16中，以便從PBL 14延伸到柵極氧化物18，構(gòu)成一個(gè)弓形區(qū)，臨近N-漂流區(qū)24，并與其空間分離，如同步驟157所述，在下文中還將詳細(xì)介紹。在現(xiàn)有的實(shí)施例中，制備的P-型本體區(qū)22可以穿過(guò)P-型植入物，自對(duì)準(zhǔn)到多晶硅柵極20的邊緣，然后熱退火。如同步驟159所述，隨著P-型本體區(qū)22的形成，漏極漂流區(qū)24利用標(biāo)準(zhǔn)工藝，形成在外延層16中。通過(guò)植入適合的摻雜物(在本例中為N-型摻雜物)，然后熱退火。制備漏極漂流區(qū)24，還可選擇，在形成柵極氧化層18和/或多晶硅柵極20之前，制備P-型本體區(qū)22和漏極漂流區(qū)24。因此，外延層16的區(qū)域23依然沒(méi)有植入慘雜物。利用標(biāo)準(zhǔn)工藝制備源極和漏極區(qū)26和28，例如通過(guò)植入合適的摻雜物，然后熱驅(qū)動(dòng)，如同步驟161所述，使源極區(qū)26和漏極區(qū)28具有所需的導(dǎo)電性。多晶硅柵極20用于源極26進(jìn)行自對(duì)齊的植入工藝。
利用標(biāo)準(zhǔn)的刻蝕工藝制備溝槽32，并用金屬等導(dǎo)電材料填充，以形成溝槽接頭32。確切地說(shuō)，Ti-TiN的薄勢(shì)壘金屬層首先形成在溝槽32的底部和側(cè)壁，這可以通過(guò)濺鍍，隨后進(jìn)行鎢(W)的化學(xué)氣相設(shè)置(CVD)，以及Ti-Ti-AlCu的濺鍍來(lái)完成。溝槽接頭32將源極區(qū)26和本體區(qū)22短接在一起，并短接至PBL 14。晶體管中可以含有P+本體接觸區(qū)30，以便為P本體區(qū)22和PBL 14提供良好的歐姆接觸。為此，可以在填充溝槽32之前，熱退火之后，進(jìn)行P-型摻雜物帶角度的離子植入，如同步驟163和165所述，為P+區(qū)30提供合適的摻雜濃度。N+源極區(qū)26的重?fù)诫s濃度很大，使P+植入本體接頭不會(huì)明顯地補(bǔ)償摻雜源極區(qū)。制備電介質(zhì)層34，以覆蓋多晶硅柵極20、柵極氧化層18以及溝槽接頭32，如同步驟167所述。電介質(zhì)層34包括含有硼酸的硅玻璃(BPSG)、摻雜的氧化物或化學(xué)氣相設(shè)置形成的氧化物，其厚度約為I微米。接觸開(kāi)口 36形成在電介質(zhì)層34中，通過(guò)刻蝕電介質(zhì)層34，使漏極區(qū)28裸露出來(lái)。用鎢、銅之類(lèi)的導(dǎo)電材料填充接觸開(kāi)口 36，以形成導(dǎo)電插頭38。與溝槽32類(lèi)似，Ti-TiN的薄勢(shì)壘金屬層首先形成在接觸開(kāi)口 36的底部和側(cè)壁，這可以通過(guò)濺鍍，隨后進(jìn)行鎢(W)的化學(xué)氣相設(shè)置(CVD)，以及Ti-Ti-AlCu的濺鍍來(lái)完成。如同步驟169所述，形成插頭38設(shè)置金屬等導(dǎo)電材料之后，繼續(xù)制備漏極接頭40。 如同步驟171所述，多個(gè)深溝槽或TSV 42、43和44形成于襯底12的背面46，襯底12設(shè)置在漏極接頭40對(duì)面。利用標(biāo)準(zhǔn)的刻蝕工藝，通過(guò)從襯底12的邊緣46開(kāi)始刻蝕，制備溝槽42、43和44，使溝槽43和44分別從孔48和49開(kāi)始延伸，它們位于邊緣46中，并在PBL層14中截止；溝槽42從孔50開(kāi)始延伸，在P+接頭30或PBL 14中截止，或直接延伸到溝槽接頭32。還可選擇，通過(guò)TSV激光從背面46鉆孔，形成溝槽42、43和44，然后清洗溝槽或各向同性的干刻蝕。用鎢、銅以及類(lèi)似的導(dǎo)電材料或TSV金屬，填充溝槽42、43和44，形成插頭51、52和53，連接到覆蓋著背面46的導(dǎo)電材料，構(gòu)成源極接頭54，如同步驟173所述。作為示例，溝槽42、43和44及其導(dǎo)電填充物，可以作為部分直通硅通孔(TSV)(或更普遍地稱(chēng)為直通半導(dǎo)體通孔)，穿過(guò)襯底12刻蝕。憑借這種結(jié)構(gòu)，晶體管10形成一個(gè)具有平面柵極的柵極區(qū)。柵極20在外延層16的表面附近的P-本體區(qū)22中，限定了一個(gè)橫向通道。來(lái)自N+源極區(qū)26的電子流在水平方向上穿過(guò)P-本體區(qū)22中的橫向通道，流入漏極漂流區(qū)24中。溝槽接頭32將N+源極區(qū)26短接至P-本體區(qū)22以及PBL 14上。通過(guò)從N+源極區(qū)26，在垂直方向上穿過(guò)溝槽接頭32，延伸到PBL 14中的通路，電子連接在源極區(qū)26和源極接頭54之間，然后橫向穿過(guò)PBL14，向下穿過(guò)導(dǎo)電插頭51、52、53，一直到源極接頭54。尤其是插頭51、52和53降低了源極電阻，提高了晶體管效率。必須使臨近插頭51、52和53之間的間距最小，同時(shí)不會(huì)破壞晶體管10的結(jié)構(gòu)完整性。因此，臨近插頭51、52和53之間的間距取決于多種因素，包括制備晶體管10的材料以及尺寸等。此外，PBL 14可以與漏極漂流區(qū)24 —起提供減小的表面場(chǎng)(RESURF)效應(yīng)，提高了晶體管10的擊穿電壓。參見(jiàn)圖I和圖3，所示的晶體管110具有與晶體管10相似的特性，同時(shí)省去了溝槽43 和 44 以及插頭 52 和 53。因此，可選件 114，116，118，120，122，126，128，130，134，136，138和140與可選件14，16，18，20，22，26，28，30，34，36，38和40相同，并且制備方法也相同。參見(jiàn)圖1、3和4，所述的制備晶體管110的步驟251_263、267和269與步驟151-163、167和169相同。但是，如同步驟262所述，從外延層的頂面下，晶體管110的溝槽接頭132形成得較深，至少部分填充到襯底112中。此外，如同步驟271所述，用背部研磨工藝處理襯底112，從其背面除去堅(jiān)固的部分，使溝槽接頭142的底部裸露出來(lái)。步驟271之后，襯底112的厚度小于50微米。還可選擇，在背部研磨工藝之后，從背面形成溝槽142，完全穿過(guò)襯底112，并在鈍化層134中截止——但是，從背面很難完全對(duì)準(zhǔn)。用鎢、銅等類(lèi)似材料，填充溝槽142，形成溝槽接頭132。如同步驟273所述，溝槽接頭132連接到源極接頭154，源極接頭154覆蓋半導(dǎo)體襯底112的背面。參見(jiàn)圖I和5，用晶體管210表示晶體管10的另一個(gè)實(shí)施例。除了晶體管10的PBL層14用形成在襯底212上的層214代替之外，晶體管210的其他部分都與晶體管10相同，層214分成兩個(gè)不同的區(qū)域215和217，每個(gè)區(qū)域都有導(dǎo)電類(lèi)型不同的摻雜物。區(qū)域215的摻雜物濃度和導(dǎo)電類(lèi)型與晶體管10的PBL層14相同。但是，區(qū)域217為N-型摻雜物的輕摻雜，或者是N-型外延層216本身。區(qū)域217的摻雜濃度是為了在輕摻雜的N-型區(qū)域217接觸金屬插頭252和253的地方，形成肖特基接頭219。與晶體管10中普通的P-N結(jié)體二極管相比，這種結(jié)構(gòu)增強(qiáng)了晶體管210的反向傳導(dǎo)二極管的反向恢復(fù)。
參見(jiàn)圖3、5和5A,用晶體管211表不晶體管110的一個(gè)可選實(shí)施例，晶體管211含有與圖5類(lèi)似的集成肖特基接頭219。除了用分成兩個(gè)不同區(qū)域215和217的層代替晶體管110的PBL層114，每個(gè)區(qū)域都具有導(dǎo)電類(lèi)型不同的摻雜物之外，晶體管211的其他部分都與晶體管110相同。區(qū)域215的摻雜物濃度和導(dǎo)電類(lèi)型與晶體管110的PBL層114相同。但是，區(qū)域217為N-型摻雜物的輕摻雜，或者是N-型外延層116本身。區(qū)域217的摻雜濃度是為了在輕摻雜的N-型區(qū)域217接觸金屬插頭252和253的地方，形成肖特基接頭219。參見(jiàn)圖3、5A和5B，用晶體管213表示晶體管210的一種可選結(jié)構(gòu)，晶體管213為集成與圖5類(lèi)似的肖特基接頭219的CMOS。除了晶體管213為N+漏極NMOS之外，其他都與晶體管211類(lèi)似。如圖5B所示，晶體管213包括一個(gè)N+源極126、一個(gè)N+漏極128，形成在P井116中，平面柵極121形成在P井116上方，并與柵極氧化物119絕緣。參見(jiàn)圖3、5A和5C,用晶體管215表不晶體管210的一種可選結(jié)構(gòu)，晶體管215為集成與圖5類(lèi)型的肖特基接頭219的LDD NMOS0除了晶體管213為輕摻雜的漏極(LDD)NMOS之外，其他都與晶體管211類(lèi)似。如圖5B所示，晶體管213包括一個(gè)N+源極126、一個(gè)N+漏極128以及一個(gè)輕摻雜的N漂流漏極129，形成在P阱116中，平面柵極121形成在P井116上方，并于柵極氧化物119絕緣。參見(jiàn)圖I和6，晶體管310表示晶體管10的另一個(gè)實(shí)施例。因此，可選件336和340與可選件36和40基本相同，并且可以用相同的方法制備。晶體管310中除了晶體管10中的外延層16的漂流區(qū)24帶有超級(jí)結(jié)結(jié)構(gòu)之外，其他都與晶體管10基本相同。為此，晶體管310的外延層316含有多個(gè)交替的N-型和P-型摻雜區(qū)360、361和362。區(qū)域360和362帶有相同的導(dǎo)電類(lèi)型，區(qū)域361帶有相反的導(dǎo)電類(lèi)型。在一個(gè)實(shí)施例中，區(qū)域360和362帶有N-型導(dǎo)電類(lèi)型，并且連接到漏極電壓，區(qū)域361帶有P-型導(dǎo)電類(lèi)型，并且經(jīng)由P-本體區(qū)322連接到源極電壓。但是，應(yīng)明確的是，區(qū)域360和362可能帶有P-型導(dǎo)電類(lèi)型，區(qū)域361可能帶有N-型導(dǎo)電類(lèi)型。利用人們熟知的技術(shù)，通過(guò)適當(dāng)摻雜物的多能量植入，區(qū)域360-362可能帶有所需的導(dǎo)電類(lèi)型。此外，在另一個(gè)實(shí)施例中，區(qū)域360和362可以自對(duì)準(zhǔn)到柵極320。從P-本體區(qū)322開(kāi)始延伸的區(qū)域361，通過(guò)帶角度的植入以及隨后的熱退火，可以將摻雜物驅(qū)入合適的位置。當(dāng)晶體管斷開(kāi)時(shí)，漏極和源極處于不同的電壓，從而通過(guò)超級(jí)結(jié)區(qū)域361，將超級(jí)結(jié)區(qū)域360和362反向偏置。區(qū)域360-362耗盡，會(huì)影響器件的大擊穿電壓。當(dāng)晶體管接通時(shí)，柵極激活了將源極連接到漏極的通道，使超級(jí)結(jié)區(qū)域360-362大致處于相同的電壓，并且不會(huì)耗盡。還可選擇，制備一個(gè)柵極-漏極金屬屏蔽，使柵極320避開(kāi)漏極電極。接觸溝槽332連接到柵極-漏極屏蔽部分366，其中級(jí)間導(dǎo)電層368延伸在上方，并與柵極320重疊。柵極-漏極屏蔽部分366靠近漏極漂流區(qū)324，但與鈍化材料分開(kāi)。鈍化層364將柵極-漏極金屬屏蔽與柵極電極320絕緣。PBL 314為單獨(dú)的RESURF效應(yīng)提供漏極漂流區(qū)324，以提高晶體管310的擊穿電壓。參見(jiàn)圖I和7，依據(jù)另一個(gè)實(shí)施例，晶體管410中除了對(duì)應(yīng)溝槽42的溝槽442—直從源極接頭454延伸到源極區(qū)426之外，其他都與晶體管10相同。確切地說(shuō)，可選件414，416，418，420，422，424，426，428，434，436，440，443，444，446，452，453 和 454 與可選件 1 4，16，18，20，22，24，26，28，34，36，40，43，44，46，52，53 和 54 相同，并且可以用相同的方法制備。因此，深溝槽以及兩個(gè)深度不同的插頭形成在晶體管襯底中。某些插頭，例如452和453僅僅部分穿過(guò)半導(dǎo)體材料，也就是說(shuō)從底面446到PBL 414。其他插頭，例如451，可以從底面446開(kāi)始，一直延伸到晶片頂部的源極426和鈍化物434。如同上述圖2所示，晶體管410的制備方法與晶體管10類(lèi)似。唯一的不同在于，在制備溝槽插頭時(shí)，即步驟171處，溝槽442完全對(duì)準(zhǔn)到接觸源極和本體區(qū)，并且一直延伸到鈍化層，而溝槽443和444僅部分穿過(guò)襯底412的半導(dǎo)體材料，延伸到PBL 414。參見(jiàn)圖I和8，在另一個(gè)實(shí)施例中，晶體管510(即帶有底部漏極的LDM0S)含有多個(gè)溝槽542-544，形成在襯底512中，并用導(dǎo)電材料或TSV金屬填充，以構(gòu)成與底部漏極接頭540相連接(也可選擇相互集成)的插頭。晶體管510含有一個(gè)N-型襯底512，其中N-型掩埋層(NBL) 514形成在上面。外延層516形成在NBL514上，晶體管510的有源區(qū)就形成在NBL 514中。外延層可以為N-型或P-型?？梢岳脴?biāo)準(zhǔn)的掩埋層植入工藝，或者也可選擇用步階外延工藝，制備N(xiāo)BL 514 ;也就是說(shuō)，可以在襯底512上方生長(zhǎng)一個(gè)層，作為NBL514。外延層516可以生長(zhǎng)在NBL 514上方。利用標(biāo)準(zhǔn)的設(shè)置和制圖技術(shù)，柵極氧化層518形成在外延層516上方，多晶硅柵極520形成在柵極氧化層上方。但是，除了多晶硅之外，也可以用其他的導(dǎo)電材料制備柵極520。利用標(biāo)準(zhǔn)工藝，在外延層516中制備P-型本體區(qū)522。在本實(shí)施例中，所形成的P-型本體區(qū)522穿過(guò)P-型植入物，自對(duì)準(zhǔn)到多晶硅柵極520的邊緣。在其他實(shí)施例中，在制備過(guò)程中，可以利用低壓P-勢(shì)阱(LVPW)制備P-型本體區(qū)522。因此，P-型本體區(qū)522可以在形成柵極氧化層518和/或多晶硅柵極520之前制備。隨著P-型本體區(qū)522的形成，N-型漏極漂流區(qū)524就利用標(biāo)準(zhǔn)工藝形成在外延層516中。通過(guò)適當(dāng)?shù)膿诫s物(例如N-型摻雜物)植入，以及熱退火，制備漏極漂流區(qū)524。利用植入適當(dāng)?shù)膿诫s物，以及熱退火，制備源極和漏極區(qū)526和528，為源極區(qū)526和漏極區(qū)528提供合適的導(dǎo)電類(lèi)型和摻雜濃度。多晶硅柵極520的存在，使源極區(qū)526的自對(duì)準(zhǔn)植入工藝成為可能。制備電絕緣鈍化層534，以覆蓋多晶硅柵極520、柵極氧化層518。在鈍化層534中，形成第一和第二溝槽535和536。溝槽535使一部分P-本體522和源極區(qū)526裸露出來(lái)。溝槽536靠近漏極漂流區(qū)524，但與鈍化材料分開(kāi)。用鎢、銅、金等類(lèi)似的導(dǎo)電材料填充溝槽535和536，分別形成導(dǎo)電插頭537和538，然后用源極接頭539覆蓋。導(dǎo)電插頭538使柵極-漏極金屬與柵極電極520隔開(kāi)。還可選擇，無(wú)需分離導(dǎo)電插頭材料，源極接頭539的材料也填充在溝槽535和536中。多個(gè)深溝槽542、543和544形成在襯底512的邊緣546上，邊緣546設(shè)置在源極接頭539對(duì)面。依照上述溝槽42、43和44的制備方法，利用標(biāo)準(zhǔn)的刻蝕工藝或激光鉆孔制備溝槽。如上所述，溝槽542、543和544分別從孔547、548和550開(kāi)始延伸，位于襯底512的邊緣546處，并在NBL層514中截止。用鎢、銅等類(lèi)似的導(dǎo)電材料或TVS金屬，填充溝槽542,543和544，以形成插頭551、552和553，用導(dǎo)電材料覆蓋這些插頭，構(gòu)成漏極接頭540。超級(jí)結(jié)結(jié)構(gòu)形成在外延層516中，外延層516含有多個(gè)交替的N-型和P-型摻雜區(qū)560-571。區(qū)域560-571都從NBL 514開(kāi)始延伸，并在N-漂流區(qū)524和N漏極區(qū)528附近截止。當(dāng)剝?nèi)和P立柱時(shí)，交替的N-型和P-型摻雜區(qū)560-571可以是圓柱形立柱，并 且在第三維度上連接到P-本體區(qū)。配置超級(jí)結(jié)，以展開(kāi)來(lái)自P-型本體區(qū)的電場(chǎng)，或減小表面電場(chǎng)。圖9所示的俯視圖，表示傳統(tǒng)的雙晶片襯墊轉(zhuǎn)換器，以及利用本發(fā)明所述的底部源極MOSFET的單一晶片襯墊轉(zhuǎn)換器。按照慣例，含有底部漏極的標(biāo)準(zhǔn)的高端(HS)和低端(LS)垂直M0SFET，位于一個(gè)封裝內(nèi)的兩個(gè)單獨(dú)的晶片襯墊上。如圖9所示，控制器和集成的高端MOSFET 602電連接并且真實(shí)連接到晶片襯墊606上，底部漏極低端MOSFET 604電連接并且真實(shí)連接到晶片襯墊608上。在功率轉(zhuǎn)換器封裝中，高端源極和低端漏極通常相互連接，構(gòu)成一個(gè)開(kāi)關(guān)，低端源極接地，這可以通過(guò)另外的結(jié)合引線(圖中沒(méi)有表示出)來(lái)完成。另外的結(jié)合引線增加了寄生電感，雙晶片襯墊606和608在轉(zhuǎn)換器封裝中需要更多的空間。利用本發(fā)明所述的底部源極低端MOSFET 610，集成高端MOSFET 602和底部源極低端MOSFET 610的控制器，可以安裝在一個(gè)單獨(dú)的晶片襯墊612中。還可選擇，圖10所示的俯視圖，表示利用本發(fā)明所述的底部源極MOSFET的另一個(gè)單一晶片襯墊轉(zhuǎn)換器。如圖10所示，底部漏極高端MOSFET 702電連接并且真實(shí)連接到晶片襯墊706上，控制器703電連接并且真實(shí)連接到晶片襯墊707上，底部漏極低端MOSFET704電連接并且真實(shí)連接到晶片襯墊708上。利用本發(fā)明所述的底部源極低端M0SFET，控制器、低端MOSFET和高端MOSFET可以安裝在單一的晶片襯墊712上。本發(fā)明所述的底部源極MOSFET在一個(gè)轉(zhuǎn)換器封裝中，既可以用于高端M0SFET，也可以用于低端M0SFET。圖IIA-IIB表示一個(gè)單獨(dú)的襯墊轉(zhuǎn)換器封裝的俯視圖和側(cè)視圖。在本結(jié)構(gòu)中，底部源極高端MOSFET 802堆棧在底部源極低端MOSFET 804的頂部漏極上方，底部源極低端MOSFET 804與控制器一起，電連接并且真實(shí)連接到單獨(dú)的晶片襯墊806上。單獨(dú)的晶片襯墊功率轉(zhuǎn)換器可用于各種不同的使用高端和低端器件的器件，例如功率轉(zhuǎn)換電路、無(wú)線電放大電路、射頻(RF)放大電路以及運(yùn)算放大器(op-amp)輸出級(jí)。應(yīng)理解上述說(shuō)明僅是本發(fā)明的示例，以及其他在本發(fā)明意圖和范圍內(nèi)的修正，不應(yīng)認(rèn)為是本發(fā)明范圍的局限。例如，盡管說(shuō)明的是N-通道器件，但是本領(lǐng)域的技術(shù)人員應(yīng)明確，本發(fā)明也可用于P-通道器件，例如通過(guò)轉(zhuǎn)換半導(dǎo)體區(qū)域的導(dǎo)電類(lèi)型。因此，本發(fā)明的范圍應(yīng)由所附的權(quán)利要求書(shū)及其全部等價(jià)內(nèi)容限定。
權(quán)利要求
1.一種場(chǎng)效應(yīng)晶體管，其特征在于，該場(chǎng)效應(yīng)晶體管包括 一個(gè)半導(dǎo)體襯底，在該襯底上形成帶有柵極、源極和漏極區(qū)，所述的柵極區(qū)具有一個(gè)橫向柵極通道； 一個(gè)或多個(gè)帶有導(dǎo)電插頭的溝槽，導(dǎo)電插頭與所述的柵極、源極和漏極區(qū)電連接，其中所述的一個(gè)或多個(gè)溝槽從所述的襯底背面延伸到可控的深度； 一個(gè)與所述的源極區(qū)電連接的源極接頭； 一個(gè)與所述的漏極區(qū)電連接的漏極接頭，所述的源極和漏極接頭設(shè)置在所述的柵極通道的對(duì)邊上；以及 一個(gè)柵極接頭。
2.如權(quán)利要求I所述的晶體管，其特征在于，其中一個(gè)或多個(gè)溝槽含有一個(gè)接觸溝槽，將所述的源極區(qū)短接至所述的源極接頭。
3.如權(quán)利要求2所述的晶體管，其特征在于，其中一個(gè)或多個(gè)溝槽含有多個(gè)空間分離的溝槽。
4.如權(quán)利要求2所述的晶體管，其特征在于，其中所述的溝槽接頭設(shè)置在所述的源極和漏極接頭之間。
5.如權(quán)利要求I所述的晶體管，其特征在于，其中所述的半導(dǎo)體襯底具有第一和第二對(duì)邊，所述的柵極、源極和漏極區(qū)形成在所述的第一對(duì)邊上，所述的一個(gè)或多個(gè)溝槽從所述的橫向柵極通道開(kāi)始延伸，穿過(guò)所述的襯底，在形成在所述的第二對(duì)邊上的一個(gè)或多個(gè)開(kāi)口中截止。
6.如權(quán)利要求I所述的晶體管，其特征在于，其中所述的柵極、源極和漏極區(qū)還包括一個(gè)形成在所述的襯底上的層，該層的第一部分具有第一導(dǎo)電類(lèi)型，第二部分具有與所述的第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型，所述的柵極通道包括所述的層。
7.如權(quán)利要求3所述的晶體管，其特征在于，其中所述的柵極、源極和漏極區(qū)還包括第一半導(dǎo)體層，形成在所述的襯底上，設(shè)置在所述的第一半導(dǎo)體層第二半導(dǎo)體層上方，所述的第一半導(dǎo)體層、第二半導(dǎo)體層以及所述的襯底具有第一導(dǎo)電類(lèi)型，其中所述的第一半導(dǎo)體層的摻雜濃度高于所述的第二半導(dǎo)體層的摻雜類(lèi)型。
8.如權(quán)利要求7所述的晶體管，其特征在于，其中所述的多個(gè)空間分離的溝槽從所述的襯底的所述的底面開(kāi)始延伸，在所述的第一半導(dǎo)體層中截止。
9.如權(quán)利要求7所述的晶體管，其特征在于，其中所述的第二半導(dǎo)體層含有第一導(dǎo)電類(lèi)型的第一部分，以及與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型的第二部分，其中所述的源極區(qū)形成在所述的第一部分頂部，所述的漏極區(qū)形成在所述的第二部分頂部。
10.如權(quán)利要求9所述的晶體管，其特征在于，其中所述的溝槽接頭將所述的源極區(qū)短接至所述的第一部分。
11.如權(quán)利要求I所述的晶體管，其特征在于，其中所述的一個(gè)或多個(gè)溝槽從所述的襯底所述的表面開(kāi)始，延伸到所述的源極區(qū)。
12.如權(quán)利要求7所述的晶體管，其特征在于，其中所述的第一半導(dǎo)體層含有高摻雜濃度的第一部分以及低摻雜濃度的第二部分，其中肖特基接頭形成在所述的第二區(qū)域和所述的導(dǎo)電插頭的交叉處。
13.如權(quán)利要求I所述的晶體管，其特征在于，其中所述的柵極、源極和漏極區(qū)還包括一個(gè)形成在所述的襯底上的第一半導(dǎo)體層，所述的第一半導(dǎo)體層和所述的襯底具有第一導(dǎo)電類(lèi)型，設(shè)置在所述的第一半導(dǎo)體層第二半導(dǎo)體層上方，所述的第二半導(dǎo)體層具有多個(gè)不同導(dǎo)電類(lèi)型的區(qū)域，限定超級(jí)結(jié)結(jié)構(gòu)與所述的柵極、源極和漏極區(qū)電連接。
14.如權(quán)利要求I所述的晶體管，其特征在于，其中所述的柵極、源極和漏極區(qū)還包括一個(gè)形成在所述的襯底上的第一半導(dǎo)體層，所述的第一半導(dǎo)體層和所述的襯底具有第一導(dǎo)電類(lèi)型，設(shè)置在所述的第一半導(dǎo)體層第二半導(dǎo)體層上方，所述的第二半導(dǎo)體層具有多個(gè)不同導(dǎo)電類(lèi)型的區(qū)域，所述的多個(gè)區(qū)域中的第一區(qū)設(shè)置在第二和第三區(qū)之間，其導(dǎo)電類(lèi)型與所述的第一半導(dǎo)體層相同，與所述的第二和第三區(qū)相反。
15.如權(quán)利要求I所述的晶體管，其特征在于，其中所述的柵極、源極和漏極區(qū)還包括一個(gè)形成在所述的襯底上的第一半導(dǎo)體層，所述的半導(dǎo)體層和所述的襯底具有第一導(dǎo)電類(lèi)型，設(shè)置在所述的第一半導(dǎo)體層第二半導(dǎo)體層上方，所述的第二半導(dǎo)體層具有多個(gè)不同導(dǎo)電類(lèi)型的區(qū)域，所述的多個(gè)區(qū)域中的第一區(qū)設(shè)置在第二和第三區(qū)之間，其導(dǎo)電類(lèi)型與所述的第一半導(dǎo)體層相同，與所述的第二和第三區(qū)相反，所述的第二區(qū)設(shè)置在所述的第一區(qū)和所述的第一半導(dǎo)體層之間。
16.如權(quán)利要求I所述的晶體管，其特征在于，其中所述的柵極、源極和漏極區(qū)還包括一個(gè)形成在所述的襯底上的第一半導(dǎo)體層，所述的第一半導(dǎo)體層和所述的襯底具有第一導(dǎo)電類(lèi)型，設(shè)置在所述的第一半導(dǎo)體層第二半導(dǎo)體層上方，所述的第二半導(dǎo)體層具有多個(gè)不同導(dǎo)電類(lèi)型的區(qū)域，限定超級(jí)結(jié)結(jié)構(gòu)與所述的柵極、源極和漏極區(qū)電連接，每個(gè)所述的區(qū)域都從所述的第一半導(dǎo)體層開(kāi)始，朝著所述的源極接頭延伸。
17.一種場(chǎng)效應(yīng)晶體管，其特征在于，該場(chǎng)效應(yīng)晶體管包括 一個(gè)半導(dǎo)體襯底，具有第一和第二對(duì)邊，并且柵極、源極和漏極區(qū)形成在所述的第一對(duì)邊上，所述的柵極區(qū)具有一個(gè)橫向柵極通道； 一個(gè)或多個(gè)溝槽，從所述的橫向柵極通道開(kāi)始延伸，穿過(guò)所述的襯底，在形成在所述的第二對(duì)邊上的一個(gè)或多個(gè)開(kāi)口中截止； 設(shè)置在所述的一個(gè)或多個(gè)溝槽中的導(dǎo)電材料，覆蓋著所述的第二對(duì)邊，限定第一接頭，與所述的漏極和源極區(qū)的其中之一電連接； 一個(gè)額外的接頭，與所述的漏極和源極區(qū)的其中之一電連接；以及 一個(gè)柵極接頭。
18.如權(quán)利要求17所述的晶體管，其特征在于，其中一個(gè)或多個(gè)溝槽含有一個(gè)接觸溝槽，將所述的源極區(qū)短接至所述的襯底。
19.一種制備場(chǎng)效應(yīng)晶體管的方法，其特征在于，所述的方法包括 在半導(dǎo)體襯底的第一邊上，制備多個(gè)限定柵極、源極和漏極區(qū)的材料層，所述的柵極區(qū)具有一個(gè)橫向柵極通道； 由所述的半導(dǎo)體襯底所述的第一邊對(duì)面的第二邊，制備一個(gè)或多個(gè)溝槽，從一個(gè)或多個(gè)孔開(kāi)始，朝著所述的半導(dǎo)體襯底的所述的第一邊，延伸到可控的深度；并且 用導(dǎo)電材料填充所述的一個(gè)或多個(gè)溝槽中的多個(gè)溝槽，形成一個(gè)與所述的源極區(qū)和所述的漏極區(qū)的其中之一電連接的第一接頭。
20.如權(quán)利要求19所述的方法，其特征在于，其中制備一個(gè)或多個(gè)溝槽包括制備一個(gè)接觸溝槽，從所述的半導(dǎo)體襯底的第二邊，延伸到所述的源極區(qū)。
21.如權(quán)利要求19所述的方法，其特征在于，該方法還包括制備第一導(dǎo)電類(lèi)型的襯底，制備還包括在所述的半導(dǎo)體襯底上，制備一層半導(dǎo)體材料層，該層的第一部分具有第一導(dǎo)電類(lèi)型，第二部分具有與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型，所述的柵極通道包括所述的層。
22.如權(quán)利要求18所述的方法，其特征在于，該方法還包括制備第一導(dǎo)電類(lèi)型的襯底，制備還包括在所述的半導(dǎo)體襯底上，制備一層具有第一導(dǎo)電類(lèi)型的半導(dǎo)體材料，在所述的第一半導(dǎo)體層上方，制備第二半導(dǎo)體層，所述的第二半導(dǎo)體層具有多個(gè)不同導(dǎo)電類(lèi)型的區(qū)域，限定的超級(jí)結(jié)結(jié)構(gòu)與所述的柵極、源極和漏極區(qū)電連接。
23.如權(quán)利要求18所述的方法，其特征在于，該方法還包括制備第一導(dǎo)電類(lèi)型的襯底，制備還包括在所述的半導(dǎo)體襯底上，制備一層具有第一導(dǎo)電類(lèi)型的半導(dǎo)體材料，在所述的第一半導(dǎo)體層上方，制備第二半導(dǎo)體層，所述的第二半導(dǎo)體層具有多個(gè)不同導(dǎo)電類(lèi)型的區(qū)域，所述的多個(gè)區(qū)域中的第一區(qū)設(shè)置在第二和第三區(qū)之間，其導(dǎo)電類(lèi)型與所述的第一半導(dǎo) 體層相同，與所述的第二和第三區(qū)相反。
全文摘要
本發(fā)明提出了一種形成在半導(dǎo)體襯底上的場(chǎng)效應(yīng)管，柵極、源極和漏極區(qū)形成在半導(dǎo)體襯底上，所述的柵極區(qū)具有一個(gè)橫向柵極通道。多個(gè)空間分離的溝槽都帶有一個(gè)導(dǎo)電插頭，并與所述的柵極、源極和漏極區(qū)電連接，所述的溝槽從所述的半導(dǎo)體襯底表面開(kāi)始，延伸到可控的深度。溝槽接頭將源極區(qū)和本體區(qū)短接。源極接頭與所述的源極區(qū)電連接，漏極接頭與所述的漏極區(qū)電連接，所述的源極和漏極接頭設(shè)置在所述的柵極通道對(duì)邊上。
文檔編號(hào)H01L29/423GK102760769SQ20121012963
公開(kāi)日2012年10月31日 申請(qǐng)日期2012年4月20日 優(yōu)先權(quán)日2011年4月27日
發(fā)明者雪克·瑪力卡勒強(qiáng)斯瓦密 申請(qǐng)人:萬(wàn)國(guó)半導(dǎo)體股份有限公司