專利名稱：虛擬結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造半導(dǎo)體器件和制造半導(dǎo)體器件的方法。
背景技術(shù)：
諸如集成電路(IC)和MEMS的半導(dǎo)體器件的制造要求在基板或晶片的表面上以均一速率執(zhí)行某些處理。盡管事實(shí)上不同區(qū)域的布局特征和密度可能不同，但這也是需要的。

發(fā)明內(nèi)容
通過本發(fā)明的優(yōu)選實(shí)施方式基本解決或避免了此類和其他問題，并且通常獲得了 技術(shù)優(yōu)勢。根據(jù)本發(fā)明的實(shí)施方式，制造半導(dǎo)體的方法包括在基板上形成材料層，使用第一主圖案來圖案化第一半球區(qū)域；使用第二主圖案來圖案化第二半球區(qū)域，其中，第一主圖案與第二主圖案不同。該方法還包括在第一半球區(qū)域中引入第一虛擬圖案，從而使得第一半球區(qū)域中第一主圖案和第一虛擬圖案的第一側(cè)壁區(qū)表面密度與第二半球區(qū)域中的第二主圖案的側(cè)壁區(qū)表面密度基本相同。根據(jù)本發(fā)明的一個實(shí)施方式，半導(dǎo)體器件包括在第一半球區(qū)域中的基板上的材料層中的第一柵極圖案和第一虛擬圖案，第一柵極圖案和第一虛擬圖案具有第一側(cè)壁區(qū)表面密度；以及在第二半球區(qū)域中的基板上的第二柵極圖案，第二柵極圖案具有第二側(cè)壁區(qū)表面密度，其中，第一側(cè)壁區(qū)表面密度在第二側(cè)壁區(qū)表面密度的+/-35%范圍內(nèi)。


為更全面地理解本發(fā)明的實(shí)施方式和本發(fā)明的優(yōu)點(diǎn)，現(xiàn)將結(jié)合附圖參考以下描述，其中圖Ia是晶體管柵極的正視圖；圖Ib是晶體管柵極的頂視圖；圖2是芯片的側(cè)壁區(qū)表面密度分布的曲線圖；圖3是示出半球區(qū)域的芯片的頂視圖；圖4示出表示不同隔離件厚度的晶體管的閾值電壓Vth和漏電流Iwf的實(shí)例；圖5a至圖5d示出虛擬結(jié)構(gòu)圖案；圖6示出虛擬結(jié)構(gòu)的實(shí)施方式的掃描電子顯微鏡(SEM)圖；圖7示出芯片側(cè)壁區(qū)密度分布的實(shí)施方式的曲線圖；以及圖8示出具有基本相同的隔離件厚度的第一半球區(qū)域中的晶體管和第二半球區(qū)域中的晶體管。
具體實(shí)施例方式以下詳細(xì)討論目前優(yōu)選實(shí)施方式的制造和使用。然而，應(yīng)當(dāng)理解的是，本發(fā)明提供了多個可以在寬的各種具體條件下實(shí)施的發(fā)明構(gòu)思。所討論的具體實(shí)施方式
僅用于制造和使用本發(fā)明的具體方式的示例，而并不限制本發(fā)明的范圍。將相對于具體上下文(即半導(dǎo)體器件并具體為晶體管)的優(yōu)選實(shí)施方式來描述本發(fā)明。本發(fā)明也可應(yīng)用于其他器件。隔離件厚度分布在晶片上和/或單個芯片/產(chǎn)品內(nèi)不同。隔離件的厚度分布(非均一性)依賴于各種處理?xiàng)l件。一個重要的處理?xiàng)l件是依賴于溫度和壓力的沉積速率。例如，通過具有較大的溫度預(yù)算(temperature budget)的較低沉積速率可獲得最佳的隔離件均一性。然而，隔離件的沉積不能被視為器件制造處理中脫離具體環(huán)境的單個獨(dú)立事件。而是，隔離件的沉積是一系列諸如注入處理、退火處理等的其他處理步驟的一部分。結(jié)果，例如非常低和非常熱的隔離件沉積處理的極好的沉積處理是不實(shí)際的。另外的問題在于隔離件沉積處理不僅需要覆蓋晶片的水平面且需要覆蓋諸如柵堆疊(gate stack)的側(cè)壁的垂直面?！按采w表面” (TBCS)在實(shí)際的處理?xiàng)l件下是隔離件 沉積的重要的因素。已發(fā)現(xiàn)，隔離件厚度分布依賴于TBCS。TBCS可被定義為在晶片或芯片/產(chǎn)品給定區(qū)域中的晶片表面和柵堆疊的側(cè)壁區(qū)表面。晶片或芯片上的TBCS在不同的區(qū)域中可以顯著地變化。例如，切槽區(qū)域或模擬區(qū)域每單位面積可包括少的器件。因此，切槽區(qū)域或模擬區(qū)域中的TBCS小并且隔離件厚度大。標(biāo)準(zhǔn)庫區(qū)(例如，具有基于標(biāo)準(zhǔn)庫的區(qū)域)每單位面積可包括中等數(shù)量的器件。因此，該區(qū)域中的“待覆蓋表面”每單位面積可以為中等的且隔離件厚度也為中等的。存儲區(qū)域(例如，SRAM或閃存區(qū))每單位面積可包括大量器件。因此，存儲區(qū)域中TBCS大且隔離件厚度小。因而，傳統(tǒng)工藝中TBCS通常如下切槽區(qū)域或模擬區(qū)域中的TBCS小于標(biāo)準(zhǔn)庫區(qū)中的TBCS，而標(biāo)準(zhǔn)庫區(qū)中的TBCS小于存儲區(qū)域中的TBCS。TBCS的定量測量為半球區(qū)域的側(cè)壁區(qū)表面(SWS)加上半球區(qū)域的頂視表面。側(cè)壁區(qū)表面可為半球區(qū)域的器件的側(cè)壁區(qū)表面的總和。例如，圖Ia示出晶體管柵極10的透視圖而圖Ib示出晶體管柵極10的頂視圖。從圖Ia至圖Ib可以看出，一個晶體管的SWS是四個側(cè)壁區(qū)域的總和，例如，區(qū)域14至15以及相對區(qū)域16至17。半球區(qū)域的SWS為半球區(qū)域中所有晶體管的SWS的總和。半球區(qū)域的頂視表面可定義為該半球區(qū)域中晶片的頂視表面。半球區(qū)域的頂視表面可定義為所有晶體管的頂視表面的總和，其中，一個晶體管的頂視表面包括頂面12和周圍表面18。沉積的隔離件的厚度可以等式(I)進(jìn)行數(shù)學(xué)表達(dá)
Raten (T, P)Thsp (X，y) ^ ――^
SWS (x, y) + SsgrThsp為在某個片內(nèi)坐標(biāo)x、y處的隔離件的厚度，Ratellep為沉積速率，T為溫度，P為壓力，而SseK為晶片的半球區(qū)域的頂視表面。等式(I)示出隔離件Thsp的厚度與沉積速率Ratellep成正比而與側(cè)壁區(qū)表面(SWS)和晶片的半球區(qū)域的頂視表面SseK的和成反比。分母SWS+Ssge 為 TBCS。從等式⑴可以得出，隔離件厚度Thsp與SWS成反比。大的側(cè)壁區(qū)表面導(dǎo)致小的隔離件厚度Thsp而小的側(cè)壁區(qū)表面導(dǎo)致厚的隔離件厚度Thsp。圖2示出用于傳統(tǒng)產(chǎn)品的側(cè)壁區(qū)表面(SWS)密度分布的實(shí)例。側(cè)壁區(qū)表面密度以任意單位沿X軸示出而發(fā)生率以任意單位沿y軸示出。從圖2可以看出，曲線形成了三個明顯的峰值。第一峰值形成在O和O. 05的側(cè)壁區(qū)表面密度之間。該第一頂點(diǎn)反映了用于切槽區(qū)域或模擬器件區(qū)域的側(cè)壁區(qū)表面(SWS)密度。第二峰值形成在O. 13和O. 17的側(cè)壁區(qū)表面(SWS)密度之間。第二峰值反映了用于標(biāo)準(zhǔn)庫區(qū)的側(cè)壁區(qū)表面(SWS)密度分布。第三頂點(diǎn)形成在O. 25和O. 3的側(cè)壁區(qū)表面(SWS)密度之間。第三頂點(diǎn)反映了用于存儲區(qū)域的側(cè)壁表面(SWS)密度分布。不同側(cè)壁區(qū)密度(SWS)分布意味著在這些半球區(qū)域內(nèi)相似的隔離件厚度但在不同半球區(qū)域中不同的隔離件厚度。圖3示出在不同半球區(qū)域中具有不同側(cè)壁區(qū)表面(SWS)密度的傳統(tǒng)的產(chǎn)品。例如，圖3中的產(chǎn)品包括兩個閃存區(qū)域、兩個SRAM區(qū)域、標(biāo)準(zhǔn)庫區(qū)、模擬區(qū)域或襯墊區(qū)域和切槽區(qū)域。兩個閃存區(qū)域可包括O. 26至O. 3的SWS密度而兩個SRAM區(qū)域可包括O. 22至O. 28的SffS密度。標(biāo)準(zhǔn)庫區(qū)可包括O. I至O. 2的SWS密度而模擬區(qū)域或襯墊區(qū)域可包括O至O. I的SWS密度。圖3示出傳統(tǒng)產(chǎn)品上的SWS的寬的分布以及由此的在該產(chǎn)品中的隔離件厚度的寬的分布。 圖4示出不同隔離件厚度對器件的影響。如果隔離件厚度過薄，器件的漏電流Iwf太高且閾值電壓Vth變形。存儲區(qū)域中的器件可能是這種情況。相反，如果隔離件厚度過厚，則閾值電壓Vth過高且器件太慢。例如，圖3中傳統(tǒng)產(chǎn)品的分析將顯示SRAM區(qū)中器件的漏電流Iwf由于隔離件厚度在該區(qū)域太薄而太大。本發(fā)明的實(shí)施方式提供了具有均一或更均一的隔離件厚度的晶片或芯片。隔離件厚度分布可在兩個半球區(qū)域之間減少或平衡。一個半球區(qū)域中的隔離件厚度可以接近于另一個半球區(qū)域中隔離件厚度或基本上與另一個半球區(qū)域中隔離件厚度相同。一個半球區(qū)域中的第一隔離件厚度可以與該半球區(qū)域的第一側(cè)壁區(qū)表面(SWS)密度相關(guān)。第二半球區(qū)域中的第二隔離件厚度可以與該第二半球區(qū)域的第二側(cè)壁區(qū)表面(SWS)密度相關(guān)。第一半球區(qū)域的側(cè)壁區(qū)表面(SWS)密度和第二半球區(qū)域的側(cè)壁區(qū)表面(SWS)密度可以彼此接近。側(cè)壁密度越相似，隔離件厚度就可以越相似，結(jié)果，器件性能就越相似。在一個實(shí)施方式中，第一半球區(qū)域中的第一填充圖案可增加第一側(cè)壁區(qū)表面(SffS)密度，從而使得第一側(cè)壁區(qū)表面(SWS)密度與參考半球區(qū)域的側(cè)壁區(qū)表面(SWS)密度接近或基本相同。可通過引入第二填充圖案調(diào)節(jié)參考半球區(qū)域的側(cè)壁區(qū)表面(SWS)密度或通過不引入第二填充圖案而保持不變。在一個實(shí)施方式中，可以通過增加給定的圖案密度的側(cè)壁區(qū)表面(SWS)來優(yōu)化側(cè)壁區(qū)表面(SWS)密度。通過提供更多和更小的虛擬結(jié)構(gòu)而同時基本保持晶片或芯片上材料層的圖案密度可以增加側(cè)壁面積。通過芯片或產(chǎn)品的基本設(shè)計(jì)改變可以獲得兩個不同半球區(qū)域的側(cè)壁區(qū)表面的更均等的分布。然而，此類設(shè)計(jì)改變通常是不可能的。本發(fā)明實(shí)施方式的一個優(yōu)點(diǎn)在于用于兩個半球區(qū)域的側(cè)壁區(qū)表面的分布更均等，而無須改變芯片或產(chǎn)品的設(shè)計(jì)。實(shí)施方式的另一個優(yōu)點(diǎn)在于，盡管未改變芯片或產(chǎn)品的設(shè)計(jì)，但在產(chǎn)品/芯片的重要部件上側(cè)壁區(qū)表面(SffS)密度分布基本相同。通過引入另外的虛擬結(jié)構(gòu)或填充結(jié)構(gòu)和/或通過優(yōu)化現(xiàn)存的虛擬結(jié)構(gòu)可基本減少晶片或芯片/產(chǎn)品上幾個區(qū)域上不同的隔離件厚度的變化。可以在材料層中引入或優(yōu)化虛擬結(jié)構(gòu)?？梢栽谝粋€半球區(qū)域而不在另一個半球區(qū)域中引入或優(yōu)化虛擬結(jié)構(gòu)?？稍诘谝话肭騾^(qū)域中引入或優(yōu)化虛擬結(jié)構(gòu)至第一擴(kuò)展(first extend)而在第二半球區(qū)域中引入或優(yōu)化虛擬結(jié)構(gòu)至第二擴(kuò)展(second extend)。半球區(qū)域可以是切槽區(qū)域、模擬區(qū)域或襯墊區(qū)域、標(biāo)準(zhǔn)庫區(qū)、易失存儲區(qū)域、非易失存儲區(qū)域等。在一個實(shí)施方式中，半球區(qū)域可為具有特定尺寸的區(qū)域。例如，該區(qū)域可以是300μπιΧ300μπι。依賴于芯片/產(chǎn)品以及沉積處理，半球區(qū)域可以更小或更大。該區(qū)域可以為 200 μ mX 200 μ m 或可以為 400 μ mX400 μ m。切槽區(qū)域可以是切槽或切槽中的區(qū)域。通常，只有極少的器件位于切槽中。模擬器件區(qū)域可以為僅包括模擬器件的區(qū)域或可以為包括模擬器件和數(shù)字器件的區(qū)域。模擬器件區(qū)域通常僅具有少量的器件。標(biāo)準(zhǔn)庫區(qū)包括數(shù)字器件。標(biāo)準(zhǔn)庫區(qū)通常具有中等數(shù)量的器件。易失存儲區(qū)域包括諸如SRAM的易失性存儲器件。易失存儲區(qū)域通常密集地封裝有這些易失存儲器件。非易失存儲區(qū)域包括諸如閃存單元的非易失存儲器件。該非易失存儲區(qū)域通常密集地封裝有這些非易失存儲器件，且甚至比易失存儲區(qū)域封裝的更密集。
·
以下表I示出了用于半球區(qū)域的三個不同填充圖案的實(shí)例。柵極層中所有圖案的圖案密度大致相同，例如圖案I的24%以及圖案2和圖案3的20%。然而，側(cè)壁區(qū)表面(SffS)密度對于不同圖案基本上是不同的。從表I中可以看出，即使圖案密度自身大致相同，側(cè)壁區(qū)表面(SWS)密度可極大地增加。將填充圖案添加至半球區(qū)域的主圖案(例如，柵極圖案)可增加該半球區(qū)域的總側(cè)壁區(qū)表面(SWS)密度。表I :
權(quán)利要求
1.一種用于制造半導(dǎo)體器件的方法，所述方法包括 在基板上形成材料層； 使用第一主圖案來圖案化第一半球區(qū)域； 使用第二主圖案來圖案化第二半球區(qū)域，其中，所述第一主圖案與所述第二主圖案不同；以及 在所述第一半球區(qū)域中引入第一虛擬圖案，從而使得所述第一半球區(qū)域中的所述第一主圖案和所述第一虛擬圖案的第一側(cè)壁區(qū)表面密度與所述第二半球區(qū)域中的所述第二主圖案的第二側(cè)壁區(qū)表面密度基本相同。
2.根據(jù)權(quán)利要求I所述的方法，還包括在所述第二半球區(qū)域中引入第二虛擬圖案，從而使得所述第二主圖案和所述第二虛擬圖案形成所述第二側(cè)壁區(qū)表面密度。
3.根據(jù)權(quán)利要求I所述的方法，其中，所述第一半球區(qū)域從由切槽區(qū)域、模擬或襯墊區(qū)域、易失存儲區(qū)域和非易失存儲區(qū)域組成的組中進(jìn)行選擇，并且其中，所述第二半球區(qū)域?yàn)闃?biāo)準(zhǔn)庫區(qū)。
4.根據(jù)權(quán)利要求I所述的方法，其中，引入所述第一虛擬圖案基本上保持了晶片或芯片的平均圖案密度。
5.根據(jù)權(quán)利要求I所述的方法，其中，所述第一虛擬圖案設(shè)置在活性區(qū)和隔離區(qū)上。
6.根據(jù)權(quán)利要求I所述的方法，其中，所述第一虛擬圖案與方向無關(guān)。
7.根據(jù)權(quán)利要求I所述的方法，其中，所述第一側(cè)壁區(qū)表面密度在所述第二側(cè)壁區(qū)表面密度的35%范圍內(nèi)。
8.根據(jù)權(quán)利要求I所述的方法，其中，所述第一側(cè)壁區(qū)表面密度在所述第二側(cè)壁區(qū)表面密度的5%范圍內(nèi)。
9.根據(jù)權(quán)利要求I所述的方法，其中，所述第一虛擬圖案包括9個桿的組，每個桿的尺寸為 O. 18 μ mX I. 3 μ m。
10.一種用于制造側(cè)壁隔離件的方法，所述方法包括 為第一半球區(qū)和第二半球區(qū)中的材料層提供圖案密度； 增加所述第一半球區(qū)域中的第一側(cè)壁區(qū)表面密度；以及 保持所述第二半球區(qū)域中的第二側(cè)壁區(qū)表面密度，其中，所述第一側(cè)壁區(qū)表面密度在所述第二側(cè)壁區(qū)表面密度的35%的范圍內(nèi)。
11.根據(jù)權(quán)利要求10所述的方法，其中，所述第一側(cè)壁區(qū)表面密度在第二側(cè)壁區(qū)表面密度的5%的范圍內(nèi)。
12.根據(jù)權(quán)利要求10所述的方法，其中，所述第一半球區(qū)域中的第一側(cè)壁隔離件與所述第二半球區(qū)域中的第二側(cè)壁隔離件厚度基本上相同。
13.根據(jù)權(quán)利要求10所述的方法，其中，所述材料層包括多晶硅柵極層或金屬柵極層。
14.根據(jù)權(quán)利要求10所述的方法，其中，所述第一半球區(qū)域?yàn)榍胁蹍^(qū)域或模擬和襯墊區(qū)域，并且其中，所述第二半球區(qū)域?yàn)闃?biāo)準(zhǔn)庫區(qū)。
15.根據(jù)權(quán)利要求10所述的方法，還包括在所述第一半球區(qū)域中和第二半球區(qū)域中形成所述側(cè)壁隔離件。
16.—種半導(dǎo)體器件,包括 第一半球區(qū)域中基板上的材料層中的第一柵極圖案和第一虛擬圖案，所述第一柵極圖案和所述第一虛擬圖案具有第一側(cè)壁區(qū)表面密度；以及 第二半球區(qū)域中基板上的所述材料層中的第二柵極圖案，所述第二柵極圖案具有第二側(cè)壁區(qū)表面密度，其中，所述第一側(cè)壁區(qū)表面密度在所述第二側(cè)壁區(qū)表面密度的35%的范圍內(nèi)。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中，所述第一側(cè)壁區(qū)表面密度在所述第二側(cè)壁區(qū)表面密度的5%的范圍內(nèi)。
18.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中，所述第一半球區(qū)域?yàn)槟M或襯墊區(qū)域且其中所述第二半球區(qū)域?yàn)闃?biāo)準(zhǔn)庫區(qū)。
19.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中，所述第一虛擬圖案設(shè)置在活性區(qū)和隔離區(qū)上。
20.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中，所述第一虛擬圖案與方向無關(guān)。
全文摘要
本發(fā)明公開了虛擬結(jié)構(gòu)和方法。制造半導(dǎo)體器件的方法包括在基板上形成材料層；使用第一主圖案來圖案化第一半球區(qū)域；使用第二主圖案來圖案化第二半球區(qū)，其中，第一主圖案與第二主圖案不同。所述方法還包括在第一半球區(qū)域中引入第一虛擬圖案，從而使得第一半球區(qū)域中第一主圖案和第一虛擬圖案的第一側(cè)壁區(qū)表面密度與第二半球區(qū)中第二主圖案的第二側(cè)壁區(qū)表面密度基本相同。
文檔編號H01L29/423GK102779744SQ20121011698
公開日2012年11月14日 申請日期2012年4月19日 優(yōu)先權(quán)日2011年4月21日
發(fā)明者弗蘭克·許布英格, 斯特芬·羅滕哈伊澤爾, 科斯廷·肯默 申請人:英飛凌科技股份有限公司