專利名稱：半導(dǎo)體封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)及其制造方法。
背景技術(shù)：
已知堆迭式封裝層迭結(jié)構(gòu)(package on package, PoP)包括一下封裝結(jié)構(gòu)及一上封裝結(jié)構(gòu)。已知下封裝結(jié)構(gòu)利用外露的焊球與上封裝結(jié)構(gòu)電性連接，故須去除部分封膠材料至使焊球外露，以利與上封裝結(jié)構(gòu)接合。目前去除部分封膠材料有兩種方式，第一種是利用切割方式移除部分封膠材料，另一種方式是利用激光燒融的方式移除部分封膠材料。此二種方式除了在機(jī)臺(tái)的精度要求上是非常高以外，在移除部分封膠材料后，除了會(huì)造成殘膠外，也會(huì)造成焊球表面的污染，為了要去除以上兩種外來污染，必需要增加一道清除工藝，進(jìn)而使成本上升。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體封裝結(jié)構(gòu)的制造方法。首先，提供一基板，該基板具有一第一表面及一第二表面。接著，形成數(shù)個(gè)導(dǎo)電兀件于該基板的該第一表面。再設(shè)置一芯片至該基板的該第一表面，且該芯片電性連接至該基板。接著，覆蓋一模具于這些導(dǎo)電元件上，該模具的一內(nèi)表面具有一薄膜，該薄膜接觸該芯片的一表面，且該薄膜容置這些導(dǎo)電元件的部分。接著，形成一封膠材料以包覆該基板的第一表面、該芯片及部分這些導(dǎo)電元件，且暴露該芯片的該表面。本發(fā)明另提供一種半導(dǎo)體封裝結(jié)構(gòu)，包括一基板、一芯片、數(shù)個(gè)導(dǎo)電元件及一封膠材料。該基板具有一第一表面及一第二表面。該芯片設(shè)置于該基板的該第一表面，且電性連接至該基板。這些導(dǎo)電元件設(shè)置于該基板的該第一表面。該封膠材料利用一模具進(jìn)行灌模工藝而成，該模具的一內(nèi)表面具有一薄膜，該薄膜接觸該芯片的一表面，且該薄膜容置這些導(dǎo)電元件的部分，該封膠材料包覆該基板的該第一表面、該芯片及部分這些導(dǎo)電元件，且暴露該芯片的該表面。本發(fā)明又提供一種半導(dǎo)體封裝結(jié)構(gòu)，包括一基板、一芯片、數(shù)個(gè)導(dǎo)電元件、一第一封膠材料、一上基板、一上芯片及一第二封膠材料。該基板具有一第一表面及一第二表面。該芯片設(shè)置至該基板的該第一表面，且電性連接至該基板。這些導(dǎo)電元件設(shè)置于該基板的該第一表面。該第一封膠材料利用一模具進(jìn)行灌模工藝而成，該模具的一內(nèi)表面具有一薄膜，該薄膜接觸該芯片的一表面，且該薄膜容置這些導(dǎo)電元件的部分，該第一封膠材料包覆該基板的該第一表面、該芯片及部分這些導(dǎo)電元件，且暴露該芯片的該表面。該上基板具有一第一表面及一第二表面，且該第二表面電性連接這些導(dǎo)電元件。該上芯片設(shè)置至該上基板的該第一表面，且電性連接至該上基板。該第二封膠材料包覆該上基板的該第一表面及該上芯片。由于利用該薄膜接觸該芯片的該表面，且該薄膜容置這些導(dǎo)電元件的部分，以使部分這些導(dǎo)電元件及該芯片的該表面暴露，故不須已知移除部分封膠材料的步驟，及不須移除殘膠，也不會(huì)造成焊球表面的污染。因此可簡化工藝、縮短工藝時(shí)間及降低制造成本，以利于量產(chǎn)。


圖I顯示本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的一實(shí)施例的示意圖；圖2至圖8顯示本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的制造方法的一實(shí)施例的示意圖；圖9顯示本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的另一實(shí)施例的示意圖；圖10顯示本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的上封裝結(jié)構(gòu)的另一實(shí)施例的示意圖；圖11顯示本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的再一實(shí)施例的示意圖；圖12顯示本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的又一實(shí)施例的示意圖；及圖13為圖12的導(dǎo)電元件及凹槽的部分局部放大示意圖。
具體實(shí)施例方式參考圖1，顯示本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的一實(shí)施例的示意圖。本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)10包括一基板11、數(shù)個(gè)導(dǎo)電兀件12、一芯片13、一第一封膠材料14、一上基板15、一上芯片16及一第二封膠材料17。在本實(shí)施例中，本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)10為堆迭式封裝層迭結(jié)構(gòu)(package on package, PoP)。該基板11具有一第一表面111及一第二表面112,該第二表面112相對(duì)于該第一表面111。這些導(dǎo)電元件12設(shè)置于該基板11的該第一表面111。該芯片13設(shè)置至該基板11的該第一表面111，且電性連接至該基板11。在本實(shí)施例中，利用數(shù)個(gè)凸塊131，設(shè)置于該基板11及該芯片13間，電性連接該基板11及該芯片13 ;且利用一底膠132，設(shè)置于該基板11及該芯片13間，包覆這些凸塊131。這些導(dǎo)電元件12設(shè)置于該芯片13周圍，且這些導(dǎo)電元件12的一頂點(diǎn)相對(duì)于該基板的該第一表面的高度大于該芯片13的一表面133相對(duì)于該基板的該第一表面的高度。該第一封膠材料14包覆該基板11的該第一表面111、該芯片13及部分這些導(dǎo)電元件12，且暴露該芯片13的該表面133。該上基板15具有一第一表面151及一第二表面152,且該第二表面152電性連接這些導(dǎo)電元件12。該上芯片16設(shè)置至該上基板15的該第一表面151，且電性連接至該上基板15。該第二封膠材料17包覆該上基板15的該第一表面151及該上芯片16。參考圖2至圖8，顯示本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的制造方法的一實(shí)施例的示意圖。參考圖2,提供一基板11,該基板11具有一第一表面111及一第二表面112。再形成數(shù)個(gè)導(dǎo)電元件12于該基板11的該第一表面111。在一實(shí)施例中，這些導(dǎo)電元件12可為焊球。參考圖3，設(shè)置一芯片13至該基板11的該第一表面111，且該芯片13電性連接至該基板。在本實(shí)施例中，利用數(shù)個(gè)凸塊131，設(shè)置于該基板11及該芯片13間，電性連接該基板11及該芯片13。參考圖4，本發(fā)明的該制造方法另包括形成一底膠132于該基板11及該芯片13間，且包覆這些凸塊131的步驟。參考圖5,覆蓋一模具21于該基板11的該第一表面111上，該模具21的一內(nèi)表面具有一薄膜22，該薄膜22接觸該芯片13的一表面133，且該薄膜22容置這些導(dǎo)電元件12的部分，亦即，該薄膜22覆蓋至這些導(dǎo)電元件12上時(shí)，受這些導(dǎo)電元件12擠壓而陷入，以容置這些導(dǎo)電元件12的部分上端。參考圖6，注入第一封膠材料14于該模具21內(nèi)，以形成第一封膠材料14包覆該基板11的第一表面111、該芯片13及部分這些導(dǎo)電元件12。且因該薄膜22接觸該芯片13的該表面133，第一封膠材料14未包覆該芯片13的該表面133。再移除該模具21及該薄膜22,而該芯片13的該表面133暴露于該第一封膠材料14的外,且該芯片13的該表面133大致與該第一封膠材料14的一上表面齊平， 以制造得本發(fā)明的一半導(dǎo)體封裝結(jié)構(gòu)30,如圖7所示。在本實(shí)施例中，顯露的部分這些導(dǎo)電元件12的高度為這些導(dǎo)電元件12整體高度的20% -70%。亦即，該封膠材料包覆這些導(dǎo)電元件整體高度的30% -80%。本發(fā)明的該半導(dǎo)體封裝結(jié)構(gòu)30可為上述本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)10(圖I)的下封裝結(jié)構(gòu)，其結(jié)構(gòu)如上所述，在此不再敘述。由于利用該薄膜22接觸該芯片13的該表面133，且該薄膜22容置這些導(dǎo)電元件12的部分，以使部分這些導(dǎo)電元件12及該芯片13的該表面133暴露，故不須已知移除部分封膠材料的步驟，及不須移除殘膠，也不會(huì)造成焊球表面的污染。因此可簡化工藝、縮短工藝時(shí)間及降低制造成本，以利于量產(chǎn)。參考圖8，本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的制造方法另包括提供一上封裝結(jié)構(gòu)40的步驟。該上封裝結(jié)構(gòu)40包括一上基板15、一上芯片16、一第二封膠材料17及數(shù)個(gè)接合焊墊41。該上基板15具有一第一表面151及一第二表面152,該上芯片16電性連接該上基板15的該第一表面151，這些接合焊墊41設(shè)置于該上基板15的該第二表面152。再堆迭該上封裝結(jié)構(gòu)40的這些接合焊墊41于這些導(dǎo)電元件12上。接著，進(jìn)行回焊(Reflow)步驟，使得這些接合焊墊41及這些導(dǎo)電元件12電性連接，以制造得本發(fā)明的該半導(dǎo)體封裝結(jié)構(gòu)10，如圖I所示。且另形成數(shù)個(gè)第一焊球18于該基板11的該第二表面112，以與外部元件電性連接。參考圖9，顯示本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的另一實(shí)施例的示意圖。與本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)10不同之處在于本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)50不具有底膠132，而利用第一封膠材料14包覆這些凸塊131。本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)50與本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)10相同的元件予以相同的標(biāo)號(hào)，且不再敘述。參考圖10，顯示本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的上封裝結(jié)構(gòu)的另一實(shí)施例的示意圖。本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的該上封裝結(jié)構(gòu)70包括一上基板15、一上芯片16、一第二封膠材料17、數(shù)個(gè)接合焊墊71及數(shù)個(gè)第二焊球72。與上述圖8的該上封裝結(jié)構(gòu)40不同之處在于，這些第二焊球72設(shè)置于這些接合焊墊71。參考圖11，顯示本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的再一實(shí)施例的示意圖。與本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)10不同之處在于本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)80包括圖10的該上封裝結(jié)構(gòu)70，故這些第二焊球72與這些導(dǎo)電元件12電性連接。本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)80與本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)10相同的元件予以相同的標(biāo)號(hào)，且不再敘述。參考圖12，顯示本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的又一實(shí)施例的示意圖；圖13為圖12的導(dǎo)電元件及凹槽的部分局部放大示意圖。本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)60可為上述本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)10(圖I)的下封裝結(jié)構(gòu)，與上述本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)30不同之處在于本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)60具有數(shù)個(gè)凹槽61，形成于這些導(dǎo)電元件12的周圍的第一封膠材料14。在本實(shí)施例中，可利用激光燒融的方式移除在這些導(dǎo)電元件12的周圍的第一封膠材料14，以形成這些凹槽61，使得在進(jìn)行回焊(Reflow)步驟時(shí)，使這些接合焊墊41與這些導(dǎo)電元件12順利電性連接。其中，這些凹槽61的外圍寬度A大于這些導(dǎo)電元件12的直徑約 20%至50% ;且這些凹槽61的深度B約為這些導(dǎo)電元件12的直徑的5%至50%。惟上述實(shí)施例僅為說明本發(fā)明的原理及其功效，而非用以限制本發(fā)明。因此，習(xí)于此技術(shù)的人士對(duì)上述實(shí)施例進(jìn)行修改及變化仍不脫本發(fā)明的精神。本發(fā)明的權(quán)利范圍應(yīng)如權(quán)利要求書所列。
權(quán)利要求
1.一種半導(dǎo)體封裝結(jié)構(gòu)的制造方法，包括以下步驟 (a)提供一基板，該基板具有一第一表面及一第二表面； (b)形成數(shù)個(gè)導(dǎo)電元件于該基板的該第一表面； (C)設(shè)置一芯片至該基板的該第一表面，且該芯片電性連接至該基板； (d)覆蓋一模具于該基板上，該模具的一內(nèi)表面具有一薄膜，該薄膜接觸該芯片的一表面，且該薄膜容置所述導(dǎo)電元件的部分 '及 (e)形成一封膠材料以包覆該基板的該第一表面、該芯片及部分所述導(dǎo)電元件，且暴露 該芯片的該表面。
2.如權(quán)利要求I的方法，其中該步驟(e)后另包括于所述導(dǎo)電元件的周圍的封膠材料形成凹槽的步驟。
3.如權(quán)利要求I的方法，其中該步驟(e)之后更包括 (f)提供一上封裝結(jié)構(gòu)，該上封裝結(jié)構(gòu)包括一上基板、一上芯片及數(shù)個(gè)接合焊墊，該上基板具有一第一表面及一第二表面，該上芯片電性連接該上基板的該第一表面，所述接合焊墊設(shè)置于該上基板的該第二表面； (g)堆迭所述接合焊墊于所述導(dǎo)電元件上'及 (h)進(jìn)行回焊，使得所述接合焊墊及所述導(dǎo)電元件電性連接。
4.一種半導(dǎo)體封裝結(jié)構(gòu),包括 一基板，具有一第一表面及一第二表面； 一芯片，設(shè)置于該基板的該第一表面，且電性連接至該基板； 數(shù)個(gè)導(dǎo)電元件，設(shè)置于該基板的該第一表面；及 一封膠材料，利用一模具進(jìn)行灌模工藝而成，該模具的一內(nèi)表面具有一薄膜，該薄膜接觸該芯片的一表面，且該薄膜容置所述導(dǎo)電元件的部分，該封膠材料包覆該基板的該第一表面、該芯片及部分所述導(dǎo)電元件，且暴露該芯片的該表面。
5.如權(quán)利要求4的半導(dǎo)體封裝結(jié)構(gòu)，另包括數(shù)個(gè)凹槽，形成于所述導(dǎo)電元件的周圍的封膠材料。
6.如權(quán)利要求5的半導(dǎo)體封裝結(jié)構(gòu)，其中所述凹槽的外圍寬度大于所述導(dǎo)電元件的直徑約20%至50% ;且所述凹槽的深度約為所述導(dǎo)電元件的直徑的5%至50%。
7.如權(quán)利要求4的半導(dǎo)體封裝結(jié)構(gòu)，該封膠材料包覆所述導(dǎo)電元件整體高度的30% -80%。
8.一種堆迭式封裝結(jié)構(gòu)，包括 一基板，具有一第一表面及一第二表面； 一芯片，設(shè)置至該基板的該第一表面，且電性連接至該基板； 數(shù)個(gè)導(dǎo)電元件，設(shè)置于該基板的該第一表面； 一第一封膠材料，利用一模具進(jìn)行灌模工藝而成，該模具的一內(nèi)表面具有一薄膜，該薄膜接觸該芯片的一表面，且該薄膜容置所述導(dǎo)電元件的部分，該第一封膠材料包覆該基板的該第一表面、該芯片及部分所述導(dǎo)電元件，且暴露該芯片的該表面； 一上基板，具有一第一表面及一第二表面，且該第二表面電性連接所述導(dǎo)電元件； 一上芯片，設(shè)置至該上基板的該第一表面，且電性連接至該上基板；及 一第二封膠材料，包覆該上基板的該第一表面及該上芯片。
9.如權(quán)利要求8的堆迭式封裝結(jié)構(gòu)，另包括數(shù)個(gè)凹槽，形成于所述導(dǎo)電元件的周圍的封膠材料。
全文摘要
本發(fā)明關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)及其制造方法，本發(fā)明的制造方法利用一模具覆蓋于導(dǎo)電元件上，該模具的一內(nèi)表面具有一薄膜，該薄膜接觸芯片的一表面，且該薄膜容置這些導(dǎo)電元件的部分，使一封膠材料包覆基板的第一表面、該芯片及部分這些導(dǎo)電元件，且暴露該芯片的該表面。由于利用該薄膜接觸該芯片的該表面，且該薄膜容置這些導(dǎo)電元件的部分，以使部分這些導(dǎo)電元件及該芯片的該表面暴露，故不須已知移除部分封膠材料的步驟，及不須移除殘膠，也不會(huì)造成焊球表面的污染。因此可簡化工藝、縮短工藝時(shí)間及降低制造成本，以利于量產(chǎn)。
文檔編號(hào)H01L25/00GK102623359SQ20121011214
公開日2012年8月1日 申請(qǐng)日期2012年4月17日 優(yōu)先權(quán)日2012年4月17日
發(fā)明者洪嘉臨 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司