專利名稱：一種具有低導通飽和壓降的igbt及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種IGBT器件及其制造方法，尤其是一種具有低導通飽和壓降的 IGBT及其制造方法，屬于功率半導體器件的技術(shù)領(lǐng)域。
背景技術(shù)：
IGBT(Insulated Gate Bipolar Transistor)目前的主要器件結(jié)構(gòu)類型包括穿通型 IGBTQ3Unch Through IGBT，簡稱為 PT-IGBT)、非穿通型 IGBT(Non Punch Through IGBT，簡稱為NPT-IGBT)和場截止型IGBT (Field Stop IGBT，簡稱為FS-IGBT)，三者之間的主要結(jié)構(gòu)差異是設(shè)置不同的背面集電極結(jié)構(gòu)和不同的半導體漂移區(qū)厚度。
PT-IGBT是較早期的IGBT結(jié)構(gòu)，由于采用了較厚的背面集電極結(jié)構(gòu)，因此其過高比重的空穴注入電流不利于器件的開關(guān)功率損耗及導通飽和壓降Vcesat的溫度特性，而且其使用了外延晶圓材料和載流子壽命控制技術(shù)也大大增加了產(chǎn)品成本；NPT-IGBT采用了較薄的背面集電極結(jié)構(gòu)和較厚的漂移區(qū)，雖然器件的開關(guān)功率損耗得到了改善，Vcesat 也獲得了正溫度特性，但是較厚的漂移區(qū)限制了器件Vcesat下降的空間，從而增加了 IGBT 的功率損耗，如圖1和圖2所示。
隨著半導體薄片加工工藝的進步，F(xiàn)S-IGBT采用了更薄的漂移區(qū)厚度，因此其導通飽和壓降Vcesat對比PT-IGBT和NPT-IGBT的Vcesat得到了明顯的下降，以1200V25A的 IGBT為例，NPT-IGBT的半導體晶圓厚度大約為180um，而FS-IGBT只需要120um，厚度降低了三分之一，其Vcesat也從2. 5V降低至1. 6V，降幅近40 %。然而，薄片加工設(shè)備的價格、 工藝復雜度和碎片率隨著半導體晶圓尺寸的增加和半導體晶圓厚度的變薄都會大幅增加， 已成為IGBT產(chǎn)品進一步提高性價比的一個重要瓶頸，這也是IGBT遲遲無法在更大晶圓尺寸上(例如12英寸)推廣生產(chǎn)的重要原因。發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種具有低導通飽和壓降的 IGBT及其制造方法，其具有較低的飽和壓降Vcesat和較高的耐沖擊性能。
按照本發(fā)明提供的技術(shù)方案，一種具有低導通飽和壓降的IGBT，在所述IGBT器件的俯視平面上，包括位于半導體基板上的有源區(qū)和終端保護區(qū)，所述有源區(qū)位于半導體基板的中心區(qū)域，終端保護區(qū)環(huán)繞包圍有源區(qū)；在所述IGBT器件的截面上，所述半導體基板具有兩個相對的主面，所述主面包括第一主面和第二主面，半導體基板的第一主面與第二主面間包括第一導電類型漂移區(qū)；所述有源區(qū)內(nèi)包含并聯(lián)連接的導電多晶硅；其創(chuàng)新在于
在所述IGBT器件的截面上，在有源區(qū)對應(yīng)的第一導電類型漂移區(qū)內(nèi)設(shè)置第二導電類型層，所述第二導電類型層通過導電多晶硅及絕緣柵介質(zhì)層分隔成若干第二導電類型層第一區(qū)域及第二導電類型層第二區(qū)域，第二導電類型層第一區(qū)域與第二導電類型層第二區(qū)域在第一導電類型漂移區(qū)內(nèi)相互交替規(guī)則排布，并通過導電多晶硅及絕緣柵介質(zhì)層間隔；在所述IGBT器件的截面上，半導體基板的第一主面上覆蓋有絕緣介質(zhì)層，且所述絕緣介質(zhì)層覆蓋在相應(yīng)的導電多晶硅上；第二導電類型層第一區(qū)域內(nèi)設(shè)置對稱分布的第一導電類型注入?yún)^(qū)，所述第一導電類型注入?yún)^(qū)與相應(yīng)的絕緣柵介質(zhì)層相接觸，且第二導電類型層第一區(qū)域上方設(shè)有發(fā)射極接觸孔，所述發(fā)射極接觸孔貫通絕緣介質(zhì)層并延伸到第一主面上；發(fā)射極接觸孔內(nèi)填充有發(fā)射極金屬層，且所述發(fā)射極金屬層覆蓋于絕緣介質(zhì)層上，發(fā)射極金屬層與第二導電類型層第一區(qū)域歐姆接觸。在所述IGBT器件的截面上，第二導電類型層第一區(qū)域具有第一寬度，第二導電類型層第二區(qū)域具有第二寬度，第二導電類型層第一區(qū)域與第二導電類型層第二區(qū)域為同一制造層。在所述IGBT器件的截面上，所述第一導電類型漂移區(qū)內(nèi)包括第一導電類型場截止區(qū)，所述第一導電類型場截止區(qū)位于第一導電類型漂移區(qū)的底部，并靠近半導體基板的第二主面；第一導電類型場截止區(qū)的第一導電類型雜質(zhì)濃度不低于第一導電類型漂移區(qū)的第一導電類型雜質(zhì)濃度。在所述IGBT器件的截面上，在所述第一導電類型漂移區(qū)內(nèi)對應(yīng)第一導電類型場截止區(qū)下方設(shè)置第二導電類型注入?yún)^(qū)，第二導電類型注入?yún)^(qū)與第一導電類型場截止區(qū)相接觸，第二導電類型注入?yún)^(qū)對應(yīng)與第一導電類型場截止區(qū)相接觸的另一表面為第二主面；半導體基板的第二主面上覆蓋有集電極金屬層，所述集電極金屬層與第二導電類型注入?yún)^(qū)歐姆接觸。在所述IGBT器件的截面上，所述有源區(qū)采用溝槽元胞結(jié)構(gòu)，所述元胞溝槽位于第二導電類型層內(nèi)，深度伸入第二導電類型層下方的第一導電類型漂移區(qū)內(nèi)；絕緣柵氧化層生長并覆蓋于元胞溝槽的內(nèi)壁及底部表面，導電多晶硅填充于生長有絕緣柵氧化層的元胞溝槽內(nèi)；元胞溝槽及元胞溝槽內(nèi)的導電多晶硅將第二導電類型層分隔成第二導電類型層第一區(qū)域及第二導電類型層第二區(qū)域，第二導電類型層第一區(qū)域內(nèi)的第一導電類型層注入?yún)^(qū)與對應(yīng)元胞溝槽一側(cè)側(cè)壁相接觸；絕緣介質(zhì)層覆蓋在元胞溝槽的槽口，元胞溝槽內(nèi)的絕緣柵氧化層與導電多晶硅形成溝槽型元胞結(jié)構(gòu)。在所述IGBT器件的截面上，所述有源區(qū)采用平面元胞結(jié)構(gòu)；所述導電多晶硅位于第一主面上，導電多晶硅與第一主面間生長有絕緣柵氧化層，所述導電多晶硅與導電多晶硅兩側(cè)側(cè)下方的第二導電類型層第一區(qū)域、第二導電類型層第二區(qū)域部分交疊，且導電多晶硅與部分交疊的第二導電類型層第一區(qū)域內(nèi)第一導電類型注入?yún)^(qū)相交疊，導電多晶硅被上方的絕緣介質(zhì)層包裹覆蓋，第一主面上方的絕緣柵氧化層及導電多晶硅構(gòu)成平面型元胞結(jié)構(gòu)。一種具有低導通飽和壓降的IGBT制造方法，當所述IGBT器件的有源區(qū)采用溝槽元胞結(jié)構(gòu)時，所述IGBT器件的制造方法包括如下步驟a、提供具有兩個相對主面的第一導電類型的半導體基板，所述兩個主面包括第一主面和第二主面；半導體基板的第一主面與第二主面間包括第一導電類型漂移區(qū)；b、在上述第一主面上淀積硬掩膜層；C、選擇性的掩蔽和刻蝕硬掩膜層，形成溝槽刻蝕的硬掩膜，并在第一主面上刻蝕形成溝槽，所述溝槽包括元胞溝槽；
d、去除所述第一主面上的硬掩膜層，在所述溝槽內(nèi)壁表面生長絕緣柵氧化層，并在所述內(nèi)壁表面生長有絕緣柵氧化層的溝槽內(nèi)淀積導電多晶硅；
e、刻蝕去除第一主面上的導電多晶硅，得到溝槽內(nèi)導電多晶硅；
f、在第一主面上，自對準注入第二導電類型雜質(zhì)離子，并通過高溫推結(jié)形成第二導電類型層，第二導電類型層通過元胞溝槽及導電多晶硅分隔形成第二導電類型層第一區(qū)域及第二導電類型層第二區(qū)域；
g、在所述第一主面上，進行源區(qū)光刻，并注入高濃度的第一導電類型雜質(zhì)離子，并通過高溫推結(jié)得到位于第二導電類型層第一區(qū)域內(nèi)的第一導電類型注入?yún)^(qū)；
h、在上述第一主面上，淀積絕緣介質(zhì)層；
i、選擇性的掩蔽和刻蝕絕緣介質(zhì)層，形成位于第二導電類型層第一區(qū)域上方的發(fā)射極接觸孔；
j、在所述絕緣介質(zhì)層上方淀積金屬層；
k、選擇性的掩蔽和刻蝕金屬層，形成發(fā)射極金屬層，所述發(fā)射極金屬層填充發(fā)射極接觸孔內(nèi)，并與第二導電類型層第一區(qū)域相接觸保持等電位；
1、對所述半導體基板的第二主面進行研磨減??；
m、對經(jīng)過減薄后的第二主面注入第一導電類型雜質(zhì)離子，形成第一導電類型場截止區(qū)；
η、對第二主面注入第二導電類型雜質(zhì)離子，并通過高溫退火進行雜質(zhì)激活，形成第二導電類型注入?yún)^(qū)；
O、在第二主面表面淀積金屬層，形成集電極金屬層。
一種具有低導通飽和壓降的IGBT制造方法，當所述IGBT器件的有源區(qū)采用平面元胞結(jié)構(gòu)時，所述IGBT器件的制造方法包括如下步驟
a、提供具有兩個相對主面的第一導電類型的半導體基板，所述兩個主面包括第一主面和第二主面；半導體基板的第一主面與第二主面間包括第一導電類型漂移區(qū)；
b、在所述第一主面上生長絕緣柵氧化層；
C、在生長有絕緣柵氧化層的第一主面上淀積導電多晶硅；
d、選擇性的掩蔽和刻蝕導電多晶硅；
e、在第一主面上，以導電多晶硅為掩蔽層自對準注入第二導電類型雜質(zhì)，并通過高溫推結(jié)形成第二導電類型層第一區(qū)域和第二導電類型層第二區(qū)域；
f、在所述第一主面上，進行源區(qū)光刻，并注入高濃度的第一導電類型雜質(zhì)離子，并通過高溫推結(jié)得到位于第二導電類型層第一區(qū)域內(nèi)的第一導電類型注入?yún)^(qū)；
g、在上述第一主面上，淀積絕緣介質(zhì)層；
h、選擇性的掩蔽和刻蝕絕緣介質(zhì)層，形成位于第二導電類型層第一區(qū)域上方的發(fā)射極接觸孔；
i、在所述絕緣介質(zhì)層上方淀積金屬層；
j、選擇性的掩蔽和刻蝕金屬層，形成發(fā)射極金屬層，所述發(fā)射極金屬層填充發(fā)射極接觸孔內(nèi)，并與第二導電類型層第一區(qū)域相接觸保持等電位；
k、對所述半導體基板的第二主面進行研磨減??；
1、對經(jīng)過減薄后的第二主面注入第一導電類型雜質(zhì)離子，形成第一導電類型場截止區(qū)；m、對第二主面注入第二導電類型雜質(zhì)離子，并通過高溫退火進行雜質(zhì)激活，形成第二導電類型注入?yún)^(qū)；η、在第二主面表面淀積金屬層，形成集電極金屬層。在所述第二主面上形成第一導電類型場截止區(qū)時注入第一導電類型雜質(zhì)離子的濃度不低于第一導電類型漂移區(qū)的第一導電類型雜質(zhì)濃度。所述絕緣介質(zhì)層為非摻雜硅玻璃(USG)、硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)，所述半導體基板的材料包括硅。所述“第一導電類型”和“第二導電類型”兩者中，對于N型IGBT器件，第一導電類型指N型，第二導電類型為P型；對于P型IGBT器件，第一導電類型與第二導電類型所指的類型與N型IGBT器件正好相反。本發(fā)明的優(yōu)點1、本發(fā)明在所述有源區(qū)設(shè)置第二導電類型層第二區(qū)域，所述第二導電類型層第二區(qū)域上方覆蓋有絕緣介質(zhì)層，所述絕緣介質(zhì)層上方覆蓋有發(fā)射極金屬層，第二導電類型層第二區(qū)域與第二導電類型層第一區(qū)域之間間隔有第一導電類型漂移區(qū)，因此，所述第二導電類型層第二區(qū)域是浮置設(shè)置(floating)。當IGBT正向?qū)üぷ鲿r，由IGBT半導體基板背面的第二導電類型注入?yún)^(qū)注入進第一導電類型漂移區(qū)的空穴會在第二導電類型層第二區(qū)域下方積累，從而在此區(qū)域形成電導調(diào)制效應(yīng)，大大降低了此區(qū)域的電阻率，因此，明顯改善了器件的導通飽和壓降Vcesat。2、在所述IGBT正向?qū)〞r，所述第二導電類型層第一區(qū)域內(nèi)會形成導電溝道，而第二導電類型層第二區(qū)域內(nèi)則不會形成導電溝道，因此，器件有源區(qū)內(nèi)的溝道數(shù)量較普通 IGBT器件有源區(qū)內(nèi)的溝道數(shù)量有明顯減少，器件的飽和電流也會明顯降低，從而提高了器件的短路電流承受耐量，增強了器件的抗沖擊性，而器件的導通飽和壓降因為溝道數(shù)量減少而增加的部分也會由第二導電類型層第二區(qū)域下方的空穴載流子增加所帶來的電導調(diào)制效應(yīng)所遠遠彌補，所以并不會影響器件最終的導通飽和壓降。3、本發(fā)明在所述第一導電類型漂移區(qū)下方設(shè)置第一導電類型場截止區(qū)，當所述第一導電類型場截止區(qū)的摻雜濃度明顯高于第一導電類型漂移區(qū)時，并且同時將所述半導體基板減薄至指定的厚度，所述厚度使得器件在耐壓工作時，器件的耗盡區(qū)并不會在第一導電類型漂移區(qū)中完全終止，但會在所述第一導電類型場截止區(qū)中完全終止且保有一定余量，那么，器件的半導體基板的厚度就可以根據(jù)實際減薄工藝能力來控制到最薄，從而在確保器件耐壓要求的同時，進一步降低了導通飽和壓降。綜上所述，結(jié)合兩種降低器件導通飽和壓降的方法，在確保器件耐壓能力不變，增加器件抗沖擊能力的前提下，器件的導通飽和壓降可以最大化的改善，并且本發(fā)明所涉及的工藝制造流程不需要增加任何制造成本，簡便易行，適宜于大批量的生產(chǎn)。


圖1 圖2為現(xiàn)有NPT型IGBT的剖面結(jié)構(gòu)示意圖，其中圖1為溝槽型IGBT的剖面2為平面型IGBT的剖面圖
圖3 圖4為本發(fā)明IGBT的剖面結(jié)構(gòu)示意圖，其中
圖3為溝槽型IGBT的剖面圖
圖4為平面型IGBT的剖面圖
圖5為本發(fā)明IGBT俯視平面示意圖。
圖6為圖5中A-A的剖面圖。
圖7為圖5中B-B的剖面圖。
圖8-圖18為本發(fā)明IGBT器件具體實施工藝步驟剖面圖，其中
圖8為本發(fā)明半導體基板的剖面圖。
圖9為在半導體基板的第一主面上形成元胞溝槽后的剖面圖。
圖10為在元胞溝槽內(nèi)填充導電多晶硅后的剖面圖。
圖11為形成P阱層第一區(qū)域與P阱層第二區(qū)域后的剖面圖。
圖12為在P阱層第一區(qū)域內(nèi)形成N型注入?yún)^(qū)后的剖面圖。
圖13為在第一主面上淀積絕緣介質(zhì)層后的剖面圖。
圖14為在P阱層第一區(qū)域正上方形成發(fā)射極接觸孔后的剖面圖。
圖15為在發(fā)射極接觸孔內(nèi)填充發(fā)射極金屬層后的剖面圖。
圖16為在N型漂移區(qū)下方形成N型場截止區(qū)后的剖面圖。
圖17為在N型場截止區(qū)下面形成P型注入?yún)^(qū)后的剖面圖。
圖18為在第二主面上形成集電極金屬層后的剖面圖。
圖19為本發(fā)明實施例IGBT器件在正向?qū)〞r的電流走向示意圖。
圖20為采用本發(fā)明機構(gòu)與采用另外兩種常用結(jié)構(gòu)制作的一款1200V 25A的IGBT 的Vcesat實測值比較。
圖21為本發(fā)明實施例IGBT器件在耐壓工作時的電場分布示意圖。
附圖標記說明1-N型漂移區(qū)、2-P阱層、3-P型注入?yún)^(qū)、4-集電極金屬層、5-發(fā)射極金屬層、6-絕緣介質(zhì)層、7-元胞溝槽、8-絕緣柵氧化層、9-導電多晶硅、IO-N+注入?yún)^(qū)、 11-P阱層第一區(qū)域、12-P阱層第二區(qū)域、13-發(fā)射極接觸孔、14-N型場截止區(qū)、15-有源區(qū)、 16-終端保護區(qū)、17-半導體基板、18-第一主面、19-第二主面、20-硬掩膜層、21-注入遮擋層、22-導電溝道、23-電子電流、24-空穴電流、25-集電極端、26-柵極端及27-發(fā)射極端。
具體實施方式
下面結(jié)合具體附圖和實施例對本發(fā)明作進一步說明。
如圖3、圖4、圖5、圖6、圖7和圖18所示本發(fā)明以N型IGBT為例，來說明本發(fā)明的結(jié)構(gòu)及相應(yīng)的工作原理。
如圖5所示，在所述IGBT器件的俯視圖上，所述器件包括有源區(qū)15和環(huán)繞包圍有源區(qū)15的終端保護區(qū)16 ；所述有源區(qū)15包含平行條狀設(shè)置的導電多晶硅9，所述導電多晶硅9將有源區(qū)15內(nèi)的P阱層2分隔成P阱層第一區(qū)域11及P阱層第二區(qū)域12，所述P阱層第一區(qū)域11與P阱層第二區(qū)域12相互交替規(guī)則排布，所述P阱層第一區(qū)域11中設(shè)置有 N+注入?yún)^(qū)10，且在P阱層第一區(qū)域11的上方設(shè)有發(fā)射極接觸孔13，所述發(fā)射極接觸孔13 貫通絕緣介質(zhì)層6，并從絕緣介質(zhì)層6上延伸到半導體基板17的第一主面18上。
如圖3和圖6所示，在沿圖5中A-A的截面上，為IGBT器件的有源區(qū)15采用溝槽結(jié)構(gòu)的示意圖。所述IGBT器件的N型半導體基板17包括兩個主面，所述半導體基板17的上表面為第一主面18，下表面為第二主面19;所述第一主面18與第二主面19之間包括有 N型漂移區(qū)1，在所述N型漂移區(qū)1的上方設(shè)置有P阱層2和元胞溝槽7，所述元胞溝槽7由第一主面18垂直向下延伸，深度深入至P阱層2下方，所述元胞溝槽7將P阱層2分隔為多個相互交替排布的P阱層第一區(qū)域11和P阱層第二區(qū)域12，所述P阱層第一區(qū)域11具有第一寬度m，P阱層第二區(qū)域12具有第二寬度n，一般地，第一寬度m與第二寬度η相等， P阱層第一區(qū)域11與P阱層第二區(qū)域12為同一制造層，在N型漂移區(qū)1內(nèi)的深度相一致。所述元胞溝槽7內(nèi)壁表面生長有絕緣柵氧化層8，元胞溝槽7內(nèi)淀積填充有導電多晶硅9，在所述P阱層第一區(qū)域11上方設(shè)置有左右對稱的N型注入?yún)^(qū)10，所述N型注入?yún)^(qū) 10與元胞溝槽7外側(cè)壁相接觸；P阱層第二區(qū)域12對應(yīng)的第一主面上覆蓋有絕緣介質(zhì)層5， 所述絕緣介質(zhì)層5同時覆蓋元胞溝槽7槽口，P阱層第一區(qū)域11對應(yīng)的第一主面18上設(shè)置有發(fā)射極接觸孔13，所述發(fā)射極接觸孔13正對其下方的P阱層第一區(qū)域11，在所述絕緣介質(zhì)層6上方覆蓋有發(fā)射極金屬層5，所述發(fā)射極金屬層5填充發(fā)射極接觸孔13內(nèi)，并與P 阱層第一區(qū)域11保持相等電位；所述N型漂移區(qū)1下方包含有N型場截止區(qū)14，所述N型場截止區(qū)14位于N型漂移區(qū)1底部，并靠近半導體基板17的第二主面19，所述N型場截止區(qū)14的N型雜質(zhì)濃度高于N型漂移區(qū)1的N型雜質(zhì)濃度；所述N型場截止區(qū)14下面設(shè)置有P型注入?yún)^(qū)3，所述P型注入?yún)^(qū)3對應(yīng)的上表面與N型場截止區(qū)14相接觸，所述P型注入?yún)^(qū)3對應(yīng)的下表面為第二主面19，所述第二主面19表面覆蓋有集電極金屬層4，通過集電極金屬層4能夠形成IGBT器件的集電極端25 ；同時，通過發(fā)射極金屬層5能夠形成IGBT 器件的發(fā)射極端27，通過有源區(qū)15內(nèi)的導電多晶硅并聯(lián)后形成IGBT器件的柵極端26。如圖7所示，在沿圖3中B-B的截面上，所述P阱層第一區(qū)域11上部的N型注入?yún)^(qū)10連接成整體，其上方發(fā)射極接觸孔13內(nèi)的發(fā)射極金屬層5與N型注入?yún)^(qū)10相連接， 并保持相等電位。如圖4所示為本發(fā)明IGBT器件的有源區(qū)15采用平面型元胞結(jié)構(gòu)的示意圖。當有源區(qū)15采用平面型結(jié)構(gòu)時，在所述IGBT器件的截面上行，所述導電多晶硅9位于第一主面18上，導電多晶硅9與第一主面18間生長有絕緣柵氧化層8，所述導電多晶硅9與導電多晶硅9兩側(cè)側(cè)下方的P阱層第一區(qū)域11、P阱層第二區(qū)域12部分交疊，且導電多晶硅9 與部分交疊的P阱層第一區(qū)域11內(nèi)N型注入?yún)^(qū)10相交疊，導電多晶硅9被上方的絕緣介質(zhì)層6包裹覆蓋，第一主面18上方的絕緣柵氧化層8及導電多晶硅9構(gòu)成平面型元胞結(jié)構(gòu)。 在N型漂移區(qū)1內(nèi)，P阱層第一區(qū)域11與P阱層第二區(qū)域12通過N型漂移區(qū)1及上方的絕緣柵氧化層8、導電多晶硅9相隔離。所述N型漂移區(qū)1下方包含有N型場截止區(qū)14，所述N型場截止區(qū)14位于N型漂移區(qū)1底部，并靠近半導體基板17的第二主面19，所述N型場截止區(qū)14的N型雜質(zhì)濃度高于N型漂移區(qū)1的N型雜質(zhì)濃度；所述N型場截止區(qū)14下面設(shè)置有P型注入?yún)^(qū)3，所述 P型注入?yún)^(qū)3對應(yīng)的上表面與N型場截止區(qū)14相接觸，所述P型注入?yún)^(qū)3對應(yīng)的下表面為第二主面19，所述第二主面19表面覆蓋有集電極金屬層4，通過集電極金屬層4能夠形成 IGBT器件的集電極端25 ；同時，通過發(fā)射極金屬層5能夠形成IGBT器件的發(fā)射極端27，通過有源區(qū)15內(nèi)的導電多晶硅并聯(lián)后形成IGBT器件的柵極端沈。如圖8 圖18所示當IGBT器件的有源區(qū)15采用元胞溝槽結(jié)構(gòu)時，上述IGBT器
1件可以通過下述工藝步驟形成
a、提供具有兩個相對主面的N型的半導體基板17，所述兩個主面包括第一主面18 和第二主面19 ；半導體基板17的第一主面18與第二主面19間包括N型漂移區(qū)1 ；
如圖8所示半導體基板17的材料包括硅，半導體基板17的上表面形成第一主面 18，半導體基板17的下表面形成第二主面19 ；
b、在上述第一主面上淀積硬掩膜層20 ；所述硬掩膜層20可以采用LPTEOS (低壓化學氣相沉積四乙基原硅酸鹽)、熱氧化二氧化硅加化學氣相沉積二氧化硅或熱二氧化硅加氮化硅；
C、選擇性的掩蔽和刻蝕硬掩膜層20，形成溝槽刻蝕的硬掩膜，并在第一主面18上刻蝕形成溝槽，所述溝槽包括元胞溝槽7 ；
如圖9所示示出了本發(fā)明中有源區(qū)15內(nèi)的溝槽結(jié)構(gòu)，終端保護區(qū)16的結(jié)構(gòu)可以與現(xiàn)有結(jié)構(gòu)一致；
d、去除所述第一主面18上的硬掩膜層20，在所述溝槽內(nèi)壁表面生長絕緣柵氧化層8，并在所述內(nèi)壁表面生長有絕緣柵氧化層8的溝槽內(nèi)淀積導電多晶硅9 ；
e、刻蝕去除第一主面18上的導電多晶硅9，得到溝槽內(nèi)導電多晶硅9 ；
如圖10所示當向溝槽內(nèi)淀積導電多晶硅9時，相應(yīng)的導電多晶硅9除填充在元胞溝槽7內(nèi)外還會覆蓋第一主面18上，需要除去第一主面18上的導電多晶硅9 ；
f、在第一主面18上，自對準注入P型雜質(zhì)離子，并通過高溫推結(jié)形成P阱層2，P 阱層2通過元胞溝槽7及導電多晶硅9分隔形成P阱層第一區(qū)域11及P阱層第二區(qū)域12 ； 如圖11所示；
g、在所述第一主面18上，進行源區(qū)光刻，并注入高濃度的N型雜質(zhì)離子，并通過高溫推結(jié)得到位于P阱層第一區(qū)域11內(nèi)的N+注入?yún)^(qū)10 ；
如圖12所示為了能夠在P阱層第一區(qū)域11內(nèi)的N+注入?yún)^(qū)10，在與P阱層第二區(qū)域12對應(yīng)的第一主面18上設(shè)置注入遮擋層21，通過注入遮擋層21能夠避免在P阱層第二區(qū)域12內(nèi)形成N+注入?yún)^(qū)10，注入遮擋層21可以為光刻膠；
h、在上述第一主面18上，淀積絕緣介質(zhì)層6 ；
如圖13所示所述絕緣介質(zhì)層6覆蓋于半導體基板17的第一主面18，即同時覆蓋元胞溝槽7的槽口及元胞溝槽7兩側(cè)區(qū)域；絕緣介質(zhì)層6為非摻雜硅玻璃(USG)、硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)，所述半導體基板的材料包括硅；
i、選擇性的掩蔽和刻蝕絕緣介質(zhì)層6，形成位于P阱層第一區(qū)域11上方的發(fā)射極接觸孔13 ；
如圖14所示通過刻蝕絕緣介質(zhì)層6能夠得到發(fā)射極接觸孔13，所述發(fā)射極接觸孔13從絕緣介質(zhì)層6的表面延伸到第一主面18上；
j、在所述絕緣介質(zhì)層6上方淀積金屬層，所述金屬層的材料可以常規(guī)的金屬材料；
k、選擇性的掩蔽和刻蝕金屬層，形成發(fā)射極金屬層5，所述發(fā)射極金屬層5填充發(fā)射極接觸孔13內(nèi)，并與P阱層第一區(qū)域11相接觸保持等電位，如圖15所示；
1、對所述半導體基板17的第二主面19進行研磨減??；所述研磨減薄的厚度根據(jù) IGBT的使用環(huán)境進行設(shè)置；
m、對經(jīng)過減薄后的第二主面19注入N型雜質(zhì)離子，形成N型場截止區(qū)14 ；如圖16所示形成N型場截止區(qū)14的N型雜質(zhì)離子濃度不低于N型漂移區(qū)1的 N型雜質(zhì)離子濃度；η、對第二主面19注入P型雜質(zhì)離子，并通過高溫退火進行雜質(zhì)激活，形成P型注入?yún)^(qū)3 ；如圖17所示；O、在第二主面19表面淀積金屬層，形成集電極金屬層4，所述集電極金屬層4與P 型注入?yún)^(qū)3歐姆接觸，如圖18所示。當IGBT器件的有源區(qū)15采用平面型結(jié)構(gòu)時，可以通過下述工藝步驟形成，具體為a、提供具有兩個相對主面的N型的半導體基板17，所述兩個主面包括第一主面18 和第二主面19 ；半導體基板17的第一主面18與第二主面19間包括N型漂移區(qū)1 ；b、在所述第一主面18上生長絕緣柵氧化層8 ；C、在生長有絕緣柵氧化層8的第一主面18上淀積導電多晶硅9 ；d、選擇性的掩蔽和刻蝕導電多晶硅9 ；e、在第一主面18上，以導電多晶硅9為掩蔽層自對準注入P型雜質(zhì)，并通過高溫推結(jié)形成P阱層第一區(qū)域11和P阱層第二區(qū)域12 ；f、在所述第一主面18上，進行源區(qū)光刻，并注入高濃度的N型雜質(zhì)離子，并通過高溫推結(jié)得到位于P阱層第一區(qū)域11內(nèi)的N+注入?yún)^(qū)10 ；g、在上述第一主面18上，淀積絕緣介質(zhì)層6 ；h、選擇性的掩蔽和刻蝕絕緣介質(zhì)層6，形成位于P阱層第一區(qū)域11上方的發(fā)射極接觸孔13 ；i、在所述絕緣介質(zhì)層6上方淀積金屬層；j、選擇性的掩蔽和刻蝕金屬層，形成發(fā)射極金屬層5，所述發(fā)射極金屬層5填充發(fā)射極接觸孔13內(nèi)，并與P阱層第一區(qū)域11相接觸保持等電位；k、對所述半導體基板17的第二主面19進行研磨減?。?、對經(jīng)過減薄后的第二主面19注入N型雜質(zhì)離子，形成N型場截止區(qū)14;m、對第二主面19注入P型雜質(zhì)離子，并通過高溫退火進行雜質(zhì)激活，形成P型注入?yún)^(qū)3 ；η、在第二主面19表面淀積金屬層，形成集電極金屬層4。其中，當有源區(qū)15采用平面型元胞結(jié)構(gòu)時，相應(yīng)形成過程的工藝條件及采用的材料均可以參照采用溝槽型元胞結(jié)構(gòu)，此處不再詳述。如圖19所示，使用時，通過集電極金屬層4形成IGBT器件的集電極端25，通過發(fā)射極金屬層5形成IGBT器件的發(fā)射極端27，通過并聯(lián)的導電多晶硅9形成IGBT器件的柵極端26。在所述IGBT器件正向?qū)〞r，即器件的柵極導電多晶硅施加高于器件開啟電壓 Vth的柵極-發(fā)射極電壓Vge，同時，集電極端25施加一個正電壓Vce，所述IGBT器件的第二主面19處的P型注入?yún)^(qū)3向N型漂移區(qū)1內(nèi)注入空穴載流子，所述空穴載流子的一部分穿過P阱層第一區(qū)域11直至發(fā)射極金屬層5，從而形成空穴電流M，而空穴載流子的另一部分由于P阱層第二區(qū)域12為浮置設(shè)置，因此無法穿越P阱層第二區(qū)域12而在P阱層第二區(qū)域12下方附近區(qū)域累積增多，當此處的空穴載流子積累到濃度遠遠超過此處N型漂移區(qū)1的本征載流子濃度時，即出現(xiàn)電導調(diào)制效應(yīng)，此處半導體基板17的電阻率因大量積累的空穴載流子而明顯降低，從而降低了器件的導通飽和壓降Vcesat。如圖20所示，是采用本發(fā)明結(jié)構(gòu)與另外兩種目前常用結(jié)構(gòu)(NPT結(jié)構(gòu)和場截止結(jié)構(gòu))制作同一款1200V 25A IGBT 后的Vcesat實測值比較，三種結(jié)構(gòu)的IGBT器件使用相同的半導體基板材料和芯片面積，其中本發(fā)明結(jié)構(gòu)與場截止結(jié)構(gòu)具有相同厚度的N型漂移區(qū)，而NPT結(jié)構(gòu)的N型漂移區(qū)比前兩者厚約30um，由圖中曲線可以看出，采用本發(fā)明結(jié)構(gòu)的IGBT的Vcesat明顯比另兩種結(jié)構(gòu)的 Vcesat要低，在電流密度為80A/cm2時，本發(fā)明結(jié)構(gòu)要比NPT型結(jié)構(gòu)低約40%，比場截止結(jié)構(gòu)低約20%。
由于器件在正向?qū)〞rP阱層第一區(qū)域11內(nèi)會形成導電溝道來流通電子電流23， 原理同普通N型MOSFET的導電溝道22，而P阱層第二區(qū)域12則不會形成導電溝道，因此， 器件并聯(lián)的溝道數(shù)量會明顯減少，從而大大降低器件的飽和電流，飽和電流降低會有利于提高器件的短路電流耐量，具體來講，當給定器件的短路電流測試條件時，器件的短路電流持續(xù)時間會增長，這樣可以提高器件的抗沖擊能力。
如圖21所示，在所述IGBT器件耐壓工作時，即器件的柵極導電多晶硅9與發(fā)射極端27保持零電位，同時，集電極端25上保持一個正向高電位Vce，此時，器件的耗盡層會絕大部分向N型漂移1區(qū)內(nèi)擴展延伸，方向指向第二主面19，圖21中右側(cè)的電場強度坐標系與左側(cè)本發(fā)明IGBT器件工作時的電場強度相對應(yīng)一致，橫坐標表示相應(yīng)的電場強度，縱坐標與IGBT器件的位置相對應(yīng)。由于半導體基板經(jīng)過背面減薄，因此剩余的N型漂移區(qū)1厚度不足以完全承擔所有電場，當耗盡層擴展到N型漂移區(qū)1與N型場截止區(qū)14時會繼續(xù)向 N型場截止區(qū)內(nèi)擴展，由于N型場截止區(qū)14具有較高的雜質(zhì)濃度，因此，電場梯度會在此處變陡，并完全終止于N型場截止區(qū)14內(nèi)，達到承擔指定Vce電壓的目的；由于半導體基板17 厚度經(jīng)過減薄，因此器件在正向?qū)〞r的Vcesat也會明顯降低。
本發(fā)明中的P阱層第一區(qū)域11與P阱層第二區(qū)域12為同一制造層，對比現(xiàn)有IGBT 制造工藝并未增加任何工藝步驟，因此，器件的制造成本并未增加，可以與現(xiàn)有成熟的IGBT 制造工藝兼容；除此以外，P阱層第一區(qū)域11的第一寬度m與P阱層第二區(qū)域12的第二寬度η可以依照指定設(shè)計尺寸來設(shè)置，從而方便的調(diào)節(jié)器件的Vcesat與飽和電流，簡單易行。
權(quán)利要求
1.一種具有低導通飽和壓降的IGBT，在所述IGBT器件的俯視平面上，包括位于半導體基板上的有源區(qū)和終端保護區(qū)，所述有源區(qū)位于半導體基板的中心區(qū)域，終端保護區(qū)環(huán)繞包圍有源區(qū)；在所述IGBT器件的截面上，所述半導體基板具有兩個相對的主面，所述主面包括第一主面和第二主面，半導體基板的第一主面與第二主面間包括第一導電類型漂移區(qū)；所述有源區(qū)內(nèi)包含并聯(lián)連接的導電多晶硅；其特征是在所述IGBT器件的截面上，在有源區(qū)對應(yīng)的第一導電類型漂移區(qū)內(nèi)設(shè)置第二導電類型層，所述第二導電類型層通過導電多晶硅及絕緣柵介質(zhì)層分隔成若干第二導電類型層第一區(qū)域及第二導電類型層第二區(qū)域，第二導電類型層第一區(qū)域與第二導電類型層第二區(qū)域在第一導電類型漂移區(qū)內(nèi)相互交替規(guī)則排布，并通過導電多晶硅及絕緣柵介質(zhì)層間隔；在所述IGBT器件的截面上，半導體基板的第一主面上覆蓋有絕緣介質(zhì)層，且所述絕緣介質(zhì)層覆蓋在相應(yīng)的導電多晶硅上；第二導電類型層第一區(qū)域內(nèi)設(shè)置對稱分布的第一導電類型注入?yún)^(qū)，所述第一導電類型注入?yún)^(qū)與相應(yīng)的絕緣柵介質(zhì)層相接觸，且第二導電類型層第一區(qū)域上方設(shè)有發(fā)射極接觸孔，所述發(fā)射極接觸孔貫通絕緣介質(zhì)層并延伸到第一主面上；發(fā)射極接觸孔內(nèi)填充有發(fā)射極金屬層，且所述發(fā)射極金屬層覆蓋于絕緣介質(zhì)層上，發(fā)射極金屬層與第二導電類型層第一區(qū)域歐姆接觸。
2.根據(jù)權(quán)利要求1所述的具有低導通飽和壓降的IGBT，其特征是在所述IGBT器件的截面上，第二導電類型層第一區(qū)域具有第一寬度，第二導電類型層第二區(qū)域具有第二寬度，第二導電類型層第一區(qū)域與第二導電類型層第二區(qū)域為同一制造層。
3.根據(jù)權(quán)利要求1所述的具有低導通飽和壓降的IGBT，其特征是在所述IGBT器件的截面上，所述第一導電類型漂移區(qū)內(nèi)包括第一導電類型場截止區(qū)，所述第一導電類型場截止區(qū)位于第一導電類型漂移區(qū)的底部，并靠近半導體基板的第二主面；第一導電類型場截止區(qū)的第一導電類型雜質(zhì)濃度不低于第一導電類型漂移區(qū)的第一導電類型雜質(zhì)濃度。
4.根據(jù)權(quán)利要求3所述的具有低導通飽和壓降的IGBT，其特征是在所述IGBT器件的截面上，在所述第一導電類型漂移區(qū)內(nèi)對應(yīng)第一導電類型場截止區(qū)下方設(shè)置第二導電類型注入?yún)^(qū)，第二導電類型注入?yún)^(qū)與第一導電類型場截止區(qū)相接觸，第二導電類型注入?yún)^(qū)對應(yīng)與第一導電類型場截止區(qū)相接觸的另一表面為第二主面；半導體基板的第二主面上覆蓋有集電極金屬層，所述集電極金屬層與第二導電類型注入?yún)^(qū)歐姆接觸。
5.根據(jù)權(quán)利要求1所述的具有低導通飽和壓降的IGBT，其特征是在所述IGBT器件的截面上，所述有源區(qū)采用溝槽元胞結(jié)構(gòu)，所述元胞溝槽位于第二導電類型層內(nèi)，深度伸入第二導電類型層下方的第一導電類型漂移區(qū)內(nèi)；絕緣柵氧化層生長并覆蓋于元胞溝槽的內(nèi)壁及底部表面，導電多晶硅填充于生長有絕緣柵氧化層的元胞溝槽內(nèi)；元胞溝槽及元胞溝槽內(nèi)的導電多晶硅將第二導電類型層分隔成第二導電類型層第一區(qū)域及第二導電類型層第二區(qū)域，第二導電類型層第一區(qū)域內(nèi)的第一導電類型層注入?yún)^(qū)與對應(yīng)元胞溝槽一側(cè)側(cè)壁相接觸；絕緣介質(zhì)層覆蓋在元胞溝槽的槽口，元胞溝槽內(nèi)的絕緣柵氧化層與導電多晶硅形成溝槽型元胞結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1所述的具有低導通飽和壓降的IGBT，其特征是在所述IGBT器件的截面上，所述有源區(qū)采用平面元胞結(jié)構(gòu)；所述導電多晶硅位于第一主面上，導電多晶硅與第一主面間生長有絕緣柵氧化層，所述導電多晶硅與導電多晶硅兩側(cè)側(cè)下方的第二導電類型層第一區(qū)域、第二導電類型層第二區(qū)域部分交疊，且導電多晶硅與部分交疊的第二導電類型層第一區(qū)域內(nèi)第一導電類型注入?yún)^(qū)相交疊，導電多晶硅被上方的絕緣介質(zhì)層包裹覆蓋，第一主面上方的絕緣柵氧化層及導電多晶硅構(gòu)成平面型元胞結(jié)構(gòu)。
7.一種具有低導通飽和壓降的IGBT制造方法，其特征是，當所述IGBT器件的有源區(qū)采用溝槽元胞結(jié)構(gòu)時，所述IGBT器件的制造方法包括如下步驟(a)、提供具有兩個相對主面的第一導電類型的半導體基板，所述兩個主面包括第一主面和第二主面；半導體基板的第一主面與第二主面間包括第一導電類型漂移區(qū)；(b)、在上述第一主面上淀積硬掩膜層；(C)、選擇性的掩蔽和刻蝕硬掩膜層，形成溝槽刻蝕的硬掩膜，并在第一主面上刻蝕形成溝槽，所述溝槽包括元胞溝槽；(d)、去除所述第一主面上的硬掩膜層，在所述溝槽內(nèi)壁表面生長絕緣柵氧化層，并在所述內(nèi)壁表面生長有絕緣柵氧化層的溝槽內(nèi)淀積導電多晶硅；(e)、刻蝕去除第一主面上的導電多晶硅，得到溝槽內(nèi)導電多晶硅；(f)、在第一主面上，自對準注入第二導電類型雜質(zhì)離子，并通過高溫推結(jié)形成第二導電類型層，第二導電類型層通過元胞溝槽及導電多晶硅分隔形成第二導電類型層第一區(qū)域及第二導電類型層第二區(qū)域；(g)、在所述第一主面上，進行源區(qū)光刻，并注入高濃度的第一導電類型雜質(zhì)離子，并通過高溫推結(jié)得到位于第二導電類型層第一區(qū)域內(nèi)的第一導電類型注入?yún)^(qū)；(h)、在上述第一主面上，淀積絕緣介質(zhì)層；(i)、選擇性的掩蔽和刻蝕絕緣介質(zhì)層，形成位于第二導電類型層第一區(qū)域上方的發(fā)射極接觸孔；(j)、在所述絕緣介質(zhì)層上方淀積金屬層；(k)、選擇性的掩蔽和刻蝕金屬層，形成發(fā)射極金屬層，所述發(fā)射極金屬層填充發(fā)射極接觸孔內(nèi)，并與第二導電類型層第一區(qū)域相接觸保持等電位；(1)、對所述半導體基板的第二主面進行研磨減??；(m)、對經(jīng)過減薄后的第二主面注入第一導電類型雜質(zhì)離子，形成第一導電類型場截止區(qū)；(η)、對第二主面注入第二導電類型雜質(zhì)離子，并通過高溫退火進行雜質(zhì)激活，形成第二導電類型注入?yún)^(qū)；(O)、在第二主面表面淀積金屬層，形成集電極金屬層。
8.一種具有低導通飽和壓降的IGBT制造方法，其特征是，當所述IGBT器件的有源區(qū)采用平面元胞結(jié)構(gòu)時，所述IGBT器件的制造方法包括如下步驟(a)、提供具有兩個相對主面的第一導電類型的半導體基板，所述兩個主面包括第一主面和第二主面；半導體基板的第一主面與第二主面間包括第一導電類型漂移區(qū)；(b)、在所述第一主面上生長絕緣柵氧化層；(C)、在生長有絕緣柵氧化層的第一主面上淀積導電多晶硅；(d)、選擇性的掩蔽和刻蝕導電多晶硅；(e)、在第一主面上，以導電多晶硅為掩蔽層自對準注入第二導電類型雜質(zhì)，并通過高溫推結(jié)形成第二導電類型層第一區(qū)域和第二導電類型層第二區(qū)域；(f)、在所述第一主面上，進行源區(qū)光刻，并注入高濃度的第一導電類型雜質(zhì)離子，并通過高溫推結(jié)得到位于第二導電類型層第一區(qū)域內(nèi)的第一導電類型注入?yún)^(qū)；(g)、在上述第一主面上，淀積絕緣介質(zhì)層；(h)、選擇性的掩蔽和刻蝕絕緣介質(zhì)層，形成位于第二導電類型層第一區(qū)域上方的發(fā)射極接觸孔；(i)、在所述絕緣介質(zhì)層上方淀積金屬層；(j)、選擇性的掩蔽和刻蝕金屬層，形成發(fā)射極金屬層，所述發(fā)射極金屬層填充發(fā)射極接觸孔內(nèi)，并與第二導電類型層第一區(qū)域相接觸保持等電位；(k)、對所述半導體基板的第二主面進行研磨減?。?1)、對經(jīng)過減薄后的第二主面注入第一導電類型雜質(zhì)離子，形成第一導電類型場截止區(qū)；(m)、對第二主面注入第二導電類型雜質(zhì)離子，并通過高溫退火進行雜質(zhì)激活，形成第二導電類型注入?yún)^(qū)；(η)、在第二主面表面淀積金屬層，形成集電極金屬層。
9.根據(jù)權(quán)利要求8所述的具有低導通飽和壓降的IGBT制造方法，其特征是在所述第二主面上形成第一導電類型場截止區(qū)時注入第一導電類型雜質(zhì)離子的濃度不低于第一導電類型漂移區(qū)的第一導電類型雜質(zhì)濃度。
10.根據(jù)權(quán)利要求8所述的具有低導通飽和壓降的IGBT制造方法，其特征是所述絕緣介質(zhì)層為非摻雜硅玻璃(USG)、硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)，所述半導體基板的材料包括硅。
全文摘要
本發(fā)明涉及一種具有低導通飽和壓降的IGBT及其制造方法，其在有源區(qū)區(qū)內(nèi)設(shè)置第二導電類型層，第二導電類型層通過導電多晶硅及絕緣柵介質(zhì)層分隔成若干第二導電類型層第一區(qū)域及第二導電類型層第二區(qū)域；半導體基板的第一主面上覆蓋有絕緣介質(zhì)層；第二導電類型層第一區(qū)域內(nèi)設(shè)置對稱分布的第一導電類型注入?yún)^(qū)，第一導電類型注入?yún)^(qū)與相應(yīng)的絕緣柵介質(zhì)層相接觸，且第二導電類型層第一區(qū)域上方設(shè)有發(fā)射極接觸孔，發(fā)射極接觸孔貫通絕緣介質(zhì)層并延伸到第一主面上；發(fā)射極接觸孔內(nèi)填充有發(fā)射極金屬層，且所述發(fā)射極金屬層覆蓋于絕緣介質(zhì)層上，發(fā)射極金屬層與第二導電類型層第一區(qū)域歐姆接觸。本發(fā)明具有較低的飽和壓降Vcesat和較高的耐沖擊性能。
文檔編號H01L21/331GK102569373SQ201210058109
公開日2012年7月11日 申請日期2012年3月8日 優(yōu)先權(quán)日2012年3月8日
發(fā)明者葉鵬, 朱袁正 申請人:無錫新潔能功率半導體有限公司