專利名稱：具有TiAlN阻擋/潤濕層的金屬柵疊層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，涉及具有TiAlN阻擋/潤濕層的金屬柵疊層。
技術(shù)背景
半導(dǎo)體集成電路(IC)產(chǎn)業(yè)已經(jīng)經(jīng)歷了快速增長。IC材料和設(shè)計的技術(shù)進步產(chǎn)生了多代1C，每一代都具有比前一代更小且更復(fù)雜的電路。然而，這些進步增加了加工和制造IC的復(fù)雜度，并且對于實現(xiàn)這些進步來說，需要在加工和制造IC方面的類似發(fā)展。在集成電路演進的過程中，功能密度(即，每芯片面積互連器件的數(shù)量)通常增加而幾何尺寸 (即，使用制造工藝可生產(chǎn)的最小部件(或線))減小。通常，這種按比例縮小工藝通過提高生產(chǎn)效率和降低相關(guān)成本而帶來益處。這種按比例縮小工藝也增加了加工和制造IC的復(fù)雜度，并且對于實現(xiàn)這些進步來說，需要在加工和制造IC方面的類似發(fā)展。發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種集成電路器件，包括
半導(dǎo)體襯底；以及
柵疊層，被設(shè)置在所述半導(dǎo)體襯底上方，其中，所述柵疊層包括
柵極介電層，被設(shè)置在所述半導(dǎo)體襯底上方；
功函數(shù)層，被設(shè)置在所述柵極介電層上方；
多功能潤濕/阻擋層，被設(shè)置在所述功函數(shù)層上方，其中，所述多功能潤濕/阻擋層是氮化鈦鋁層；以及
導(dǎo)電層，被設(shè)置在所述多功能潤濕/阻擋層上方。
在一實施例的集成電路器件中，所述柵極介電層包括高k介電層。
在一實施例的集成電路器件中，所述柵極介電層包括界面介電層，所述界面介電層被設(shè)置在所述高k介電層和所述半導(dǎo)體襯底之間。
在一實施例的集成電路器件中，所述氮化鈦鋁層具有阻止金屬雜質(zhì)滲入所述柵極介電層的氮原子濃度。
在一實施例的集成電路器件中，所述氮原子濃度為約10%至約50%。
在一實施例的集成電路器件中，所述導(dǎo)電層是鋁層。
在一實施例的集成電路器件中，所述氮化鈦鋁層具有優(yōu)化所述氮化鈦鋁層和所述鋁層之間的潤濕性的鈦、鋁、和氮的比率。
在一實施例的集成電路器件中，所述氮化鈦鋁層具有約1:1至約1: 3的 Ti Al比率。
根據(jù)本發(fā)明的另一個方面，提供了一種集成電路器件，該集成電路器件包括設(shè)置在半導(dǎo)體襯底上方的柵疊層，其中，所述柵疊層包括
高k介電層，被設(shè)置在所述半導(dǎo)體襯底上方；
功函數(shù)層，被直接設(shè)置在所述高k介電層上；
氮化鈦鋁層，被直接設(shè)置在所述功函數(shù)層上；以及
鋁層，被直接設(shè)置在所述氮化鈦鋁層上。
在一實施例的集成電路器件中，所述氮化鈦鋁層具有約10%至約50%的氮原子濃度。
在一實施例的集成電路器件中，所述氮化鈦鋁層具有約1:1至約1: 3的 Ti Al比率。
在一實施例中，集成電路器件進一步包括沿著所述柵疊層的側(cè)壁設(shè)置的間隔件。
在一實施例的集成電路器件中，所述柵疊層介于設(shè)置在所述半導(dǎo)體襯底中的源極部件和漏極部件之間。
在一實施例的集成電路器件中，所述柵疊層進一步包括設(shè)置在所述高k介電層和所述半導(dǎo)體襯底之間的界面介電層。
根據(jù)本發(fā)明的又一個方面，還提供了一種方法，所述方法包括
在半導(dǎo)體襯底上方形成柵極結(jié)構(gòu)，其中，所述柵極結(jié)構(gòu)具有柵疊層，所述柵疊層包括設(shè)置在所述半導(dǎo)體襯底上方的高k介電層和設(shè)置在所述高k介電層上方的偽柵極；
從所述柵極結(jié)構(gòu)去除所述偽柵極，從而形成開口 ；以及
在所述高k介電層上方形成功函數(shù)層，在所述功函數(shù)層上方形成多功能潤濕/阻擋層，以及在所述多功能潤濕/阻擋層上方形成導(dǎo)電層，其中，所述功函數(shù)層、所述多功能潤濕/阻擋層和所述導(dǎo)電層填充所述開口，并且進一步地所述多功能潤濕/阻擋層是氮化鈦鋁層。
在一實施例的方法中，在所述功函數(shù)層上方形成所述多功能潤濕/阻擋層包括實施物理汽相沉積工藝。
在一實施例的方法中，所述實施物理汽相沉積工藝包括調(diào)節(jié)所述物理汽相沉積工藝以使所述氮化鈦鋁層具有約10%至約50%的氮原子濃度。
在一實施例的方法中，所述實施物理汽相沉積工藝包括調(diào)節(jié)所述物理汽相沉積工藝以使所述氮化鈦鋁層具有約1:1至約1: 3的T1: Al比率。
在一實施例的方法中，所述實施物理汽相沉積工藝包括在約20mTorr至約 40mTorr的腔室壓強下實施所述物理汽相沉積工藝。
在一實施例中，所述方法進一步包括在所述半導(dǎo)體襯底中形成源極部件和漏極部件，其中，所述柵極結(jié)構(gòu)介于所述源極部件和所述漏極部件之間。


當(dāng)結(jié)合附圖進行閱讀時，根據(jù)下面詳細的描述可以更好地理解本發(fā)明。應(yīng)該強調(diào)的是，根據(jù)工業(yè)中的標準實踐，對各種部件沒有按比例繪制并且僅僅用于說明的目的。實際上，為了清楚討論起見，各種部件的尺寸可以被任意增大或縮小。
圖1是根據(jù)本發(fā)明各個方面的用于制造集成電路器件的方法的流程圖。
圖2至圖7是根據(jù)本發(fā)明各個方面的在圖1的方法的各個階段期間的集成電路器件的示意性剖面圖。
具體實施方式
應(yīng)該理解，以下公開提供了許多不同的實施例或?qū)嵗杂糜趯崿F(xiàn)各種實施例的不同特征。以下將描述部件和配置的具體實例以簡化本發(fā)明。當(dāng)然，這些僅是實例，并不旨在限制本發(fā)明。例如，在以下描述中，第一部件形成在第二部件上或第二部件上方可包括第一部件和第二部件以直接接觸的方式形成的實施例，并且還包括另外的部件可以形成在第一部件和第二部件之間使得第一和第二部件可以不直接接觸的實施例。此外，本發(fā)明可以在各個實例中重復(fù)參考數(shù)字和/或字符。這種重復(fù)是為了簡化和清楚的目的，而且其本身沒有規(guī)定所討論的各個實施例和/或結(jié)構(gòu)之間的關(guān)系。
圖1是根據(jù)本發(fā)明各個方面的用于制造集成電路器件的方法100的部分或者全部的流程圖。方法100開始于框110，在框110中，在襯底上方形成柵極結(jié)構(gòu)。該柵極結(jié)構(gòu)具有柵疊層，該柵疊層包括在襯底上方設(shè)置的高k介電層以及在高k介電層上方設(shè)置的偽柵極。在框120中，從柵極結(jié)構(gòu)去除偽柵極以在其中形成開口。在框130中，形成功函數(shù)層、 多功能潤濕/阻擋層和導(dǎo)電層以填充開口。在高k介電層上方形成功函數(shù)層，在功函數(shù)層上方形成多功能潤濕/阻擋層，以及在多功能潤濕/阻擋層上方形成導(dǎo)電層。多功能潤濕 /阻擋層包含在加工期間足以阻止(或減少)金屬雜質(zhì)滲入高k介電層(例如，從導(dǎo)電層) 同時對導(dǎo)電層提供足夠的潤濕性(換句話說，期望的界面質(zhì)量)的材料。方法100可以繼續(xù)框140以完成集成電路器件的制造。在方法100之前、之中、或之后可以提供另外的步驟， 并且對于方法100的其他實施例，所述步驟中的一些可以被替換或者取消。
圖2至圖7是根據(jù)圖1的方法100在制造的各個階段的集成電路器件200的部分 或者全部的示意性剖面圖。為了清楚起見，簡化了圖2至圖7，以便更好地理解本發(fā)明的發(fā)明概念。在所述實施例中，集成電路器件200包括場效應(yīng)晶體管器件，如η-溝道場效應(yīng)晶體管(NFET)或P-溝道場效應(yīng)晶體管(PFET)。集成電路器件200可以被包括在存儲器單元和/或邏輯電路中，該存儲器單元和/或邏輯電路包括無源元件，如電阻器、電容器、電感器、和/或熔絲；有源元件，如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、互補金屬氧化物半導(dǎo)體晶體管(CMOS)、高電壓晶體管、和/或高頻率晶體管；其他合適的元件；或者它們的組合。在集成電路器件200中可以添加另外的部件，并且在集成電路器件200的其他實施例中，下面所述的一些部件可以被替換或者去除。
在圖2中，集成電路器件200包括襯底210。在所述實施例中，襯底210是包括硅的半導(dǎo)體襯底。可選地或者另外地，襯底210包括另一元素半導(dǎo)體，如鍺；化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、和/或銻化銦；合金半導(dǎo)體，包括SiGe、GaAsP, AlInAs, AlGaAs, GaInAs, GaInPjP /或GaInAsP ;或者它們的組合。在又一個可選實施例中，襯底210是絕緣體上半導(dǎo)體(SOI)。在其他可選實施例中，半導(dǎo)體襯底210可以包括摻雜的外延層；梯度半導(dǎo)體層；和/或位于另一不同類型的半導(dǎo)體層上面的半導(dǎo)體層，如硅鍺層上硅層。根據(jù)集成電路器件200的設(shè)計要求，襯底210包括各種摻雜結(jié)構(gòu)。例如，襯底210 可以包括摻雜有P型摻雜劑，如硼或BF2 ；n型摻雜劑，如磷或砷；或它們的組合的各種摻雜區(qū)?？梢砸訮-阱結(jié)構(gòu)、以N-阱結(jié)構(gòu)、以雙阱結(jié)構(gòu)或者采用凸起結(jié)構(gòu)在半導(dǎo)體襯底上形成摻雜區(qū)。
在襯底210中設(shè)置隔離部件212以隔離襯底210的各種區(qū)域和/或器件。隔離部件212利用隔離技術(shù)如硅的局部氧化(LOCOS)和/或淺溝槽隔離(STI)來限定并電隔離各種區(qū)域。隔離部件212包括氧化硅、氮化硅、氮氧化硅、其他合適的材料、或它們的組合。通過任何合適的工藝形成隔離部件212。作為一個實例，形成STI包括采用光刻工藝暴露出一部分襯底；在襯底的暴露部分中蝕刻溝槽(例如，通過采用干法蝕刻和/或濕法蝕刻)； 以及用一種或多種介電材料填充溝槽(例如，通過采用化學(xué)汽相沉積工藝)。例如，經(jīng)填充的溝槽可以具有多層結(jié)構(gòu)，如填充有氮化硅或氧化硅的熱氧化物襯層。
在襯底210上方設(shè)置柵極結(jié)構(gòu)220。在所述實施例中，柵極結(jié)構(gòu)220包括柵疊層， 該柵疊層具有界面介電層222、高k介電層224和偽柵極層226。界面介電層222和高k介電層224可以共同被稱為柵極結(jié)構(gòu)220的柵極介電層。柵疊層可以包括另外的層，如硬掩膜層、保護層、擴散/阻擋層、介電層、金屬層、其他合適的層、或它們的組合。通過工藝包括沉積工藝、光刻圖案化工藝、蝕刻工藝、其他合適的工藝、或它們的組合來形成柵極結(jié)構(gòu) 220。沉積工藝包括物理汽相沉積(PVD)、化學(xué)汽相沉積(CVD)、原子層沉積(ALD)、等離子體增強CVD(PECVD)、遠程等離子體CVD(RPCVD)、金屬有機CVD(MOCVD)、濺射、電鍍、其他合適的方法、或它們的組合。光刻圖案化工藝包括光刻膠涂布(例如，旋轉(zhuǎn)涂布)、軟烘焙、掩膜對準、暴露、暴露后烘焙、顯影光刻膠、沖洗、干燥(例如，硬烘焙)、其他合適的工藝、或它們的組合?？梢詫嵤┕饪瘫┞豆に嚕蛘哂闷渌m當(dāng)方法如無掩膜光刻、電子束寫入、離子束寫入、和分子印跡來替換光刻暴露工藝。蝕刻工藝包括干法蝕刻、濕法蝕刻、或它們的組合。
在襯底210上方設(shè)置界面介電層222。在實例中，界面介電層222具有約5入至約 20A的厚度。在所述實施例中，界面介電層222是含氧化物層，如氧化硅(Si02)層或氮氧化硅(SiON)層。界面介電層222可以包括其他合適的材料。界面介電層222通過化學(xué)氧化物技術(shù)、熱氧化物技術(shù)、原子層沉積(ALD)、化學(xué)汽相沉積(CVD)、或其他合適的技術(shù)來形成。在界面介電層222形成在襯底210上方之前可以實施清洗工藝，如后HF預(yù)柵極清洗工藝(例如，使用氫氟酸(HF)溶液)。
在界面介電層222上方設(shè)置高k介電層224，以及在高k介電層224上方設(shè)置偽柵極層226。高k介電層224和偽柵極層226的厚度取決于集成電路器件200的設(shè)計要求。在一個實例中，高k介電層224具有約5A至約3OA的厚度，以及偽柵極層226具有約350A至約700人的厚度。高k介電層224包括高k介電材料，如Hf02、HfSi0、HfSi0N、HfTa0、HfTi0、 HfZrO、氧化鋯、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他合適的高k介電材料、或它們的組合。偽柵極層226包括適用于柵極替換工藝的材料。例如，在所述實施例中，偽柵極層226包括多晶硅。
柵極結(jié)構(gòu)220進一步包括通過合適工藝形成的間隔件228。例如，在集成電路器件 200上方均厚(blanket)沉積介電層如氮化硅層；然后，各向異性蝕刻氮化硅層以去除氮化硅層，從而形成如圖2所示的間隔件228。將間隔件228鄰近柵極結(jié)構(gòu)220的柵疊層(界面介電層222、高k介電層224、和偽柵極層226)的側(cè)壁定位?？蛇x地或另外，間隔件228包含另一介電材料，如氧化硅、碳氮化硅、或它們的組合。
可以在襯底210中設(shè)置各種源極/漏極部件230。源極/漏極部件230之間被柵極結(jié)構(gòu)220介入。源極/漏極部件230可以 包括輕摻雜源極和漏極(LDD)區(qū)和/或重摻雜源極和漏極(HDD)區(qū)?？梢酝ㄟ^離子注入或擴散η型摻雜劑(如磷或砷)或P型摻雜劑 (如硼或BF2)來形成LDD區(qū)和/或HDD區(qū)?？梢詫嵤┩嘶鸸に嚾缈焖贌嵬嘶鸷?或激光熱退火來激活LDD區(qū)和/或HDD區(qū)中的摻雜劑。在所述實施例中，可以在任何時間形成LDD區(qū)和/或HDD區(qū)。源極/漏極部件230可以包括凸起的源極/漏極部件，如外延部件(例如，硅鍺外延部件或硅外延部件)。例如，硅化物部件可以設(shè)置在源極/漏極部件230的上方以減小接觸電阻。可以通過自對準娃化物(self-aligned salicide)工藝在源極和漏極部件上方形成硅化物部件，自對準硅化物工藝可以包括沉積金屬層，退火該金屬層使得該金屬層能夠與硅反應(yīng)形成硅化物，然后去除未反應(yīng)的金屬層。
在襯底210上方沉積介電層232，如層間介電(ILD)層。介電層232包括介電材料，如氧化硅、氮化硅、氮氧化硅、四乙基原硅酸鹽(TEOS)形成的氧化物、磷硅酸鹽玻璃 (PSG)、硼磷硅酸鹽玻璃(BPSG)、低k介電材料、其他合適的介電材料、或它們的組合。示例性低k介電材料包括氟化硅玻璃(FSG)、摻雜碳的氧化硅、黑金剛石 (Black Diamond , Applied Materials of Santa Clara,California)、干凝膠、氣凝膠、非晶氟化碳、聚對二甲苯、BCB (雙苯并環(huán)丁烯)、SiLK (Dow Chemical, Midland, Michigan)、聚酰亞胺、其他適當(dāng)?shù)牟牧?、?或它們的組合。介電層232可以包括多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括多種介電材料。 介電層232通過合適的工藝形成至合適的厚度，包括通過CVD、高密度等離子體CVD、旋轉(zhuǎn)涂布、和/或其他合適的方法。在沉積介電層232之后,實施化學(xué)機械拋光(CMP)工藝直到達到/暴露出柵極結(jié)構(gòu)220的頂部。具體地，如圖2所示暴露出柵極結(jié)構(gòu)220 (此處，偽柵極層226)的柵疊層的頂部?？梢栽诮殡妼?32的上面和/或下面形成另外的層。
在圖3至圖7中，實施柵極替換工藝，其中，用金屬柵極替換偽柵極層226。在圖 3中，從柵極結(jié)構(gòu)220的柵疊層去除偽柵極層226，從而形成開口 240。開口 240暴露出高 k柵極介電層224。可以通過蝕刻工藝、其他合適的工藝、或它們的組合去除偽柵極層226。 在一實例中，蝕刻工藝選擇性地蝕刻偽柵極層226。
在圖4中，在襯底210上方形成功函數(shù)層242，以使功函數(shù)層242部分地填充開口 240。沿著限定開口 24 0的柵極結(jié)構(gòu)220的側(cè)壁設(shè)置功函數(shù)層242。在所述實施例中，功函數(shù)層242設(shè)置在高k介電層224上方設(shè)置功函數(shù)層242。在一個實例中，功函數(shù)層242具有約30A至約IOOA的厚度。在一個實例中，在高k介電層上設(shè)置在高k介電層上的功函數(shù)層242具有約30A至約IOOA的厚度，并且沿著開口 240的側(cè)壁設(shè)置的功函數(shù)層242可以具有小于320A的厚度、或者具有約30入至約IOOA的厚度。功函數(shù)層242包括可以被調(diào)節(jié)成具有適當(dāng)?shù)墓瘮?shù)的材料，所述適當(dāng)?shù)墓瘮?shù)用于增強相關(guān)器件性能。例如，如果是P 型場效應(yīng)晶體管(PFET)器件，功函數(shù)層242包括一種P型功函數(shù)材料，該P型功函數(shù)材料可以被配置成具有用于PFET的柵電極的期望功函數(shù)值。另一方面，如果是η型場效應(yīng)晶體管(NFET)器件，功函數(shù)層242包括一種η型功函數(shù)材料，該η型功函數(shù)材料可以被配置成具有用于NFET的柵電極的期望功函數(shù)值。功函數(shù)層242通過以下方法形成物理氣相沉積 (PVD)、化學(xué)汽相沉積(CVD)、原子層沉積(ALD)、等離子體增強CVD(PECVD)、遠程等離子體 CVD (RPCVD)、金屬有機CVD (MOCVD)、濺射、電鍍、其他合適的方法、或它們的組合。
在圖5中，多功能潤濕/阻擋層244形成在襯底210上方，使得多功能潤濕/阻擋層244部分填充開口 240。多功能潤濕/阻擋層244設(shè)置在功函數(shù)層242上方。在一個實例中，多功能潤濕/阻擋層244具有約30Α至約IOOA的厚度。多功能潤濕/阻擋層244在加工期間作為阻擋層和潤濕層起作用。例如，多功能潤濕/阻擋層244阻止或減少金屬雜質(zhì)滲入設(shè)置在多功能潤濕/阻擋層244下面的任何介電層(如柵極結(jié)構(gòu)220的柵疊層的柵極介電層)，同時在多功能潤濕/阻擋層244和形成在多功能潤濕/阻擋層244上方的任何材料層之間提供合意的界面質(zhì)量。因此，在所述實施例中，多功能潤濕/阻擋層244阻止或減少金屬雜質(zhì)滲入高k介電層224和界面介電層222中，同時提供在多功能潤濕/阻擋層 244和形成在多功能潤濕/阻擋層244上方的柵極結(jié)構(gòu)220的柵疊層的層(如導(dǎo)電層246) 之間的最佳界面質(zhì)量。這種功能性將在下面進一步詳細描述。
在所述實施例中，多功能潤濕/阻擋層244包括氮化鈦鋁(TiAIN)。優(yōu)化TiAlN層的氮原子濃度，以使多功能潤濕/阻擋層244足以阻止或者減少金屬雜質(zhì)滲入下面的介電層(例如，高k介電層224和界面層222)，同時最低限度地影響集成電路器件200的功函數(shù)。例如，已經(jīng)觀察到，小于10%的氮原子濃度不能提供期望的“阻擋”金屬雜質(zhì)的能力，而大于50%的氮原子濃度能夠影響(或者有助于)集成電路器件200的功函數(shù)。因此，在所述實施例中，TiAlN層包括約10%至約50%的原子層濃度。在所述實施例中，TiAlN比率進一步包括增強多功能潤濕/阻擋層244與包括鋁的上面層之間的界面質(zhì)量(其可以被稱為潤濕性)的Ti Al比率。例如，TiAlN層包括約1:1至約1: 3的Ti Al比率。
調(diào)整用于形成多功能潤濕/阻擋層244(此處為TiAlN層)的工藝以實現(xiàn)多功能潤濕/阻擋層244的最佳阻擋和可潤濕性功能。在所述實施例中，采用物理氣相沉積(PVD)形成TiAlN層。調(diào)節(jié)PVD工藝的各種工藝參數(shù)，如襯底溫度、氣體類型、氣體流速、腔室壓強、DC 電源、偏置電源、工藝時間、其他合適的參數(shù)、或它們的組合，以實現(xiàn)期望的阻擋和可潤濕性功能?？蛇x地，多功能潤濕/阻擋層244通過其他工藝形成，如化學(xué)汽相沉積(CVD)、原子層沉積(ALD)、等離子體增強CVD (PECVD)、遠程等離子體CVD (RPCVD)、金屬有機CVD (MOCVD)、 濺射、電鍍、其他合適的方法、或它們的組合?？梢哉{(diào)節(jié)這些可選工藝的各種工藝參數(shù)，以實現(xiàn)多功能潤濕/阻擋層244的阻擋和可潤濕性功能。
在所述實施例中，將腔室壓強保持在約20mTorr至約40mTorr的高壓強PVD工藝沉積多功能潤濕/阻擋層244。高壓強PVD工藝可以確保多功能潤濕/阻擋層244充分地并部分填充開口 240。例如，已觀察到，小于20mTon·的腔室壓強能夠?qū)е露喙δ軡櫇?阻擋層244不充分 地覆蓋開口 240內(nèi)的功函數(shù)層242，而大于40mTorr的腔室壓強能夠?qū)е露喙δ軡櫇?阻擋層244不期望地懸在開口 240的頂部之上，這使得多功能潤濕/阻擋層 244在開口 240的頂部合并，從而在其中形成間隙。因此，高壓強PVD工藝例如對高縱橫比開口如開口 240提供足夠的覆蓋。例如，在所述實施例中，高縱橫比開口是指高度與寬度的比率大于或等于2.2 (高度/寬度彡2. 2)的開口?？蛇x地，高縱橫比開口可以通過其他的高度與寬度的比率來限定。
在圖6中，導(dǎo)電層246形成在襯底210上方,使得導(dǎo)電層246部分填充開口 240。 導(dǎo)電層246設(shè)置在多功能潤濕/阻擋層244上方。在一實例中，導(dǎo)電層246具有約300人至約1,500A的厚度。在所述實施例中，導(dǎo)電層246包括鋁?？蛇x地或者另外，導(dǎo)電層246 包括銅、鎢、金屬合金、金屬硅化物、其它導(dǎo)電材料、或它們的組合。功函數(shù)層242通過以下方法形成物理汽相沉積(PVD)、化學(xué)汽相沉積(CVD)、原子層沉積(ALD)、等離子體增強 CVD(PECVD)、遠程等離子體CVD(RPCVD)、金屬有機CVD(MOCVD)、濺射、電鍍、其他合適的方法、或它們的組合。
在圖7中，實施化學(xué)機械拋光(CMP)工藝直到達到或者暴露出介電層232。因此， CMP工藝去除在介電層232上方設(shè)置的部分的功函數(shù)層242、多功能潤濕/阻擋層244、和導(dǎo)電層246。功函數(shù)層242、多功能潤濕/阻擋層244、和導(dǎo)電層246的剩余部分聯(lián)合起來填充開口 240，使得柵極結(jié)構(gòu)220的柵疊層包括界面介電層222、高k介電層224、功函數(shù)層242、 多功能潤濕/阻擋層244、和導(dǎo)電層246。功函數(shù)層242、多功能潤濕/阻擋層244、和導(dǎo)電層246可以共同被稱為柵極結(jié)構(gòu)220的柵電極。
集成電路器件200可以包括其他部件。例如，包括金屬層和金屬層間介電(MD) 層的多層互連(MLI)可以形成在襯底210上方，如在介電層232上方，以電連接集成電路器件200的各種部件或結(jié)構(gòu)。多層互連包括縱向互連件如通孔或接觸件，以及橫向互連件如金屬線。在一實例中，MLI包括互連源極/漏極部件230和/或柵極結(jié)構(gòu)220的柵疊層的互連部件。各種互連部件包括各種導(dǎo)電材料，包括鋁、銅、鈦、鎢、它們的合金、硅化物材料、 其他合適的材料、或它們的組合。在一實例中，采用鑲嵌工藝或雙鑲嵌工藝形成銅或鋁多層互連結(jié)構(gòu)。
集成電路器件200表現(xiàn)出泄露電流減少，導(dǎo)致了器件性能改進?？梢酝ㄟ^柵極結(jié)構(gòu)220的柵疊層中的多功能潤濕/阻擋層244來實現(xiàn)這種泄露電流減少和器件性能改進。 多功能潤濕/阻擋層244能夠充分有效地阻擋金屬雜質(zhì)滲入下面的介電層，同時向上面的層提供充足夠的可潤濕性(界面質(zhì)量)。因此，多功能潤濕/阻擋層244可以替換常規(guī)集成電路器件中實施的單獨潤濕層和阻擋層。例如，常規(guī)柵疊層包括柵極介電層；設(shè)置在柵極介電層上方的功函數(shù)層；設(shè)置在功函數(shù)層上方的阻擋層，如氮化鉭(TaN)阻擋層；設(shè)置在阻擋層上方的潤濕層，如鈦(Ti)潤濕層；和設(shè)置在潤濕層上方的導(dǎo)電層，如鋁(Al)導(dǎo)電層。 TaN阻擋層提供小于期望的阻擋能力，并且已經(jīng)觀察到來自鋁導(dǎo)電層的鋁雜質(zhì)在加工期間能夠滲入柵極介電層。而且，雖然Ti潤濕層對Al導(dǎo)電層提供足夠的可潤濕性，但已經(jīng)觀察到在加工期間Ti潤濕層和Al導(dǎo)電層之間出現(xiàn)相位變換，導(dǎo)致了在加工期間部分TaN阻擋層與Ti相互作用，并且最終導(dǎo)致失去部分TaN阻擋層(換句話說，部分TaN阻擋層在加工期間被消耗了)。TaN阻擋層的部分失去進一步降低TaN阻擋層阻止鋁雜質(zhì)滲入柵極介電層的能力。在柵疊層包括鈦鋁(TiAl)潤濕層時，也可以觀察到這種相位變換和TaN阻擋層的部分失去。為了解決這些問題，本發(fā)明用多功能潤濕/阻擋層244如TiAlN多功能潤濕 /阻擋層替換常規(guī)柵疊層中的單獨TaN阻擋層和Ti潤濕層。TiAlN的阻擋能力超過TiN·和 TaN的阻擋能力(具體而言，阻擋能力為=TiAlN > TiN >> TaN)。進一步地，TiAlN向Al 導(dǎo)電層提供足夠的可潤濕性(具體而言，可潤濕性為Ti ^ TiAl > TiAlN ^ TiN >> TaN)。 因此，與包括常規(guī)TaN阻擋層/Ti潤濕層的柵疊層相比，TiAlN多功能潤濕/阻擋層提供了改進的阻擋能力和可潤濕性，從而導(dǎo)致泄露電流減少以及器件性能改進。本發(fā)明中，不同的實施例可以具有不同的優(yōu)點，并無特定優(yōu)點是任何實施例都必需的。
本發(fā)明實現(xiàn)了許多不同的實施例。在一個實例中，集成電路器件包括半導(dǎo)體襯底和設(shè)置在半導(dǎo)體襯底上方的柵疊層。柵疊層包括設(shè)置在半導(dǎo)體襯底上方的柵極介電層； 設(shè)置在柵極介電層上方的功函數(shù)層；設(shè)置在功函數(shù)層上方的多功能潤濕/阻擋層，其中多功能潤濕/阻擋層是氮化鈦鋁層；以及設(shè)置在多功能潤濕/阻擋層上方的導(dǎo)電層。柵極介電層可以包括高k介電層。柵極介電層可以包括設(shè)置在高k介電層和半導(dǎo)體襯底之間的界面介電層。氮化鈦鋁層具有阻止金屬雜質(zhì)滲入柵極介電層的氮原子濃度。例如，氮原子濃度是約10%至約50%。導(dǎo)電層可以是鋁層，以及氮化鈦鋁層可以具有優(yōu)化氮化鈦鋁層和鋁層之間的可潤濕性的鈦、鋁和氮的比率。例如，氮化鈦鋁層可以具有約1:1至約1: 3的 Ti Al比率。
在另一個實例中，一種集成電路器件包括設(shè)置在半導(dǎo)體襯底上方的柵疊層，該柵疊層包括設(shè)置在半導(dǎo)體襯底上方的高k介電層；直接設(shè)置在高k介電層上的功函數(shù)層；直接設(shè)置在功函數(shù)層上的氮化鈦鋁層；以及直接設(shè)置在氮化鈦鋁層上的鋁層。該柵疊層可以進一步包括設(shè)置在高k介電層和半導(dǎo)體襯底之間的界面介電層。氮化鈦鋁層可以具有約 10%至約50%的氮原子濃度。氮化鈦鋁層具有約1:1至約1: 3的Ti Al比率。集成電路器件可以進一步包括沿著柵疊層的側(cè)壁設(shè)置的間隔件。柵疊層可以介于設(shè)置在半導(dǎo)體襯底中的源極部件和漏極部件之間。
在又一個實例中，所述方法包括在半導(dǎo)體襯底上方形成柵極結(jié)構(gòu)，其中，該柵極結(jié)構(gòu)具有柵疊層，該柵疊層包括設(shè)置在半導(dǎo)體襯底上方的高k介電層和設(shè)置在高k介電層上方的偽柵極；從柵極結(jié)構(gòu)去除偽柵極，從而形成開口 ；以及在高k介電層上方形成功函數(shù)層，在功函數(shù)層上方形成多功能潤濕/阻擋層，以及在多功能潤濕/阻擋層上方形成導(dǎo)電層，其中，功函數(shù)層、多功能潤濕/阻擋層、和導(dǎo)電層填充所述開口，并且進一步地，其中多功能潤濕/阻擋層是氮化鈦鋁層。該方法進一步包括在半導(dǎo)體襯底中形成源極部件和漏極部件，其中，柵極結(jié)構(gòu)介于源極部件和漏極部件之間?？梢圆捎梦锢砥喑练e工藝在功函數(shù)層上方形成多功能潤濕/阻擋層?？梢哉{(diào)節(jié)物理汽相沉積工藝以使氮化鈦鋁層具有約10% 至約50%的氮原子濃度?？梢哉{(diào)節(jié)物理汽相沉積工藝以使氮化鈦鋁層具有約1:1至約 I 3的Ti Al比率。物理汽相沉積工藝可以實施約20mTorr至約40mTorr的腔室壓強。
上面論述了若干實施例的部件，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域技術(shù)人員應(yīng) 該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達到與本文所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點的工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這些等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進行多種變化、替換以及改變。
權(quán)利要求
1.一種集成電路器件，包括半導(dǎo)體襯底；以及柵疊層，被設(shè)置在所述半導(dǎo)體襯底上方，其中，所述柵疊層包括柵極介電層，被設(shè)置在所述半導(dǎo)體襯底上方；功函數(shù)層，被設(shè)置在所述柵極介電層上方；多功能潤濕/阻擋層，被設(shè)置在所述功函數(shù)層上方，其中，所述多功能潤濕/阻擋層是氮化鈦鋁層；以及導(dǎo)電層，被設(shè)置在所述多功能潤濕/阻擋層上方。
2.根據(jù)權(quán)利要求1所述的集成電路器件，其中，所述柵極介電層包括高k介電層。
3.根據(jù)權(quán)利要求2所述的集成電路器件，其中，所述柵極介電層包括界面介電層，所述界面介電層被設(shè)置在所述高k介電層和所述半導(dǎo)體襯底之間。
4.根據(jù)權(quán)利要求1所述的集成電路器件，其中，所述氮化鈦鋁層具有阻止金屬雜質(zhì)滲入所述柵極介電層的氮原子濃度。
5.一種集成電路器件，包括設(shè)置在半導(dǎo)體襯底上方的柵疊層，其中，所述柵疊層包括 高k介電層，被設(shè)置在所述半導(dǎo)體襯底上方；功函數(shù)層，被直接設(shè)置在所述高k介電層上；氮化鈦鋁層，被直接設(shè)置在所述功函數(shù)層上；以及鋁層，被直接設(shè)置在所述氮化鈦鋁層上。
6.根據(jù)權(quán)利要求5所述的集成電路器件，其中，所述氮化鈦鋁層具有約10%至約50% 的氮原子濃度。
7.根據(jù)權(quán)利要求5所述的集成電路器件，其中，所述氮化鈦鋁層具有約1:1至約1: 3的T1: Al比率。
8.一種方法，包括在半導(dǎo)體襯底上方形成柵極結(jié)構(gòu)，其中，所述柵極結(jié)構(gòu)具有柵疊層，所述柵疊層包括設(shè)置在所述半導(dǎo)體襯底上方的高k介電層和設(shè)置在所述高k介電層上方的偽柵極；從所述柵極結(jié)構(gòu)去除所述偽柵極，從而形成開口 ；以及在所述高k介電層上方形成功函數(shù)層，在所述功函數(shù)層上方形成多功能潤濕/阻擋層， 以及在所述多功能潤濕/阻擋層上方形成導(dǎo)電層，其中，所述功函數(shù)層、所述多功能潤濕/ 阻擋層和所述導(dǎo)電層填充所述開口，并且進一步地所述多功能潤濕/阻擋層是氮化鈦鋁層。
9.根據(jù)權(quán)利要求8所述的方法，其中，在所述功函數(shù)層上方形成所述多功能潤濕/阻擋層包括實施物理汽相沉積工藝。
10.根據(jù)權(quán)利要求9所述的方法，其中，所述實施物理汽相沉積工藝包括調(diào)節(jié)所述物理汽相沉積工藝以使所述氮化鈦鋁層具有約10%至約50%的氮原子濃度。
全文摘要
本發(fā)明公開了一種具有TiAlN阻擋/潤濕層的金屬柵疊層以及制造該金屬柵疊層的方法。在一實例中，集成電路器件包括半導(dǎo)體襯底和設(shè)置在半導(dǎo)體襯底上方的柵疊層。該柵疊層包括設(shè)置在半導(dǎo)體襯底上方的柵極介電層；設(shè)置在柵極介電層上方的功函數(shù)層；設(shè)置在功函數(shù)層上方的多功能潤濕/阻擋層，其中，所述多功能潤濕/阻擋層是氮化鈦鋁層；以及導(dǎo)電層設(shè)置在多功能潤濕/阻擋層上方。
文檔編號H01L29/78GK103022101SQ20121002170
公開日2013年4月3日 申請日期2012年1月30日 優(yōu)先權(quán)日2011年9月24日
發(fā)明者張簡旭珂, 吳斯安, 王英郎, 劉繼文 申請人:臺灣積體電路制造股份有限公司