專(zhuān)利名稱(chēng)：低源漏結(jié)電容的nmos開(kāi)關(guān)器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種低源漏結(jié)電容的NMOS開(kāi)關(guān)器件，其與半導(dǎo)體技術(shù)有關(guān)。
背景技術(shù)：
在深亞微米半導(dǎo)體制造技術(shù)環(huán)境下，隨著特征尺寸的逐漸減小，為減小溝道漏電流，襯底摻雜濃度就逐漸提高，同時(shí)，源漏尺寸變薄之后導(dǎo)致較高的源漏電阻，使源漏結(jié)電容增大，MOS管需要較長(zhǎng)時(shí)間來(lái)聚集電荷，影響了開(kāi)關(guān)速度。現(xiàn)有NMOS均為P阱包圍源漏區(qū)結(jié)構(gòu)，源漏區(qū)僅由有源區(qū)形成。如圖1所示，位于兩個(gè)淺槽隔離結(jié)構(gòu)(STI)202之間的P阱201完全包圍住源區(qū)203a及漏區(qū)203b，接觸孔207穿越介質(zhì)層210直接與源區(qū)203a及漏區(qū)203b做歐姆接觸將電極引出。此種結(jié)構(gòu)的NMOS器件其源漏結(jié)電容一般約為IfF/ μ m2。源漏結(jié)電容已經(jīng)成為制約開(kāi)關(guān)器件的速度和性能增長(zhǎng)的重要障礙之一。而開(kāi)關(guān)器件作為CMOS的重要應(yīng)用，源漏結(jié)電容是衡量其性能的一個(gè)關(guān)鍵指標(biāo)。尤其是在射頻(RF)領(lǐng)域，更是需要一種擁有較低源漏結(jié)電容的高速開(kāi)關(guān)器件。同時(shí)，對(duì)于目前擁有8英寸生產(chǎn)線的IC制造公司來(lái)說(shuō)，通過(guò)工藝改進(jìn)及CMOS器件設(shè)計(jì)創(chuàng)新等措施來(lái)發(fā)掘現(xiàn)有設(shè)備的生產(chǎn)潛力，提高集成電路的集成度和提高器件的性能也變得尤為重要。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種低源漏結(jié)電容的NMOS開(kāi)關(guān)器件，此外，本發(fā)明還提供所述的低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的制造工藝方法。為解決上述問(wèn)題，本發(fā)明低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的器件結(jié)構(gòu)，包含有位于P型硅襯底上的淺槽隔離結(jié)構(gòu)，其中，P型硅襯底上還有P阱及源漏區(qū)，所述P阱位于源漏區(qū)之間且與兩者側(cè)面互相接觸，柵氧化層位于P阱正上方，兩者相接觸；多晶硅柵極下方與柵氧化層接觸，并且在多晶硅柵極上淀積有金屬硅化物；多晶硅源漏位于源漏區(qū)上方并覆蓋部分靠近有源區(qū)的淺槽隔離結(jié)構(gòu)；多晶硅源漏上均覆蓋有金屬硅化物；三個(gè)接觸孔穿越介質(zhì)層并分別與多晶硅柵極及多晶硅源漏上的金屬硅化物接觸將柵極、源極、漏極引出。所述的低源漏結(jié)電容的NMOS開(kāi)關(guān)器件，其中，P阱位于柵極下方源漏之間并與源漏區(qū)側(cè)面相接觸，溝道長(zhǎng)度大于0.4 μ m。所述的低源漏結(jié)電容的NMOS開(kāi)關(guān)器件，其中，多晶硅直接長(zhǎng)在源漏區(qū)上并和源漏區(qū)接觸，多晶硅源漏還覆蓋靠近源漏區(qū)的部分淺槽隔離結(jié)構(gòu)，多晶硅源漏的厚度在500埃至1500埃之間。一種低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的制造方法，包含如下步驟:步驟1:利用淺槽隔離工藝，形成淺槽隔離結(jié)構(gòu)，對(duì)NMOS進(jìn)行源漏區(qū)以外的P阱注A ；步驟2:分別生長(zhǎng)柵氧化層和多晶硅柵極，最后生長(zhǎng)阻擋層；阻擋層或者使用氮化膜，厚度在500至1200埃；或者氮化膜和無(wú)定形硅的復(fù)合膜，其中氮化膜厚度200至500埃，無(wú)定形硅厚度為200至500埃；或者氮化膜和氮氧化硅的復(fù)合膜,其中氮化膜厚度200至500埃，氮氧化硅厚度200至500埃；步驟3:通過(guò)一道光刻，進(jìn)行柵極干法刻蝕，多晶硅刻蝕完成后，形成柵極結(jié)構(gòu)，并進(jìn)行輕摻雜漏注入工藝，注入雜質(zhì)為砷或磷，注入劑量為IXIO13 I X IO16原子每平方厘米，注入能量為20keV 150keV ；步驟4:生長(zhǎng)氧化硅薄膜，然后進(jìn)行干法刻蝕后形柵極的側(cè)墻；復(fù)合膜中氮化膜厚度為100至300埃，氧化膜厚度為200至500埃；單氧化膜的厚度為500至1200埃；步驟5:生長(zhǎng)多晶硅源漏，覆蓋整個(gè)器件表面；生長(zhǎng)的多晶硅源漏厚度為1500至2000埃；若使用BiCMOS工藝則此層多晶硅共用NPN三極管中的發(fā)射極多晶硅生長(zhǎng)；步驟6:通過(guò)一道光刻，定義CMOS器件區(qū)域的多晶硅源漏，用光刻膠擋住多晶硅柵極兩側(cè)多晶硅之外的區(qū)域；步驟7:進(jìn)行多晶硅源漏和柵極上的非晶硅阻擋層的干法刻蝕，柵極的區(qū)域停在氮化膜阻擋層上，多晶硅柵極的兩側(cè)多晶硅由于厚度較厚，會(huì)自動(dòng)保留下來(lái)，保留的厚度為500至1500埃。其余的區(qū)域由光刻膠定義保留或去除；步驟8:去除氮化膜阻擋層，然后進(jìn)行源漏區(qū)注入，注入的雜質(zhì)能量以不穿通多晶硅源漏為準(zhǔn)，接著進(jìn)行熱處理擴(kuò)散，在有源區(qū)硅中形成較淺的源漏區(qū)，源漏區(qū)深度為500至1500埃之間。步驟9:在多晶硅柵極和多晶硅源漏上形成金屬硅化物，通過(guò)傳統(tǒng)的接觸孔工藝形成接觸孔連接，形成金屬線連接， 最終器件形成。本發(fā)明低源漏結(jié)電容的NMOS開(kāi)關(guān)器件，其源漏區(qū)由多晶硅抬高引出，源漏區(qū)的面積可以做得很小，則源漏區(qū)與襯底間的寄生電容可以變得很小，源漏區(qū)下方?jīng)]有P阱注入，且多晶硅源漏上淀積有金屬硅化物，源漏的深度可以做得較淺，源漏結(jié)電容會(huì)下降50%左右。本低源漏結(jié)電容的NMOS開(kāi)關(guān)器件可以利用目前8英寸硅片生產(chǎn)線上的130內(nèi)米技術(shù)，生產(chǎn)出性能和尺寸相當(dāng)于90內(nèi)米技術(shù)的CMOS器件，可廣泛應(yīng)用于RF領(lǐng)域。


圖1是現(xiàn)有的NMOS器件的結(jié)構(gòu)剖面圖；圖2是NMOS器件P阱區(qū)及STI形成后的結(jié)構(gòu)剖面圖；圖3是柵氧化層和多晶硅柵極以及阻擋層形成后的器件剖面圖；圖4是一次光刻之后的器件剖面圖；圖5是柵極側(cè)墻形成后的器件剖面圖；圖6是多晶硅源漏生長(zhǎng)完成后的器件剖面圖；圖7是多晶硅源漏刻蝕前光刻定義剖面圖；圖8是多晶硅源漏刻蝕之后的器件剖面圖；圖9是去除柵極上阻擋層及源漏區(qū)注入后的器件剖面圖；圖10是器件最終形成的剖面圖。附圖標(biāo)記說(shuō)明201是P阱202是淺槽隔離結(jié)構(gòu)STI203a是源區(qū)203b是漏區(qū)
207是接觸孔210是介質(zhì)層11是P型襯底I是P阱2是淺槽隔離結(jié)構(gòu)STI3是柵氧化層4是柵極側(cè)墻5是多晶硅柵極6是金屬硅化物7是接觸孔15a是源區(qū)15b是漏區(qū)13a是多晶硅源13b是多晶硅漏16a是源擴(kuò)散區(qū)(LDD)16b是漏擴(kuò)散區(qū)(LDD)14是金屬連線21是氮化膜阻擋層22是無(wú)定形娃阻擋層10是介質(zhì)層d是多晶硅源漏厚度
具體實(shí)施例方式本發(fā)明低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的具體制造工藝方法配合

如下:首先請(qǐng)參閱圖10，這是本發(fā)明低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的最終形成剖面圖。圖中，P型硅襯底11上包含有淺槽隔離結(jié)構(gòu)2，P型硅襯底11上還有P阱I及源區(qū)15a及漏區(qū)15b，P阱I位于源區(qū)15a和漏區(qū)15b之間且與兩者側(cè)面互相接觸，柵氧化層3位于P阱正上方，兩者相接觸；多晶硅柵極5下方與柵氧化層3相接觸，并且在多晶硅柵極5上覆蓋有金屬娃化物6 ;多晶娃源13a及多晶娃漏13b分別位于源區(qū)15a、漏區(qū)15b上方并覆蓋部分靠近源區(qū)15a、漏區(qū)15b的淺槽隔離結(jié)構(gòu)2 ;多晶硅源13a及多晶硅漏13b上均覆蓋有金屬硅化物6 ;硅片表面有介質(zhì)層10，接觸孔7穿越介質(zhì)層10并分別與覆蓋在多晶硅柵極5及多晶硅源13a、多晶硅漏13b上的金屬硅化物6接觸以將柵極、源極、漏極引出；三個(gè)接觸孔7上為金屬連線14。本NMOS器件其源漏區(qū)下方?jīng)]有P阱I注入(溝道長(zhǎng)度需大于0.4 μ m)，有效降低了源漏結(jié)電容，多晶硅源漏也大幅降低了源漏間的寄生電容。本發(fā)明本發(fā)明低源漏結(jié)電容的NMOS開(kāi)關(guān)器件，其制造工藝方法包含如下步驟:第I步:請(qǐng)參閱圖2，選用P型襯底11，利用淺槽隔離工藝，形成淺槽隔離結(jié)構(gòu)2，對(duì)NMOS進(jìn)行P阱I注入；第2步:請(qǐng)參閱圖3，分別生長(zhǎng)柵氧化層3和多晶硅柵極5，最后生長(zhǎng)阻擋層21及
22。柵氧化層3的厚度為20至100埃，多晶硅柵極5厚度為1500至2000埃。另外，生成阻擋層或者使用氮化膜，厚度在500至1200埃；或者氮化膜和無(wú)定形硅的復(fù)合膜，其中氮化膜厚度200至500埃，無(wú)定形硅厚度為200至500埃；或者氮化膜和氮氧化硅的復(fù)合膜，其中氮化膜厚度200至500埃，氮氧化硅厚度200至500埃。本實(shí)施例中采用的阻擋層為氮化膜和無(wú)定型硅的復(fù)合層，圖中21為氮化膜阻擋層，22為無(wú)定形硅阻擋層；第3步:請(qǐng)參閱圖4，通過(guò)一道光刻，進(jìn)行柵極干法刻蝕，將除柵極區(qū)以外的無(wú)定形硅層22、氮化膜層21、多晶硅柵極層5以及柵氧化層3去除。復(fù)合多晶硅刻蝕完成后，形成柵極結(jié)構(gòu)；并進(jìn)行輕摻雜漏工藝(LDD)形成源擴(kuò)散區(qū)16a及漏擴(kuò)散區(qū)16b，注入雜質(zhì)為砷或磷，注入劑量為I X IO13 I X IO16原子每平方厘米，注入能量為20keV 150keV ；

第4步:請(qǐng)參閱圖5，這是干法刻蝕形成柵極側(cè)墻4后的器件剖面圖。此步先生長(zhǎng)氧化硅薄膜，然后進(jìn)行干法刻蝕后形柵極的側(cè)墻4。若使用復(fù)合膜，其氮化膜厚度為100至300埃，氧化膜厚度為200至500埃；使用單氧化膜則其厚度為500至1200埃；第5步:請(qǐng)參閱圖6，這是生長(zhǎng)多晶硅源漏13覆蓋整個(gè)器件表面后的剖面圖；生長(zhǎng)的多晶硅源漏13厚度為1500至2000埃；若使用BiCMOS工藝則此層多晶硅可以共用NPN三極管中的發(fā)射極多晶硅生長(zhǎng)；第6步:請(qǐng)參閱圖7，通過(guò)一道光刻，定義NMOS器件區(qū)域的多晶硅源漏，也就是將在圖8中形成所示的多晶硅源13a、多晶硅漏13b。由于柵極側(cè)墻4的存在，在多晶硅柵極5的兩側(cè)的多晶娃較厚，用光刻膠擋住多晶娃柵極5兩側(cè)多晶娃源13a、多晶娃漏13b之外的區(qū)域；第7步:請(qǐng)參閱圖8，進(jìn)行多晶硅源13a、多晶硅漏13b和柵極上的無(wú)定形硅阻擋層22的干法刻蝕，柵極的區(qū)域停在氮化膜阻擋層21上，多晶硅柵極5的兩側(cè)多晶硅源13a、多晶硅漏13b由于厚度較厚，會(huì)自動(dòng)保留下來(lái)，保留的厚度d為500至1500埃。其余的區(qū)域由光刻膠定義保留或去除；另外，此處需要特別說(shuō)明的是，圖8中，多晶硅源13a、多晶硅漏13b靠近柵極側(cè)墻4的部位會(huì)形成一個(gè)溝槽形狀的凹陷，這是該工藝下自然形成的臺(tái)階形狀。因?yàn)閳D7中的光刻膠會(huì)擋住下方的多晶硅，也就是將成為多晶硅源13a、多晶硅漏13b，而不被光刻膠擋住的部分會(huì)被刻蝕掉一些，光刻膠遠(yuǎn)離柵極側(cè)墻4的外側(cè)的多晶硅要全部刻掉，而光刻膠內(nèi)側(cè)的由于原來(lái)厚度比外側(cè)的厚所以會(huì)留下來(lái)一些，因此形成臺(tái)階狀。如果使用其他工藝或者技術(shù)方法使得多晶硅源13a、多晶硅漏13b的上表面臺(tái)階變小甚至平坦也符合本發(fā)明的思想。此步驟中多晶硅源13a、多晶硅漏13b上表面是否平坦并不影響器件的性能。第8步:請(qǐng)參閱圖9，去除氮化膜阻擋層21，然后進(jìn)行源漏注入，注入的雜質(zhì)能量以不穿通多晶硅源13a、多晶硅漏13b為準(zhǔn)，接著進(jìn)行熱處理擴(kuò)散，在有源區(qū)硅中分別形成源區(qū)15a、漏區(qū)15b，源區(qū)15a、漏區(qū)15b深度為500至1500埃之間；第9步:請(qǐng)參閱圖10，在多晶硅柵極5和多晶硅源13a、多晶硅漏13b上形成金屬硅化物6，通過(guò)傳統(tǒng)的接觸孔工藝形成接觸孔7連接，表面形成金屬連接線14分別將柵極、源極、漏極引出，最終器件形成。本發(fā)明的低源漏結(jié)電容的NMOS開(kāi)關(guān)器件，使用了創(chuàng)新的多晶硅源漏工藝，源漏區(qū)下方?jīng)]有P阱注入，有效降低了源漏結(jié)電容，使用現(xiàn)有的8英寸硅片產(chǎn)線上的130納米工藝就能生產(chǎn)出性能和尺寸相當(dāng)于90納米技術(shù)的器件，提高了器件開(kāi)關(guān)速度，更能適用于RF領(lǐng)域。
權(quán)利要求
1.一種低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的器件結(jié)構(gòu)，包含有位于P型硅襯底上的淺槽隔離結(jié)構(gòu)，其特征在于:p型硅襯底上還有P阱及源漏區(qū)，柵氧化層位于P阱正上方，兩者相接觸；多晶硅柵極下方與柵氧化層接觸，并且在多晶硅柵極上覆蓋有金屬硅化物；多晶硅源漏位于源漏區(qū)上方并覆蓋部分靠近源漏區(qū)的淺槽隔離結(jié)構(gòu)；多晶硅源漏上均覆蓋有金屬硅化物；三個(gè)接觸孔穿越介質(zhì)層并分別與多晶硅柵極及多晶硅源漏上的金屬硅化物接觸將柵極、源極、漏極引出。
2.如權(quán)利要求1所述的低源漏結(jié)電容的NMOS開(kāi)關(guān)器件，其特征在于:P阱位于柵氧化層下方源漏之間并與源漏區(qū)側(cè)面相接觸，溝道的長(zhǎng)度大于0.4μπι。
3.如權(quán)利要求1所述的低源漏結(jié)電容的NMOS開(kāi)關(guān)器件，其特征在于:多晶硅直接長(zhǎng)在源漏區(qū)上與源漏區(qū)接觸，多晶硅源漏還覆蓋靠近源漏區(qū)的部分淺槽隔離區(qū)，多晶硅源漏的厚度在500埃至1500埃之間。
4.一種低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的制造方法，其特征在于:包含如下步驟: 步驟1:利用淺槽隔離工藝，形成淺槽隔離結(jié)構(gòu)，對(duì)NMOS進(jìn)行源漏區(qū)以外的P阱注入； 步驟2:分別生長(zhǎng)柵氧化層和多晶硅柵極，最后生長(zhǎng)阻擋層； 步驟3:通過(guò)一道光刻，進(jìn)行柵極干法刻蝕，多晶硅刻蝕完成后，形成柵極結(jié)構(gòu)，并進(jìn)行輕摻雜漏注入工藝； 步驟4:生長(zhǎng)氧化硅薄膜，然后進(jìn)行干法刻蝕形成柵極的側(cè)墻； 步驟5:生長(zhǎng)多晶硅源漏，覆蓋整個(gè)器件表面； 步驟6:通過(guò)一道光刻，定義NMOS器件區(qū)域的多晶硅源漏，用光刻膠擋住多晶硅柵極兩側(cè)多晶硅之外的區(qū)域； 步驟7:進(jìn)行多晶硅源漏和柵極上的無(wú)定形硅阻擋層的干法刻蝕，柵極的區(qū)域停在氮化膜阻擋層上，多晶硅柵極的兩側(cè)多晶硅由于厚度較厚，會(huì)自動(dòng)保留下來(lái)，其余的區(qū)域由光刻膠定義保留或去除； 步驟8:去除氮化膜阻擋層，然后進(jìn)行源漏區(qū)注入，注入的雜質(zhì)能量以不穿通多晶硅源漏為準(zhǔn)，接著進(jìn)行熱處理擴(kuò)散，在有源區(qū)硅中形成源漏區(qū)； 步驟9:在多晶硅柵極和多晶硅源漏上形成金屬硅化物，通過(guò)傳統(tǒng)的接觸孔工藝形成接觸孔連接，形成金屬線連接，最終器件形成。
5.如權(quán)利要求4所述的低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的制造方法，其特征在于:所述步驟2中阻擋層或者使用氮化膜，厚度在500至1200埃；或者氮化膜和無(wú)定形硅的復(fù)合膜，其中氮化膜厚度200至500埃，無(wú)定形硅厚度為200至500埃；或者氮化膜和氮氧化硅的復(fù)合膜，其中氮化膜厚度200至500埃，氮氧化硅厚度200至500埃。
6.如權(quán)利要求4所述的低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的制造方法，其特征在于:所述步驟3中輕摻雜漏注入雜質(zhì)為砷或磷，注入劑量為I X IO13 I X IO16原子每平方厘米，注入能量為20keV 150keV。
7.如權(quán)利要求4所述的低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的制造方法，其特征在于:所述步驟4復(fù)合膜中氮化膜厚度為100至300埃，氧化膜厚度為200至500埃；單氧化膜的厚度為500至1200埃。
8.如權(quán)利要求4所述的低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的制造方法，其特征在于:所述步驟5成長(zhǎng)的多晶硅源漏厚度為1500至2000埃；使用BiCMOS工藝則此層多晶硅共用NPN三極管中的發(fā)射極多晶硅生長(zhǎng)。
9.如權(quán)利要求4所述的低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的制造方法，其特征在于:所述步驟7中干法刻蝕多晶硅柵極的兩側(cè)多晶硅保留的厚度為500至1500埃。
10.如權(quán)利要求4所述的低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的制造方法，其特征在于:所述步驟8中源漏區(qū)注入形成 的源漏結(jié)深為500至1500埃之間。
全文摘要
本發(fā)明公開(kāi)了一種低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的結(jié)構(gòu)，其包含有位于P型襯底上的淺槽隔離結(jié)構(gòu)，隔離結(jié)構(gòu)之間為源漏區(qū)及P阱。所述P阱位于源漏之間與源漏區(qū)側(cè)面相接觸；P阱上方是依次覆蓋柵氧化層及多晶硅柵極；多晶硅源漏與多晶硅柵極上均覆蓋有金屬硅化物；接觸孔穿越介質(zhì)層與金屬硅化物接觸分別將柵、源、漏極引出。本發(fā)明還公開(kāi)了所述低源漏結(jié)電容的NMOS開(kāi)關(guān)器件的制造方法。本發(fā)明所述的NMOS器件改變了P阱注入?yún)^(qū)域，并使用多晶硅源漏工藝，有效降低了源漏結(jié)電容，提高了NMOS開(kāi)關(guān)器件的開(kāi)關(guān)速度。
文檔編號(hào)H01L29/417GK103208512SQ20121001361
公開(kāi)日2013年7月17日 申請(qǐng)日期2012年1月17日 優(yōu)先權(quán)日2012年1月17日
發(fā)明者段文婷, 劉冬華, 錢(qián)文生, 胡君, 石晶 申請(qǐng)人:上海華虹Nec電子有限公司