專利名稱：超細(xì)間距焊盤的疊層倒裝芯片封裝結(jié)構(gòu)及底填充制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種疊層倒裝芯片封裝結(jié)構(gòu)及制造方法，尤其涉及一種超細(xì)間距焊盤的疊層倒裝芯片小尺寸薄型封裝結(jié)構(gòu)及其采用底部填充膠的制造方法。
背景技術(shù)：
如圖I所示，傳統(tǒng)的包含兩層倒裝芯片的疊層封裝結(jié)構(gòu)中，芯片焊盤與基板焊盤之間的互連通常是第二芯片2 (位置靠上、距離基板遠(yuǎn)的芯片)通過較大的球狀焊料凸點(diǎn)與基板100焊盤連接，第一芯片I (位置靠下的芯片)通過較小的球狀焊料凸點(diǎn)與基板焊盤連接。為了克服傳統(tǒng)的兩層倒裝芯片的疊層封裝結(jié)構(gòu)中，焊料凸點(diǎn)無法適用于超細(xì)間距焊盤的問題，近年來出現(xiàn)了導(dǎo)電柱互連結(jié)構(gòu)，可以在第一芯片I上使用該導(dǎo)電柱互連結(jié)構(gòu)， 或者第一芯片I和第二芯片2同時使用導(dǎo)電柱互連結(jié)構(gòu)。如果僅僅將這種新型的導(dǎo)電柱互連使用在第一芯片I上，而第二芯片2仍然使用球狀焊料凸點(diǎn)互連時，無法應(yīng)用于小于150um的超細(xì)間距焊盤。如果在將導(dǎo)電柱互連同時使用在第一芯片I和第二芯片2上時，存在諸多問題。由于現(xiàn)有技術(shù)一般只能做到約70um高度的導(dǎo)電柱，減去芯片表面保護(hù)絕緣層以及基板表面絕緣層的厚度之后，芯片與基板之間的間隙d將小于50um(參見圖3)。但同時第一芯片I 的背面與第二芯片2的表面之間至少需要保留IOum的空間(d2)以供連接或者底部填充膠的填充?，F(xiàn)有的可以實(shí)現(xiàn)量產(chǎn)的芯片減薄技術(shù)一般最薄為30um厚度，因此下層芯片I的厚度Tc最少也有30um，導(dǎo)致下層芯片I與基板100之間的間隙dl只剩下不到lOum。這種結(jié)構(gòu)目前難以實(shí)現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種超細(xì)間距焊盤的倒裝芯片疊層封裝結(jié)構(gòu)，可同時滿足上下疊層倒裝芯片的超細(xì)間距焊盤的要求。為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的實(shí)施例，提供了一種疊層倒裝芯片封裝結(jié)構(gòu)， 其中，所述疊層倒裝芯片封裝結(jié)構(gòu)包括基板，基板上設(shè)置有多個焊盤；上下堆疊的多個芯片，每個芯片上均設(shè)置有焊盤；多個導(dǎo)電柱，設(shè)置在芯片的焊盤與基板之間，基板焊盤與芯片焊盤之間通過所述多個導(dǎo)電柱進(jìn)行電連接，所述多個導(dǎo)電柱中的一部分上下堆疊在一起，最上層的芯片通過多層導(dǎo)電柱與基板電連接；底部填充材料，填充在各個芯片之間的間隙中。芯片焊盤上設(shè)置的導(dǎo)電柱的層數(shù)大于等于位于該芯片下方的芯片焊盤上設(shè)置的導(dǎo)電柱的層數(shù)。最下層的芯片通過一層導(dǎo)電柱與基板電連接。各層芯片均包含有間距小于150um的焊盤。所述多個導(dǎo)電柱包括第一導(dǎo)電柱、第二導(dǎo)電柱和第三導(dǎo)電柱，第二導(dǎo)電柱堆疊在第一導(dǎo)電柱上方，第三導(dǎo)電柱設(shè)置在最下層的芯片上。第一導(dǎo)電柱和第二導(dǎo)電柱之間、以及第一導(dǎo)電柱和第三導(dǎo)電柱與基板焊盤之間通過焊料連接，焊料包括第一焊料、第二焊料和第三焊料?；搴副P通過第一焊料與第一導(dǎo)電柱的一端連接，基板焊盤通過第三焊料與第三導(dǎo)電柱一端連接，第一導(dǎo)電柱與第二導(dǎo)電柱之間通過第二焊料連接。第一焊料的熔點(diǎn)比第二焊料和第三焊料的熔點(diǎn)高50°C以上。第一焊料和第二焊料以及第三焊料的材料均為無鉛焊料。在該封裝結(jié)構(gòu)的用于各層導(dǎo)電柱之間連接以及用于導(dǎo)電柱與基板焊盤連接的所有焊料中，在與各層芯片直接連接的導(dǎo)電柱下端所設(shè)的焊料的熔點(diǎn)是最低的。底部填充材料還填充在芯片與基板之間的間隙中，并包覆了各層焊料和導(dǎo)電柱。第一導(dǎo)電柱和第二導(dǎo)電柱以及第三導(dǎo)電柱的材料都為銅。芯片的焊盤與一部分導(dǎo)電柱之間設(shè)有UBM層。根據(jù)本發(fā)明的另一方面，還提供了一種制造如上所述的疊層倒裝芯片封裝結(jié)構(gòu)的方法，其中，所述方法包括將預(yù)置有第一導(dǎo)電柱的載體通過回流焊連接到基板上后，分離第一導(dǎo)電柱與載體，使第一導(dǎo)電柱通過第一焊料連接保留在基板焊盤上，將預(yù)置有第三導(dǎo)電柱的第一芯片貼裝到基板上對應(yīng)焊盤上，將預(yù)置有第二導(dǎo)電柱的第二芯片貼裝到基板上對應(yīng)的第一導(dǎo)電柱上，再次回流焊后使芯片與基板形成互連，然后用底部填充材料填充到芯片與芯片之間的間隙以及芯片與基板之間的間隙中。 其中，在載體的表面設(shè)置保護(hù)層，在分離第一導(dǎo)電柱與載體之前，第一導(dǎo)電柱鍍在載體的保護(hù)層上。其中，第一導(dǎo)電柱與第一焊料之間的結(jié)合力以及第一焊料與基板焊盤之間的結(jié)合力大于第一導(dǎo)電柱與載體的保護(hù)層之間的結(jié)合力。使用根據(jù)本發(fā)明的實(shí)施例的超細(xì)間距焊盤的倒裝芯片疊層封裝結(jié)構(gòu)，可同時滿足上下疊層倒裝芯片的超細(xì)間距焊盤的要求。


通過下面結(jié)合示例性地示出一例的附圖進(jìn)行的描述，本發(fā)明的上述和其他目的和特點(diǎn)將會變得更加清楚，其中圖I為傳統(tǒng)的兩層芯片均使用球狀焊料凸點(diǎn)的倒裝芯片結(jié)構(gòu)示意圖；圖2為上層的第二芯片使用球狀焊料凸點(diǎn)，下層的第一芯片使用導(dǎo)電柱結(jié)構(gòu)示意圖；圖3為上下兩層芯片均使用單層導(dǎo)電柱的結(jié)構(gòu)示意圖；圖4為根據(jù)本發(fā)明的實(shí)施例的疊層封裝結(jié)構(gòu)的示意圖；圖5為將預(yù)置了第一導(dǎo)電柱的載體貼裝到基板上的示意圖；圖6為預(yù)置了第一導(dǎo)電柱的載體與基板在第一次回流后形成連接的示意圖；圖7為將載體與第一導(dǎo)電柱分離的示意圖，其中，第一導(dǎo)電柱留在基板焊盤上；圖8為將載體與第一導(dǎo)電柱分離后,基板一側(cè)的第一導(dǎo)電柱頂部的不意圖；圖9為將載體與第一導(dǎo)電柱分離后,載體一側(cè)的不意圖；圖10為將第一芯片貼裝到帶有第一導(dǎo)電柱的基板上的的對應(yīng)焊盤位置上的示意
圖11為將第二芯片貼裝到基板上對應(yīng)的第一導(dǎo)電柱位置上的示意圖；圖12為第二次回流后形成的第一芯片與基板以及第二芯片與基板的互連示意圖；圖13為將底部填充膠填充到第二芯片，第一芯片以及基板之間的間隙的示意圖。
具體實(shí)施例方式可在本發(fā)明中使用諸如“在...下方”、“下層”、“在...上方”、“上層”等空間關(guān)系術(shù)語來容易地描述圖中所示的一個元件或特征與其他元件或特征的關(guān)系。應(yīng)當(dāng)理解，除了附圖中描述的方位以外，空間關(guān)系術(shù)語還意圖包括裝置在使用或操作中的不同方位。例如， 如果附圖中的裝置翻轉(zhuǎn)，則被描述為在其他元件或特征“下方”或“之下”的元件的方位隨后將被定位在其他元件或特征的“上方”。因此，示例性術(shù)語“在...下方”可以包括“在...上方”和“在...下方”兩種方位。裝置可以位于另外的方位(旋轉(zhuǎn)90度或者在其他方位)， 進(jìn)而這里使用的空間關(guān)系描述符應(yīng)該被相應(yīng)地解釋。以下，參照附圖來詳細(xì)說明本發(fā)明的實(shí)施例。圖4為根據(jù)本發(fā)明的實(shí)施例的疊層封裝結(jié)構(gòu)示意圖。如圖4所示，根據(jù)本發(fā)明的實(shí)施例的疊層封裝結(jié)構(gòu)包括基板100，基板100上設(shè)置有多個焊盤；上下堆疊的兩個芯片 1、2(不限于兩個，根據(jù)本發(fā)明的封裝結(jié)構(gòu)可以具有上、下堆疊的三個以上的芯片，從下到上可以依次稱為第一芯片、第二芯片、第三芯片等)，第一芯片I和第二芯片2上均設(shè)置有多個焊盤；導(dǎo)電柱，設(shè)置在第一芯片I與基板100之間以及第二芯片2與基板100之間，基板焊盤與芯片焊盤之間通過所述導(dǎo)電柱進(jìn)行電連接。進(jìn)一步，根據(jù)本發(fā)明的一個實(shí)施例，第一芯片I比第二芯片2更靠近基板100(也可將第一芯片I描述為在第二芯片2的下方)，第一芯片I與基板100之間僅設(shè)置有一層第三導(dǎo)電柱5,而第二芯片2的下方可設(shè)置有兩層導(dǎo)電柱,分別為第一導(dǎo)電柱3和第二導(dǎo)電柱 4。如果該疊層封裝結(jié)構(gòu)包括更多的芯片，位置越靠上方的芯片可通過更多層的導(dǎo)電柱與基板連接。根據(jù)本發(fā)明的實(shí)施例，至少最上層的芯片通過多層導(dǎo)電柱與基板電連接。任一層芯片的焊盤上設(shè)置的導(dǎo)電柱的層數(shù)大于等于位于該層芯片下方的芯片設(shè)置的導(dǎo)電柱的層數(shù)。導(dǎo)電柱截面形狀可以為方形或者圓形，并無特別要求。第一芯片1與第二芯片2均包含有間距小于150um的超細(xì)間距焊盤。基板焊盤通過第一焊料6與第一導(dǎo)電柱3 —端連接，第一導(dǎo)電柱3另一端通過第二焊料7與第二導(dǎo)電柱4連接，第二導(dǎo)電柱4另一端與第二芯片2的焊盤連接?；搴副P通過第三焊料8與第三導(dǎo)電柱5 —端連接，第三導(dǎo)電柱5另一端與第一芯片I的焊盤連接。底部填充材料12填充到了芯片與基板100之間的間隙中，并包覆了第一焊料6，第一導(dǎo)電柱3，第二焊料7，第二導(dǎo)電柱4，第三焊料8，第三導(dǎo)電柱5。另外，在基板的底部表面可以分布有焊球，以與其他元器件電連接。第一導(dǎo)電柱材料3和第二導(dǎo)電柱4以及第三導(dǎo)電柱5的材料都可為Cu。
第一和第二以及第三焊料材料都可為無鉛(即，鉛含量必須減少到低于IOOOppm 的水平)。第二芯片2和/或第一芯片I的焊盤與部分導(dǎo)電柱之間有UBM層10 (凸點(diǎn)底層金屬層,under bump metal) oUBM層可以保證凸緣與焊盤的粘貼性并防止金屬間的相互擴(kuò)散。第一焊料6的熔點(diǎn)可以比第二焊料4和第三焊料8的熔點(diǎn)高50°C或更多。圖5-圖13示出了根據(jù)本發(fā)明的實(shí)施例的超細(xì)間距焊盤的倒裝芯片疊層封裝結(jié)構(gòu)的制造方法。圖5為將預(yù)置了第一導(dǎo)電柱的載體貼裝到基板上的示意圖；圖6為預(yù)置了第一導(dǎo)電柱的載體與基板在第一次回流后形成連接的示意圖；圖7為將載體與第一導(dǎo)電柱分離的示意圖，其中，第一導(dǎo)電柱留在基板焊盤上。如圖5所示，將預(yù)置有第一導(dǎo)電柱3和第一焊料6的導(dǎo)電柱載體9貼裝到基板上。 現(xiàn)有成熟的倒裝芯片凸點(diǎn)制作工藝可以實(shí)現(xiàn)在載體9上逐次鍍上導(dǎo)電柱和焊料，具體地說，在載體9的表面預(yù)先設(shè)置不與金屬產(chǎn)生冶金結(jié)合的保護(hù)層，如涂敷聚酰亞胺等高分子涂層后，再進(jìn)行倒裝芯片凸點(diǎn)制作工藝，可以使第一導(dǎo)電柱3與載體9的保護(hù)層之間維持極低結(jié)合力。再通過回流焊等工藝形成第一焊料6與第一導(dǎo)電柱3之間的牢固的冶金結(jié)合。接著，如圖6所示，再次進(jìn)行回流后，使帶有第一導(dǎo)電柱3和第一焊料6的載體9 與基板100形成焊料連接。如圖7所示，分離載體9與第一導(dǎo)電柱3。具體地說，經(jīng)過回流焊工藝后，第一導(dǎo)電柱3與第一焊料6之間，以及第一焊料6與基板焊盤之間，都形成了牢固的冶金結(jié)合，它們之間的結(jié)合力遠(yuǎn)遠(yuǎn)大于第一導(dǎo)電柱3與載體9的保護(hù)層之間的結(jié)合力，這樣就很容易實(shí)現(xiàn)第一導(dǎo)電柱3與載體9之間的分離，使得第一導(dǎo)電柱3保留在基板焊盤上。圖8為將載體與第一導(dǎo)電柱3分離后，基板一側(cè)的第一導(dǎo)電柱3頂部的示意圖，圖9為將載體9與第一導(dǎo)電柱3分離后，載體9 一側(cè)的不意圖。圖8和圖9僅是一個不例,第一導(dǎo)電柱3的分布并不限于圖8和圖9示出的形狀。圖10為將第一芯片貼裝到帶有第一導(dǎo)電柱的基板上的的對應(yīng)焊盤位置上的示意圖；圖11為將第二芯片貼裝到基板上對應(yīng)的第一導(dǎo)電柱位置上的示意圖；圖12為第二次回流后形成的第一芯片與基板以及第二芯片與基板的互連示意圖；圖13為將底部填充膠填充到第二芯片，第一芯片以及基板之間的間隙的示意圖。如圖10-13所示，將預(yù)置了第三導(dǎo)電柱5的第一芯片I貼裝到帶有第一導(dǎo)電柱3的基板上。然后將預(yù)置了第二導(dǎo)電柱4的第二芯片2貼裝到帶有第一導(dǎo)電柱3的基板上，貼裝過程應(yīng)該注意對齊導(dǎo)電柱。經(jīng)回流焊后，芯片I、芯片2的焊盤與基板的焊盤形成互連。為了避免第一焊料6在該回流焊的過程中融化導(dǎo)致第一導(dǎo)電柱3歪斜而不能與第二導(dǎo)電柱4對齊，可能需要使第一焊料6的熔點(diǎn)比第二焊料4和第三焊料8的熔點(diǎn)高50°C 或更多。最后用底部填充材料填充到了各個芯片之間的間隙中，還填充到了芯片與基板之間的間隙中，并包覆第一焊料6，第一導(dǎo)電柱3，第二焊料7，第二導(dǎo)電柱4，第三焊料8，第三導(dǎo)電柱5，從而最終成型。如果需要制作三層或者更多層芯片的疊層封裝結(jié)構(gòu)，則在基板上需要疊置多層的導(dǎo)電柱，然后依次放置第一芯片、第二芯片、第三芯片、第四芯片，依此類推，最后填充底部填充料。這其中要經(jīng)歷多道回流工藝，根據(jù)前面所述的原因知道，在與各層芯片直接連接的導(dǎo)電柱上所設(shè)的焊料的熔點(diǎn)在所有焊料中是最低的，因為它們處于最后的回流工序中。另外，在基板的底部表面可以分布有焊球，以與其他元器件電連接。雖然上面已經(jīng)詳細(xì)描述了本發(fā)明的示例性實(shí)施例，但本發(fā)明所屬技術(shù)領(lǐng)域中具有公知常識者在不脫離本實(shí)用新型的精神和范圍內(nèi)，可對本發(fā)明的實(shí)施例做出各種的修改、 潤飾和變型。但是應(yīng)當(dāng)理解，在本領(lǐng)域技術(shù)人員看來，這些修改、潤飾和變型仍將落入權(quán)利要求所限定的本發(fā)明的示例性實(shí)施例的精神和范圍內(nèi)。最后，除非這里指出或者另外與上下文明顯矛盾，否則這里描述的所有方法的步驟可以以任意合適的順序執(zhí)行。
權(quán)利要求
1.一種疊層倒裝芯片封裝結(jié)構(gòu)，其中，所述疊層倒裝芯片封裝結(jié)構(gòu)包括基板，基板上設(shè)置有多個焊盤；上下堆疊的多個芯片，每個芯片上均設(shè)置有焊盤；多個導(dǎo)電柱，設(shè)置在芯片的焊盤與基板之間，基板焊盤與芯片焊盤之間通過所述多個導(dǎo)電柱進(jìn)行電連接，所述多個導(dǎo)電柱中的一部分上下堆疊在一起，最上層的芯片通過多層導(dǎo)電柱與基板電連接；底部填充材料，填充在各個芯片之間的間隙中。
2.根據(jù)權(quán)利要求I所述的疊層倒裝芯片封裝結(jié)構(gòu)，其中，芯片焊盤上設(shè)置的導(dǎo)電柱的層數(shù)大于等于位于該芯片下方的芯片焊盤上設(shè)置的導(dǎo)電柱的層數(shù)。
3.根據(jù)權(quán)利要求I或2所述的疊層倒裝芯片封裝結(jié)構(gòu)，其中，最下層的芯片通過一層導(dǎo)電柱與基板電連接。
4.根據(jù)權(quán)利要求I或2所述的疊層倒裝芯片封裝結(jié)構(gòu)，其中，各層芯片均包含有間距小于150um的焊盤。
5.根據(jù)權(quán)利要求I或2所述的疊層倒裝芯片封裝結(jié)構(gòu)，所述多個導(dǎo)電柱包括第一導(dǎo)電柱、第二導(dǎo)電柱和第三導(dǎo)電柱，第二導(dǎo)電柱堆疊在第一導(dǎo)電柱上方，第三導(dǎo)電柱設(shè)置在最下層的芯片上。
6.根據(jù)權(quán)利要求5所述的疊層倒裝芯片封裝結(jié)構(gòu)，其中，第一導(dǎo)電柱和第二導(dǎo)電柱之間、以及第一導(dǎo)電柱和第三導(dǎo)電柱與基板焊盤之間通過焊料連接，焊料包括第一焊料、第二焊料和第三焊料。
7.根據(jù)權(quán)利要求6所述的疊層倒裝芯片封裝結(jié)構(gòu)，其中，基板焊盤通過第一焊料與第一導(dǎo)電柱的一端連接，基板焊盤通過第三焊料與第三導(dǎo)電柱一端連接，第一導(dǎo)電柱與第二導(dǎo)電柱之間通過第二焊料連接。
8.根據(jù)權(quán)利要求6或7所述的疊層倒裝芯片封裝結(jié)構(gòu)，其中，第一焊料的熔點(diǎn)比第二焊料和第三焊料的熔點(diǎn)高50°C以上。
9.根據(jù)權(quán)利要求6或7所述的疊層倒裝芯片封裝結(jié)構(gòu)，其中，第一焊料和第二焊料以及第三焊料的材料均為無鉛焊料。
10.根據(jù)權(quán)利要求I或2所述的疊層倒裝芯片封裝結(jié)構(gòu)，其中，在該封裝結(jié)構(gòu)的用于各層導(dǎo)電柱之間連接以及用于導(dǎo)電柱與基板焊盤連接的所有焊料中，在與各層芯片直接連接的導(dǎo)電柱下端所設(shè)的焊料的熔點(diǎn)是最低的。
11.根據(jù)權(quán)利要求I或2所述的疊層倒裝芯片封裝結(jié)構(gòu)，其中，底部填充材料還填充在芯片與基板之間的間隙中，并包覆了各層焊料和導(dǎo)電柱。
12.根據(jù)權(quán)利要求I或2所述的疊層倒裝芯片封裝結(jié)構(gòu)，其中，第一導(dǎo)電柱和第二導(dǎo)電柱以及第三導(dǎo)電柱的材料都為銅。
13.根據(jù)權(quán)利要求I或2所述的疊層倒裝芯片封裝結(jié)構(gòu)，其中，芯片的焊盤與一部分導(dǎo)電柱之間設(shè)有UBM層。
14.一種制造如權(quán)利要求1-13中任一項所述的疊層倒裝芯片封裝結(jié)構(gòu)的方法，其中， 所述方法包括將預(yù)置有第一導(dǎo)電柱的載體通過回流焊連接到基板上后，分離第一導(dǎo)電柱與載體，使第一導(dǎo)電柱通過第一焊料連接保留在基板焊盤上，將預(yù)置有第三導(dǎo)電柱的第一芯片貼裝到基板上對應(yīng)焊盤上，將預(yù)置有第二導(dǎo)電柱的第二芯片貼裝到基板上對應(yīng)的第一導(dǎo)電柱上，再次回流焊后使芯片與基板形成互連，然后用底部填充材料填充到芯片與芯片之間的間隙以及芯片與基板之間的間隙中。
15.根據(jù)權(quán)利要求14所述的方法,其中,在載體的表面設(shè)置保護(hù)層,在分離第一導(dǎo)電柱與載體之前，第一導(dǎo)電柱鍍在載體的保護(hù)層上。
16.根據(jù)權(quán)利要求15所述的方法，其中，第一導(dǎo)電柱與第一焊料之間的結(jié)合力以及第一焊料與基板焊盤之間的結(jié)合力大于第一導(dǎo)電柱與載體的保護(hù)層之間的結(jié)合力。
全文摘要
本發(fā)明公開了一種超細(xì)間距焊盤的疊層倒裝芯片封裝結(jié)構(gòu)及其制造方法。根據(jù)本發(fā)明的實(shí)施例的疊層倒裝芯片封裝結(jié)構(gòu)包括基板，基板上設(shè)置有多個焊盤；上下堆疊的多個芯片，每個芯片上均設(shè)置有焊盤；多個導(dǎo)電柱，設(shè)置在芯片與基板之間，所述多個導(dǎo)電柱中的一部分上下堆疊在一起，基板焊盤與芯片焊盤之間通過所述導(dǎo)電柱進(jìn)行電連接。底部填充材料填充在各個芯片之間的間隙以及芯片與基板之間的間隙中，并包覆了各層焊料和導(dǎo)電柱。使用根據(jù)本發(fā)明的實(shí)施例的超細(xì)間距焊盤的倒裝芯片疊層封裝結(jié)構(gòu)，可同時滿足上下疊層倒裝芯片的超細(xì)間距焊盤的要求。
文檔編號H01L23/31GK102593110SQ20121001206
公開日2012年7月18日 申請日期2012年1月5日 優(yōu)先權(quán)日2012年1月5日
發(fā)明者劉一波 申請人:三星半導(dǎo)體(中國)研究開發(fā)有限公司, 三星電子株式會社