專利名稱：用于高電壓引腳esd保護的雙向背對背堆疊scr、制造方法和設計結構的制作方法
技術領域：
本發(fā)明涉及半導體結構和制造方法，更具體而言，涉及用于高電壓引腳(pin) ESD保護的雙向背對背堆疊(stacked) SCR、制造方法和設計結構。
背景技術：
隨著集成電路變得愈來愈小，靜電放電(ESD )保護正變得更加重要。存在若干提供ESD保護的方式，每一種方式具有其自身的優(yōu)點和缺點。例如，ESD可由可控硅整流器(SCR)提供。SCR為開啟和關閉電流的固態(tài)開關器件。
電路中半導體二極管的行為由該半導體二極管的電流-電壓特性給出。曲線的形狀由通過所謂的耗盡層或耗盡區(qū)的電荷載流子的傳輸而決定，該耗盡層或耗盡區(qū)存在于不同半導體之間的p-n結處。耗盡區(qū)的寬度不能無限制地增長。如果跨二極管設置與內建電勢(built-1n potential)相同極性的外部電壓,則耗盡區(qū)域繼續(xù)充當絕緣體，阻止任何顯著的電流。這是反向偏置現象。然而，如果外部電壓的極性與內建電勢相反，則復合可再次進行，導致通過P-n結的顯著電流(即，顯著數目的電子和空穴在結處復合)。在超過峰值反向電壓的極大反向偏置下，發(fā)生被稱作反向擊穿的過程。這引起電流大幅增長(即，大量電子和空穴在該Pn結處產生，且從該pn結移開)，該電流大幅增長通常永久地破壞該器件。
因此，所屬領域中存在克服上述缺陷和限制的需要。發(fā)明內容
在本發(fā)明的第一方面中，一種裝置包括對稱雙向背對背堆疊的可控硅整流器(SCR)0第一背對背堆疊SCR的陽極連接至輸入。第二背對背堆疊SCR的陽極連接至地。所述第一和第二背對背堆疊SCR的陰極連接在一起。所述對稱雙向背對背SCR中的每一個包括二極管對，所述二極管對將電流導引為朝向陰極，當施加電壓時，所述二極管對有效地變?yōu)榉聪蚱貌⑹箒碜运鰧ΨQ雙向背對背SCR中的一者的元件去激活(deactivate)，同時，所述對稱雙向背對背SCR中的另一者的所述二極管將電流導引為沿著與反向偏置二極管相同的方向。
在本發(fā)明的另一方面中，一種結構包括可控硅整流器(SCR)。所述SCR包括形成于N阱中的N+區(qū)和P+區(qū)；以及形成于P阱中的N+區(qū)和P+區(qū)，所述P阱鄰近所述N阱。二極管包括形成于所述N阱中的所述N+區(qū)的一部分，該部分鄰近形成于所述P阱中的所述P+區(qū)的一部分。
在本發(fā)明的又一方面中，一種方法包括在第一部分中:使用光刻、蝕刻和沉積工藝，在絕緣體上硅襯底(SOI)的上層中形成溝槽隔離結構；在所述上層中形成以所述溝槽隔離結構為界的鄰接的N阱和P阱；以及在用遮擋物(block)遮擋所述N阱和P阱的部分的同時，使用摻雜劑在所述N阱和P阱中的每一個中形成N+區(qū)和P+區(qū)。該方法還包括在鄰近所述第一部分的第二部分中:使用與所述第一部分的所述溝槽隔離結構相同的CMOS處理步驟，形成所述溝槽隔離結構；使用與所述第一部分中的所述N阱和P阱相同的CMOS處理步驟，在所述上層中形成以所述溝槽隔離結構為界的所述鄰接的N阱和P阱；以及使用與所述第一部分的所述N+區(qū)和P+區(qū)相同的CMOS處理步驟，在所述N阱中形成單個N+區(qū)且在所述P阱中形成單個P+區(qū)，其中所述N阱和P阱的部分將所述單個N+區(qū)和所述單個P+區(qū)分隔。
在本發(fā)明的另一方面中，提供一種用于設計、制造或測試集成電路的在機器可讀存儲介質中有形地體現的設計結構。所述設計結構包括本發(fā)明的結構。在另外的實施例中，在機器可讀數據存儲介質上編碼的硬件描述語言(HDL)設計結構包括這樣的要素:當在計算機輔助設計系統(tǒng)中被處理時，所述要素生成ESD保護裝置的機器可執(zhí)行表示，該表示包括本發(fā)明的結構。在另外的實施例中，提供了計算機輔助設計系統(tǒng)中用于生成ESD保護裝置的功能設計模型的方法。該方法包括生成ESD保護裝置的結構要素的功能表示。


通過本發(fā)明的示例性實施例的非限制性實例，參考給出的多個附圖，在下面的詳細說明中描述本發(fā)明。
圖1a示出根據本發(fā)明的一方面用于高電壓引腳ESD保護的雙向背對背堆疊SCR的電路圖1b示出根據本發(fā)明的一方面用于高電壓引腳ESD保護的雙向背對背堆疊SCR的電路表不圖2示出根據本發(fā)明的一方面使用雙向背對背堆疊SCR的應用；
圖3a示出根據本發(fā)明的一方面用于高電壓引腳ESD保護的雙向背對背堆疊SCR的俯視圖3b和圖3c示出用于高電壓引腳ESD保護的雙向背對背堆疊SCR的截面圖和圖3a的相應處理步驟；
圖4示出根據本發(fā)明的一方面具有布線層的圖3a_3c的用于高電壓引腳ESD保護的雙向背對背堆疊SCR的俯視圖5a示出根據本發(fā)明的一方面用于高電壓引腳ESD保護的雙向背對背堆疊SCR的俯視圖5b和圖5c示出用于高電壓引腳ESD保護的雙向背對背堆疊SCR的截面圖和圖5a的相應處理步驟；
圖6示出根據本發(fā)明的一方面具有布線層的圖5a_5c的用于高電壓引腳ESD保護的雙向背對背堆疊SCR的俯視圖7示出根據本發(fā)明的一方面的擊穿觸發(fā)的SCR的ESD測試結果的圖；以及
圖8為用于半導體設計、制造和/或測試的設計過程的流程圖。
具體實施方式
本發(fā)明涉及半導體結構和制造方法，更具體而言，涉及用于高電壓引腳ESD保護的雙向背對背堆疊SCR、制造方法和設計結構。在更具體的實施例中，本發(fā)明的裝置為雙向背對背堆疊的對稱SCR，每個SCR具有PNP和NPN雙極結和并聯(lián)二極管。常規(guī)背對背堆疊的二極管具有極高的箝位電壓(clamping voltage),這不利于ESD保護。
在操作中(例如，當施加正電壓或負電壓時)，一個SCR中的二極管可被反向偏置，從而有效地將元件(二極管)從電路移除；而另一 SCR中的二極管保持正向偏置。以此方式，在施加電壓時產生正向偏置ESD保護路徑，這提供了優(yōu)良的ESD保護。并且，有利地，雙向背對背堆疊SCR維持低擊穿電壓和低Rm，從而提供優(yōu)良的ESD保護。并且，用于高電壓引腳ESD保護的雙向背對背堆疊SCR對工藝不敏感，即，在不同裝置之間，性能對處理條件的改變不敏感。
圖1a示出根據本發(fā)明的方面用于高電壓引腳ESD保護的雙向背對背堆疊SCR的電路圖。圖1的電路5包括以背對背方式設置的SCRlO和SCR20。在實施例中，SCRlO和SCR20為對稱的，每一者具有例如NPN和PNP結和并聯(lián)二極管。SCRlO和SCR20具有高的正向SCR觸發(fā)電壓和低的P阱/N阱二極管導通電阻。SCRlO和SCR20以任一方向在正向偏置模式下工作。SCRlO和SCR20可為用于任意電壓水平的多個堆疊結構，且可集成在與包括要保護的電路的相同的芯片或集成電路上。
更具體而言，SCRlO在其陽極IOa處連接至輸入30，且SCR20通過其陽極20a連接至地40。SCRlO和SCR20通過其各自的陰極10b、20b而連接在一起。SCRlO和SCR20的每一者包括分別與二極管D1和D2并聯(lián)的電阻器R1和R2,每個二極管的正向方向朝向各自的SCRlO的陰極10b、SCR20的陰極20b。在實施例中，二極管D1和D2可分別為例如P阱二極管和N阱二極管。額外的二極管D3和D4分別設置在二極管D1和D2與電阻器R1和R2之間。二極管D3和D4可為P阱/N阱結二極管。在實施例中，二極管的設置可產生PNP或NPN雙極晶體管。
如參考圖1b和圖1c更詳細地討論的，當施加負電壓時，SCRlO中的二極管D1和D2將反向偏置。并且，當施加正電壓時，SCR20中的二極管01和％將反向偏置。這將有效地使來自SCR的電路元件去激活。
更具體而言，如圖1b所示，當施加負電壓時，SCRlO中的二極管DJPD4變?yōu)樵趦蓚€電阻器R1和R2之間的有效二極管(effective diode) Deff10有效二極管Deff1將電流導引朝向SCRlO的陽極IOa (例如，朝向輸入30)。這是與流經SCR20中的雙極晶體管的電流相同的方向。該正向偏置二極管(有效二極管Deff1)在大約0.7V下傳導電流。以此方式，當施加負電壓時，SCRlO將被反向偏置且將不傳導電流，而Deff1將傳導電流，由此提供有效的ESD保護裝置。
類似地，如圖1c所示，當施加正電壓時，SCR20中的二極管D3和D4變?yōu)樵趦蓚€電阻器R1和R2之間的有效二極管Deff2。該有效二極管Deff2將電流導引朝向SCR20的陽極IOa (例如，朝向GND40)。這是與SCRlO中的雙極晶體管相同的方向。該正向偏置二極管(有效二極管Deff2)在大約0.7V下傳導電流。以此方式，當施加正電壓時，SCR20將被反向偏置且不傳導電流，而Deff2將傳導電流，由此提供有效的ESD保護裝置。
圖2示出根據本發(fā)明的一方面的用于高電壓引腳ESD保護的使用雙向背對背堆疊SCR的應用。在實施例中，本發(fā)明的ESD保護裝置可有利地被實現成RF開關，該RF開關要求高輸入信號(+/-30V)和低電容，以便不影響該信號并實現8kV的ESD目標水平。
更具體而言，圖2示出使用圖1a的電路的蜂窩電話應用。蜂窩電話100包括連接至天線Iio的RF開關105。功率放大器115連接至輸出和ESD保護裝置5。ESD保護裝置5被設置在到RF開關105的輸入處，且在實施例中，ESD保護裝置5可被集成在包括RF開關105的相同芯片或集成電路上。以此方式，本發(fā)明的ESD保護裝置5可提供用于RF開關的ESD保護。本領域技術人員應理解，本發(fā)明的ESD保護裝置5也可例如被集成到其它裝置中和/或保護其它裝置，或直接集成至開關中。低放大器輸入(low amplifier input; LNA )120連接至RF開關105。
圖3a示出根據本發(fā)明的一方面用于高電壓引腳ESD保護的雙向背對背堆疊SCR的俯視圖。圖3b和圖3c示出用于高電壓引腳ESD保護的雙向背對背堆疊SCR的截面圖和圖3a的相應處理步驟。雙向背對背堆疊SCR5包括對稱的SCRlO和SCR20。由于SCRlO和SCR20為同樣的(對稱的)，本文中將僅提供對SCRlO的論述；但本領域技術人員將容易地理解本文中的描述等同地適用于SCRlO與SCR20。
SCRlO包括圍繞N阱和P阱(被遮擋物230遮蓋)的淺溝槽隔離結構200，N阱和P阱可具有相似的寬度。更具體而言，在截面A-A處(例如，二極管)處，N+摻雜區(qū)205鄰近(例如，鄰接)(直接接觸)N阱(被遮擋物230遮蓋)。該N阱鄰近(直接接觸)P阱(也被遮擋物230遮蓋)。該P阱鄰近(直接接觸)P+區(qū)220。P+區(qū)220鄰近(直接接觸)淺溝槽隔離結構200。
在截面B-B (例如，SCR)處，N+摻雜區(qū)205鄰近(直接接觸)N阱(被遮擋物210遮蓋)。該N阱鄰近(直接接觸)P+區(qū)220a。P+區(qū)220a鄰近(直接接觸)N阱(被遮擋物230遮蓋)，該N阱鄰近(直接接觸)P阱(也被遮擋物230遮蓋)。該P阱鄰近(直接接觸)N+區(qū)205a。N+區(qū)205a鄰近(直接接觸)P阱(被遮擋物210遮蓋)。該P阱(被遮擋物210遮蓋)鄰近(直接接觸)P+區(qū)220。P+區(qū)220鄰近(直接接觸)淺溝槽隔離結構200。
圖3b示出沿著圖3a的雙向背對背堆疊SCR的A-A的截面圖。圖3c示出沿著圖3a的雙向背對背堆疊SCR的B-B的截面圖。本文中關于構造本發(fā)明的SCR的制造工藝來描述圖3c，所述制造工藝等同地適用于圖3b中示出的結構?？墒褂孟嗤腃MOS制造工藝同時制造圖3b和圖3c的結構。
參考圖3c，該結構始于絕緣體上襯底，該絕緣體上襯底包括例如常規(guī)晶片150、諸如例如掩埋氧化物的絕緣體層160，以及通常標注為參考標號170的上層。上層170可為諸如例如硅的襯底層。在實施例中，在上層170中使用常規(guī)光刻和蝕刻工藝制造淺溝槽隔離結構200。例如，可在襯底170上提供光致抗蝕劑，且可對光致抗蝕劑進行曝光以形成暴露襯底170的部分的圖形(孔)。然后，使用諸如例如反應離子蝕刻的常規(guī)蝕刻工藝，將溝槽圖形蝕刻到襯底170中?？蓜冸x光致抗蝕劑，且將諸如例如氧化物的絕緣體材料沉積到溝槽的圖形中。然后，可進行平坦化工藝，例如化學機械拋光。
使用常規(guī)摻雜工藝在襯底170中形成N阱235和P阱240。在實施例中，可使用已知濃度和劑量，通過磷摻雜形成N阱235，且可通過砷或硼摻雜形成P阱240。此后，在分別用遮擋物210和230遮擋N阱235和P阱240的同時，使用常規(guī)摻雜劑在襯底170中形成N+區(qū)205、205a和P+區(qū)220a、220?？墒褂靡阎獫舛群蛣┝康闹T如磷(用于N+區(qū))和砷或硼(用于P+區(qū))的常規(guī)摻雜劑，形成N+區(qū)205、205a和P+區(qū)220a、220。在實施例中，N+區(qū)205,205a和P+區(qū)220a,220 (極類似于N阱和P阱)延伸至絕緣體層160。
圖4示出根據本發(fā)明的一方面具有布線層(wiring level)的圖3a_3c的用于高電壓引腳ESD保護的雙向背對背堆疊SCR的俯視圖。圖4還示出了從輸入到地的電流(current flow)。圖4中，接觸250連接在金屬布線層(metal wiring layer)260與N+區(qū)205,205a, P+區(qū)220a、220、N阱235和P阱240之間。接觸250可為在介電層270內設置的例如鎢,介電層270提供布線層260與下伏的(underlying) P阱/N阱和N+區(qū)/P+區(qū)之間的絕緣。在實施例中，布線層260可為例如銅。
圖5a示出根據本發(fā)明的一方面用于高電壓引腳ESD保護的雙向背對背堆疊SCR的俯視圖。圖5b和圖5c示出用于高電壓引腳ESD保護的雙向背對背堆疊SCR的截面圖和圖5a的相應處理步驟。雙向背對背堆疊SCR5包括對稱的SCRlO和SCR20。極類似于以上討論，由于SCRlO和SCR20為同樣的(對稱的)，本文中將僅提供對SCRlO的論述；但本領域技術人員將容易地理解本文中的描述等同地適用于SCRlO與SCR20。
SCRlO包括圍繞N+摻雜區(qū)和P+摻雜區(qū)的溝槽隔離結構500。更具體而言，在截面A-A (例如，二極管)處，溝槽隔離結構500鄰近(直接接觸)N+區(qū)505。N+區(qū)505 (形成于N阱中)通過淺溝槽隔離結構502而與P+區(qū)510 (形成于P阱中)分隔。在實施例中，該P阱和該N阱可具有相似的寬度。在截面B-B (例如，SCR)處，溝槽隔離結構500鄰近(直接接觸)N+區(qū)505。N+區(qū)505 (形成于N阱中)通過淺溝槽隔離結構502而與P+區(qū)510a (形成于N阱中)分隔。P+區(qū)510a通過淺溝槽隔離結構502而與N+區(qū)505a (形成于N阱中)分隔。N+區(qū)505a (形成于N阱中)通過淺溝槽隔離結構502而與P+區(qū)510 (形成于N阱中)分隔。
圖5b示出沿著圖5a的雙向背對背堆疊SCR的A-A的截面圖。圖5c示出沿著圖5a的雙向背對背堆疊SCR的B-B的截面圖。本文中關于構造本發(fā)明的SCRlO的制造工藝來描述圖5c，所述制造工藝等同地適用于圖5b中示出的結構。可使用相同的CMOS制造工藝同時制造圖5b和圖5c的結構。
參考圖5c,該結構始于絕緣體上襯底,該絕緣體上襯底包括例如常規(guī)晶片150、諸如例如掩埋氧化物的絕緣體層160.通常標注為參考標號170的上層為諸如硅的上襯底膜。在實施例中，使用常規(guī)光刻和蝕刻工藝制造淺溝槽隔離結構500和淺溝槽隔離結構502。在實施例中，在不同的制造工藝中制造溝槽隔離結構500和淺溝槽隔離結構502，優(yōu)選首先制造溝槽隔離結構500。
對于溝槽隔離結構500與淺溝槽隔離結構502 二者，可在襯底170上提供光致抗蝕劑，且可對光致抗蝕劑進行曝光以形成暴露襯底170的部分的圖形(孔)。然后，使用諸如例如反應離子蝕刻的常規(guī)蝕刻工藝，將溝槽圖形蝕刻到襯底170中?？蓜冸x光致抗蝕劑，且將諸如例如氧化物的絕緣體材料沉積到溝槽的圖形中。然后，可進行平坦化工藝，例如化學機械拋光。
然后，使用常規(guī)摻雜工藝在襯底170中形成N阱235和P阱240。在實施例中，可使用已知濃度和劑量，通過磷摻雜形成N阱235，且可通過砷或硼摻雜形成P阱240。在實施例中，通過溝槽隔離結構500，將N阱235與P阱240隔離。
此后，在分別用遮擋物遮擋N阱235和P阱240的同時，使用常規(guī)摻雜劑在襯底170中形成N+區(qū)505、505a和P+區(qū)510、510a?？墒褂靡阎獫舛群蛣┝康闹T如磷(用于N+區(qū))和砷或硼(用于P+區(qū))的常規(guī)摻雜劑，形成N+區(qū)505、505a和P+區(qū)510a、510。在實施例中，N+區(qū)505、505a和P+區(qū)510a、510并未延伸至絕緣體層160，而是通過淺溝槽隔離結構502分隔；而N阱235和P阱240延伸至絕緣體層160。
圖6示出根據本發(fā)明的一方面具有布線層的圖5a_5c的用于高電壓引腳ESD保護的雙向背對背堆疊SCR的俯視圖。圖6還示出了從輸入到地的電流。圖6中，接觸250連接在金屬布線層260與N+區(qū)505、505a和P+區(qū)520a、520之間。接觸250可為在介電層270內設置的例如鎢，介電層270提供布線層260與下伏的P阱/N阱和N+區(qū)/P+區(qū)之間的絕緣。在實施例中，布線層260可為例如銅。
圖7示出根據本發(fā)明的一方面的擊穿觸發(fā)的SCR的ESD測試結果的圖表。具體地，圖7示出電流對電壓的圖，其中SCR的保持電壓(holding voltage)大約為4伏特。這表明本發(fā)明的SCR可在諸如例如RF開關的裝置中提供有效的ESD保護。
圖8是在半導體設計、制造和/或測試中使用的設計過程的流程圖。圖8示出了例如在半導體IC邏輯設計、仿真、測試、布圖和制造中使用的示例性設計流程900的方塊圖。設計流程900包括用于處理設計結構或器件以產生上述以及圖la-6中示出的設計結構和/或器件的邏輯上或其他功能上等效表示的過程、機器和/或機制。由設計流程900處理和/或產生的設計結構可以在機器可讀傳輸或存儲介質上被編碼以包括數據和/或指令，所述數據和/或指令在數據處理系統(tǒng)上執(zhí)行或以其他方式處理時，產生硬件組件、電路、器件或系統(tǒng)的邏輯上、結構上、機械上或其他功能上的等效表示。機器包括但不限于用于IC設計過程(例如設計、制造或仿真電路、組件、器件或系統(tǒng))的任何機器。例如，機器可以包括:用于產生掩模的光刻機、機器和/或設備(例如電子束直寫儀)、用于仿真設計結構的計算機或設備、用于制造或測試過程的任何裝置，或用于將所述設計結構的功能上的等效表示編程到任何介質中的任何機器(例如，用于對可編程門陣列進行編程的機器)。
設計流程900可隨被設計的表示類型而不同。例如，用于構建專用IC (ASIC)的設計流程900可能不同于用于設計標準組件的設計流程900，或不同于用于將設計實例化到可編程陣列(例如，由Altera inc.或Xilinx⑨inc.提供的可編程門陣列(pga)或現場可編程門陣列(FPGA))中的設計流程900。
圖8示出了多個此類設計結構，其中包括優(yōu)選地由設計過程910處理的輸入設計結構920。設計結構920可以是由設計過程910生成和處理以產生硬件器件的邏輯上等效的功能表示的邏輯仿真設計結構。設計結構920還可以或備選地包括數據和/或程序指令，所述數據和/或程序指令由設計過程910處理時，生成硬件器件的物理結構的功能表示。無論表示功能和/或結構設計特性，均可以使用例如由核心開發(fā)人員/設計人員實施的電子計算機輔助設計(ECAD)生成設計結構920。當編碼在機器可讀數據傳輸、門陣列或存儲介質上時，設計結構920可以由設計過程910內的一個或多個硬件和/或軟件模塊訪問和處理以仿真或以其他方式在功能上表示例如圖la-6中示出的那些電子組件、電路、電子或邏輯模塊、裝置、器件或系統(tǒng)。因此，設計結構920可以包括文件或其他數據結構，其中包括人類和/或機器可讀源代碼、編譯結構和計算機可執(zhí)行代碼結構，當所述文件或其他數據結構由設計或仿真數據處理系統(tǒng)處理時，在功能上仿真或以其他方式表示電路或其他級別的硬件邏輯設計。此類數據結構可以包括硬件描述語言(HDL)設計實體或遵循和/或兼容低級HDL設計語言(例如Verilog和VHDL)和/或高級設計語言(例如C或C++)的其他數據結構。
設計過程910優(yōu)選地采用和結合硬件和/或軟件模塊，所述模塊用于合成、轉換或以其他方式處理圖la-6中示出的組件、電路、器件或邏輯結構的設計/仿真功能等價物以生成可以包含設計結構(例如設計結構920)的網表980。網表980例如可以包括編譯或以其他方式處理的數據結構，所述數據結構表示描述與集成電路設計中的其他元件和電路的連接的線纜、分離組件、邏輯門、控制電路、I/O設備、模型等的列表。網表980可以使用迭代過程合成，其中網表980被重新合成一次或多次，具體取決于器件的設計規(guī)范和參數。對于在此所述的其他設計結構類型，網表980可以記錄在機器可讀數據存儲介質上或編程到可編程門陣列中。所述介質可以是非易失性存儲介質，例如磁或光盤驅動器、可編程門陣列、壓縮閃存或其他閃存。此外或備選地，所述介質可以是可在其上經由因特網或其他適合聯(lián)網手段傳輸和中間存儲數據分組的系統(tǒng)或高速緩沖存儲器、緩沖器空間或導電或光導器件和材料。
設計過程910可以包括用于處理包括網表980在內的各種輸入數據結構類型的硬件和軟件模塊。此類數據結構類型例如可以駐留在庫元件930內并包括一組常用元件、電路和器件，其中包括給定制造技術(例如，不同的技術節(jié)點，32納米、45納米、90納米等)的模型、布圖和符號表示。所述數據結構類型還可包括設計規(guī)范940、特征數據950、檢驗數據960、設計規(guī)則970和測試數據文件985，它們可以包括輸入測試模式、輸出測試結果和其他測試信息。設計過程910還可例如包括標準機械設計過程，例如用于諸如鑄造、成型和模壓成形等操作的應力分析、熱分析、機械事件仿真、過程仿真。機械設計領域的技術人員可以在不偏離本發(fā)明的范圍和精神的情況下理解在設計過程910中使用的可能機械設計工具和應用的范圍。設計過程910還可包括用于執(zhí)行諸如定時分析、檢驗、設計規(guī)則檢查、放置和路由操作之類的標準電路設計過程的模塊。
設計過程910采用和結合邏輯和物理設計工具(例如HDL編譯器)以及仿真建模工具以便與任何其他機械設計或數據(如果適用)一起處理設計結構920連同示出的部分或全部支持數據結構，從而生成第二設計結構990。設計結構990以用于機械設備和結構的數據交換的數據格式(例如以IGES、DXF、Parasolid XT、JT、DRC或任何其他用于存儲或呈現此類機械設計結構的適合格式)駐留在存儲介質或可編程門陣列上。類似于設計結構920，設計結構990優(yōu)選地包括一個或多個文件、數據結構或其他計算機編碼的數據或指令，它們駐留在傳輸或數據存儲介質上，并且由ECAD系統(tǒng)處理時生成圖la-6中示出的本發(fā)明的一個或多個實施例的邏輯上或以其他方式在功能上等效的形式。在一個實施例中，設計結構990可以包括在功能上仿真圖la-6中示出的器件的編譯后的可執(zhí)行HDL仿真模型。
設計結構990還可以采用用于集成電路的布圖數據交換的數據格式和/或符號數據格式(例如以⑶SII (⑶S2)、GLU OASIS、圖文件或任何其他用于存儲此類設計數據結構的適合格式存儲的信息)。設計結構990可以包括信息，例如符號數據、圖文件、測試數據文件、設計內容文件、制造數據、布圖參數、線纜、金屬級別、通孔、形狀、用于在整個生產線中路由的數據，以及制造商或其他設計人員/開發(fā)人員制造上述以及圖la-6中示出的器件或結構所需的任何其他數據。設計結構990然后可以繼續(xù)到階段995，例如，在階段995，設計結構990:繼續(xù)到流片(tape-out),被發(fā)布到制造公司、被發(fā)布到掩模室(mask house)、被發(fā)送到其他設計室，被發(fā)回給客戶等。
上述方法用于集成電路芯片制造。制造者可以以原始晶片形式(即，作為具有多個未封裝芯片的單晶片)、作為裸小片或以封裝的形式分發(fā)所得到的集成電路芯片。在后者的情況中，以單芯片封裝(例如，引線固定到母板的塑料載體或其他更高級別的載體)或多芯片封裝(例如，具有一個或兩個表面互連或掩埋互連的陶瓷載體)來安裝芯片。在任何情況下，所述芯片然后都作為(a)中間產品(如母板)或(b)最終產品的一部分與其他芯片、分離電路元件和/或其他信號處理裝置集成。最終產品可以是任何包括集成電路芯片的產品，范圍從玩具和其他低端應用到具有顯示器、鍵盤或其他輸入設備及中央處理器的高級計算機產品。
在此使用的術語是僅僅用于描述具體實施例的目的，而不旨在限制本發(fā)明。在此使用的單數形式的“一”、“一個”和“該”旨在也包括復數形式，除非上下文中明確地另外指出。還應理解，在用于該說明書中時，術語“包括”和/或“包含”規(guī)定所述特征、整體、步驟、操作、元件和/或部件的存在，但不排除一個或多個其他特征、整體、步驟、操作、元件、部件和/或其組合的存在或附加。
如果適用，在權利要求中的所有裝置或步驟加功能要素的對應結構、材料、動作和等價物旨在包括用于與具體地要求保護的其他要求保護的要素組合地執(zhí)行功能的任何結構、材料或動作。本發(fā)明的說明書是為了示例和說明的目的而給出的，而不旨在以所公開的形式窮舉或限制本發(fā)明。只要不脫離本發(fā)明的范圍和精神，多種修改和變化對于本領域的普通技術人員而言是顯而易見的。為了最好地解釋本發(fā)明的原理和實際應用，且為了使本領域的其他普通技術人員能夠理解本發(fā)明的具有適于所預期的特定用途的各種修改的各種實施例，選擇和描述了實施例。因此，雖然關于實施例描述了本發(fā)明，但是本領域技術人員將認識到本發(fā)明可在所附權利要求的精神和范圍內以修改的方式實施。
權利要求
1.一種裝置，包括: 對稱雙向背對背堆疊的可控硅整流器(SCR)，其包括: 第一背對背堆疊SCR的陽極，其被連接至輸入； 第二背對背堆疊SCR的陽極，其被連接至地；以及 所述第一和第二背對背堆疊SCR的陰極，其被連接在一起，其中 所述對稱雙向背對背SCR中的每一個包括二極管對，所述二極管對將電流導引為朝向所述陰極，當施加電壓時，所述二極管對有效地變?yōu)榉聪蚱茫箒碜缘谝粚ΨQ雙向背對背SCR的元件去激活，同時，第二對稱雙向背對背SCR的二極管將電流導引為沿著與反向偏置二極管相同的方向。
2.根據權利要求1的裝置，其中，所述對稱雙向背對背SCR中的每一個被集成到與要保護的電路相同的芯片中。
3.根據權利要求1的裝置，其中，所述對稱雙向背對背SCR中的每一個包括PNP和NPN雙極結和并聯(lián)二極管。
4.根據權利要求1的裝置，其中，所述對稱雙向背對背SCR中的每一個在正向偏置模式下以任一方向工作。
5.根據權利要求1的裝置，其中，所述對稱雙向背對背SCR中的每一個包括用于任意電壓水平的多個堆疊結構。
6.根據權利要求1的裝置，其中，所述對稱雙向背對背SCR中的每一個包括分別與二極管D1和D2并聯(lián)的電阻器R1和R2，在施加電壓之前，二極管D1和D2中的每一個使其正向方向朝向所述陰極。
7.根據權利要求6的裝置，其中，所述二極管D1和D2分別為P阱二極管和N阱二極管。
8.根據權利要求6的裝置，其中，當施加負電壓時，所述第一對稱雙向背對背SCR中的所述二極管D1和D2將反向偏置，且當施加正電壓時，所述第二對稱雙向背對背SCR的所述二極管D1和D2將反向偏置。
9.根據權利要求6的裝置，其中: 當施加負電壓時，所述第一對稱雙向背對背SCR中的二極管D3和D4變?yōu)樵趦蓚€電阻器R1和R2之間的有效二極管Deff1，所述有效二極管Deff1將電流導引為朝向所述第一對稱雙向背對背SCR的陽極，這是與所述第二對稱雙向背對背SCR中的所述二極管D1和D2相同的方向；以及 當施加正電壓時，所述第二對稱雙向背對背SCR中的二極管D3和D4變?yōu)樵趦蓚€電阻器R1和R2之間的有效二極管Deff1，所述有效二極管Deff1將電流導引為朝向所述第二對稱雙向背對背SCR的陽極，這是與所述第一對稱雙向背對背SCR中的所述二極管D1和D2相同的方向。
10.一種結構,包括: 可控硅整流器，其包括: 形成于N阱中的N+區(qū)和P+區(qū)；以及 形成于P阱中的N+區(qū)和P+區(qū)，所述P阱鄰近所述N阱；以及二極管，其包括形成于所述N阱中的所述N+區(qū)的一部分，該部分鄰近形成于所述P阱中的所述P+區(qū)的一部分。
11.根據權利要求10的結構，其中，形成于所述P阱和N阱中的所述N+區(qū)和P+區(qū)在襯底中延伸到掩埋的絕緣體層。
12.根據權利要求11的結構，其中，所述P阱和N阱在所述襯底中延伸到掩埋的絕緣體層。
13.根據權利要求12的結構，其中，形成于所述P阱和N阱中的所述N+區(qū)和P+區(qū)分別通過所述P阱和N阱的部分而被分隔。
14.根據權利要求10的結構，其中，形成于所述P阱和N阱中的所述N+區(qū)和P+區(qū)部分地延伸至掩埋的絕緣體層上襯底的上層中。
15.根據權利要求14的結構，其中，形成于所述P阱和N阱中的所述N+區(qū)和P+區(qū)通過淺隔離結構而被分隔。
16.根據權利要求15的結構，其中，所述P阱和N阱以隔離結構為界。
17.根據權利要求10的結構，其中，所述N阱和P阱鄰接。
18.根據權利要求10的結構，其中，所述N阱和P阱具有相似的寬度。
19.根據權利要求10的結構，其中，兩個背對背堆疊的根據權利要求10的結構提供雙向ESD保護。
20.—種方法,包括: 在第一部分中: 使用光刻、蝕刻和沉積工藝，在絕緣體上硅襯底(SOI)的上層中形成溝槽隔離結構； 在所述上層中形成以所述溝槽隔離結構為界的鄰接的N阱和P阱；以及 在用遮擋物遮擋所述N阱和P阱的部分的同時，使用摻雜劑在所述N阱和P阱中的每一個中形成N+區(qū)和P+區(qū)；以及 在鄰近所述第一部分的第二部分中: 使用與所述第一部分的所述溝槽隔離結構相同的CMOS處理步驟，形成所述溝槽隔離結構； 使用與所述第一部分中所述N阱和P阱相同的CMOS處理步驟，在所述上層中形成以所述溝槽隔離結構為界的所述鄰接的N阱和P阱；以及 使用與所述第一部分的所述N+區(qū)和P+區(qū)相同的CMOS處理步驟，在所述N阱中形成單個N+區(qū)且在所述P阱中形成單個P+區(qū)，其中所述N阱和P阱的部分將所述單個N+區(qū)和所述單個P+區(qū)分隔。
21.根據權利要求21的方法，其中通過形成于所述上層中的淺隔離結構來隔離所述N阱和P阱中的每一個的所述N+區(qū)和P+區(qū)。
22.一種用于設計、制造或測試集成電路的在機器可讀存儲介質中有形地體現的設計結構，所述設計結構包括: 可控硅整流器，其包括: 形成于N阱中的N+區(qū)和P+區(qū)；以及 形成于P阱中的N+區(qū)和P+區(qū)，所述P阱鄰近所述N阱；以及二極管，其包括形成于所述N阱中的所述N+區(qū)的一部分，該部分鄰近形成于所述P阱中的所述P+區(qū)的一部分。
23.根據權利要求22的設計結構，其中，所述設計結構包括網表。
24.根據權利要求22的設計結構，其中，所述設計結構駐留在存儲介質上作為用于交換集成電路的布圖數據的數據格式。
25.根據權利要求22的設 計結構，其中所述設計結構駐留在可編程門陣列中。
全文摘要
提供了用于高電壓引腳ESD保護的雙向背對背堆疊SCR、制造方法以及設計結構。該裝置包括對稱雙向背對背堆疊可控硅整流器(SCR)。第一背對背堆疊SCR(10)的陽極(10a)連接至輸入(30)。第二背對背堆疊SCR(20)的陽極(20a)連接至地(GND)。所述第一和第二背對背堆疊SCR的陰極(10b，20b)連接在一起。所述對稱雙向背對背SCR中的每一個包括二極管對(Di，D2)，所述二極管對將電流導引為朝向陰極，當施加電壓時，所述二極管對有效地變?yōu)榉聪蚱?，從而使來自所述對稱雙向背對背SCR中的一者的元件去激活，同時所述對稱雙向背對背SCR中的另一者的二極管(D3，D4)將電流導引為沿著與所述反向偏置二極管相同的方向。
文檔編號H01L27/04GK103155148SQ201180048091
公開日2013年6月12日 申請日期2011年9月14日 優(yōu)先權日2010年10月5日
發(fā)明者M·阿布-卡利爾, R·J·戈希爾, T·C·李, 李軍俊, S·米特拉, C·S·普特納姆 申請人:國際商業(yè)機器公司