專利名稱：光電子半導體芯片的制作方法
技術(shù)領域：
本發(fā)明涉及一種光電子半導體芯片。本專利申請要求德國專利申請102010045784.1的優(yōu)先權(quán)，其公開內(nèi)容通過引用并入于此。
背景技術(shù)：
文獻W02009/106069A1公開了一種光電子半導體芯片，其中，第一電接觸層和第二電接觸層布置在半導體層序列與載體基底(carrier substrate)之間。在這種情況下，第一電接觸層和第二電接觸層借助于電絕緣層而互相絕緣。在這類半導體芯片的情況下，在面對載體基底側(cè)處的鏡面層(mirror layer)可以鄰接(adjoin)半導體層序列，以將有源區(qū)(active zone)在載體的方向上所發(fā)射的福射偏轉(zhuǎn)至位于載體基底對面的福射f禹合輸出區(qū)域。在這類半導體芯片的情況下，可能存在如下風險:潮濕從半導體芯片的邊緣穿過電絕緣層恰好傳輸至鏡面層區(qū)域，其將導致鏡面層的退化，并且因此導致輻射效率降低。

發(fā)明內(nèi)容
本發(fā)明基于確定改進的光電子半導體芯片的目的，在該光電子半導體芯片中，有效地保護鏡面層免受潮濕的進入的影響，并且同時以相對小的生產(chǎn)成本獲得半導體芯片的非常有效的電接觸連接。借助于包括專利權(quán)利要求1的特征的光電子半導體芯片而實現(xiàn)此目標。從屬權(quán)利要求涉及本發(fā)明的有利的配置和開發(fā)。依照一個配置，光電子半導體芯片包括半導體層序列，該半導體層序列具有第一導電類型的第一半導體區(qū)域、第二導電類型的第二半導體區(qū)域以及布置在第一半導體區(qū)域與第二半導體區(qū)域之間的有源區(qū)。此外，光電子半導體芯片包括載體基底，其中，半導體層序列具有面對載體基底的第一主區(qū)域(main area)和位于對面的第二主區(qū)域。第一電接觸層和第二電接觸層至少布置在載體基底與半導體層序列的第一主區(qū)域之間的區(qū)域中，其中，第二電接觸層被引導通過第一半導體區(qū)域和有源區(qū)中的貫通(breakthroUgh)到達半導體區(qū)域。第一電接觸層和第二電接觸層通過電絕緣層而互相絕緣。鏡面層布置在半導體層序列與載體基底之間。具體地，在第一主區(qū)域處的鏡面層可以鄰接半導體層序列。鏡面層有利地將有源區(qū)在載體基底的方向上所發(fā)射的輻射反射至半導體層序列的第二主區(qū)域，所述第二主區(qū)域用作輻射耦合輸出區(qū)域。鏡面層鄰接第一電接觸層的部分區(qū)域和電絕緣層的部分區(qū)域，其中，面對載體基底的鏡面層的界面的主要部分(predominant part)由第一電接觸層所覆蓋。鄰接鏡面層的電絕緣層的部分區(qū)域以其不鄰接光電子半導體芯片的周圍介質(zhì)這樣的方式，有利地由第二電接觸層所覆蓋。
半導體層序列優(yōu)選地具有切斷(cutout)，在該切斷中第一電接觸層未被覆蓋以形成連接接觸。憑借面對載體基底的鏡面層的界面的主要部分由第一電接觸層所覆蓋的事實，鏡面層的主要部分與電絕緣層分離，并且因此保護鏡面層的主要部分免受可以從半導體芯片的側(cè)面(side flank)穿透電絕緣層的潮濕的影響。以這樣的方式有利地降低了鏡面層的可能的退化。憑借鄰接鏡面層的電絕緣層的部分區(qū)域以其不鄰接光電子半導體芯片的周圍介質(zhì)這樣的方式由第二電接觸層所覆蓋的事實，鏡面層不與電絕緣層延伸至半導體芯片的側(cè)面的部分區(qū)域接觸。因此，鏡面層由第一電接觸層和第二電接觸層密封地封裝，并且保護鏡面層免受潮濕的進入的影響。第一電接觸層和第二電接觸層有利地用于如下方面:首先用于半導體芯片的電接觸連接，并且其次用于保護鏡面層免受腐蝕的影響。具體地，第一電接觸層形成布置在半導體層序列的切斷中的連接接觸。在切斷中，半導體層序列被移除直至第一電接觸層，使得在那里第一電接觸層可以被外部地接觸連接。具體地，連接接觸可以形成接合片，該接合片可以連接至接合線。第一電接觸層優(yōu)選地包含或包括金、鈦、鉻、氮化鈦、氮化鈦鎢或鎳。有利地，這些材料有利地特征在于:首先良好的電導率，并且其次其作為擴散式疊層的適用性。鏡面層優(yōu)選地包含或包括銀、鋁或銀或鋁的合金。銀和鋁的特征在于在可見光譜范圍中的高的反射率。此外，這些材料具有良好的電導率并且形成具有低接觸電阻的金屬-半導體接觸。這是有利的，因為鏡面層有利地鄰接半導體層序列，并且以這樣的方式將第一半導體區(qū)域電傳導地連接至第一電接觸層。類似于鏡面層，第二電接觸層優(yōu)選地包含或包括銀、鋁、或銀或鋁的合金。在可見光譜范圍中的高反射率和良好的電導率對于第二電接觸層是有利的，因為第二電接觸層還至少在一些區(qū)域中鄰接半導體層序列，并且以這樣的方式與第二半導體區(qū)域電接觸。使第一電接觸層與第二電接觸層互相絕緣的電絕緣層優(yōu)選地包含氧化硅、氮化硅、氮氧化硅或氧化鋁。在一個有利的配置中，第一電接觸層直接鄰接布置在連接接觸旁的半導體層序列的第一半導體區(qū)域的部分區(qū)域。因此，在此配置中，第一電接觸層不僅經(jīng)由鏡面層連接至半導體層序列，而且還至少部分地直接鄰接半導體層序列。具體地，第一電接觸層可以在連接接觸周圍形成與半導體層序列的周向延伸接觸。由第一電接觸層直接鄰接的第一半導體區(qū)域的部分區(qū)域可以例如以環(huán)形方式、或以矩形或正方形的形式圍繞連接接觸。在另一有利的配置中，第二半導體區(qū)域的至少一個部分區(qū)域側(cè)向地突出超過第一半導體區(qū)域。第二半導體區(qū)域因此優(yōu)選地具有比半導體層序列的第一半導體區(qū)域更大的側(cè)向范圍。側(cè)向突出超過第一半導體區(qū)域的第二半導體區(qū)域的至少一個部分區(qū)域優(yōu)選地鄰近半導體芯片的側(cè)面。第二電接觸層優(yōu)選地在如下區(qū)域中至少部分地直接鄰接第二半導體:在該區(qū)域中第二半導體區(qū)域側(cè)向地突出超過第一半導體區(qū)域。這具有如下優(yōu)點:第二電接觸層不僅在貫通中而且還在第二半導體區(qū)域側(cè)向地突出超過第一半導體區(qū)域的區(qū)域中與第二半導體區(qū)域接觸，其中，通過該貫通、第二電接觸層被引導通過第一半導體區(qū)域和有源區(qū)到達第二半導體區(qū)域。具體地，第二電接觸層可以形成到半導體層序列的第二區(qū)域的周向延伸接觸。在這種情況下，“周向延伸”接觸應理解為被完全地引導在第一半導體區(qū)域周圍的接觸，因為該接觸例如以環(huán)形或矩形的方式圍繞第一半導體區(qū)域。在一個優(yōu)選的配置中，連接接觸布置在半導體芯片的中心的外部。具體地，連接接觸的中點比離開半導體層序列的至少一個側(cè)面更遠地離開半導體層序列的中點。具體地，連接接觸有利地布置在半導體芯片的拐角附近，其中，連接接觸的中點有利地比離開半導體芯片的中點更近地離開半導體芯片的至少兩個側(cè)面。憑借連接接觸在邊緣區(qū)域或具體地優(yōu)選地在半導體層序列的拐角附近的布置，半導體芯片的中心區(qū)域有利地未由連接接觸所遮蔽，并且因此增加了半導體芯片的效率。在一個優(yōu)選的配置中，連接接觸不直接鄰接半導體層序列的側(cè)面或拐角，而是在所有側(cè)上由半導體層序列的一部分在側(cè)向方向上圍繞。這具有如下優(yōu)點:能夠?qū)崿F(xiàn)第一電接觸層與半導體層序列的第一區(qū)域之間的直接接觸，所述直接接觸在連接接觸周圍周向地延伸。以這樣的方式獲得在半導體芯片中的良好的電流效果(impression)。在一個優(yōu)選的實施例中，第一半導體區(qū)域是P型半導體區(qū)域并且第二半導體區(qū)域是η型半導體區(qū)域。因此，在此配置中，鏡面層鄰接P型半導體區(qū)域，并且第二電接觸層被引導通過貫通到達η型半導體區(qū)域。P型半導體區(qū)域面對載體基底，并且η型半導體區(qū)域面對半導體層序列的第二主區(qū)域，所述第二區(qū)域用作輻射出口區(qū)域。位于載體基底對面的第二半導體區(qū)域的表面優(yōu)選地無接觸連接。這具有如下優(yōu)點:輻射可以通過除半導體層序列的切斷中的連接接觸之外的半導體層序列的第二主區(qū)域的表面的整個區(qū)域而耦合輸出。具體地，半導體層序列的第二主區(qū)域可以設置有粗化(roughening)或I禹合輸出結(jié)構(gòu)以進一步改進福射的I禹合輸出。在另一有利的配置中，光電子半導體芯片的半導體層序列不具有生長基底。在這種情況下，半導體芯片是所謂的薄膜發(fā)光二極管芯片，其中，用于半導體層序列的外延生長的生長基底在半導體層序列連接至載體基底之后被剝離。半導體芯片優(yōu)選地借助于焊層(solder layer)連接至載體基底。具體地，半導體芯片可以在位于原始生長基底對面的側(cè)處連接至載體基底。將基于結(jié)合圖1至圖3的示例性實施例在下面對本發(fā)明進行更詳細的說明。


在附圖中:圖1A示出了穿過依照一個示例性實施例的光電子半導體芯片的橫截面的示意圖，圖1B示出了圖1A所示的光電子半導體芯片的俯視圖的示意圖，圖2A至2M示出了用于基于中間步驟來產(chǎn)生圖1A和圖1B所示的光電子半導體芯片的方法的示意圖，圖3A示出了穿過依照另一示例性實施例的光電子半導體芯片的橫截面的示意圖，以及圖3B示出了圖3A所示的光電子半導體芯片的俯視圖的示意圖。
在附圖的每種情況下，相同的或發(fā)揮相同作用的構(gòu)成部件設置有相同的附圖標記。所示的構(gòu)成部件以及構(gòu)成部件之間的尺寸關(guān)系不應被認為忠于比例。
具體實施例方式圖1A的橫截面和圖1B的俯視圖中所示的光電子半導體芯片I包含半導體層序列2，半導體層序列2具有第一導電類型的第一半導體區(qū)域3以及第二導電類型的第二半導體區(qū)域5。優(yōu)選地，第一半導體區(qū)域3是P型半導體區(qū)域，并且第二半導體區(qū)域5是η型半導體區(qū)域。有源區(qū)4布置在第一半導體區(qū)域3與第二半導體區(qū)域5之間。具體地，光電子半導體芯片I的有源區(qū)4可以是適合于發(fā)射輻射的有源區(qū)。在這種情況下，光電子半導體芯片I是發(fā)光二極管，具體地是LED。替選地，還可以想到有源區(qū)4為輻射檢測層，其中，在這種情況下光電子半導體芯片I是檢測器組件。例如，有源區(qū)4可以實現(xiàn)為Pn結(jié)、雙異質(zhì)結(jié)、單量子阱結(jié)構(gòu)或多量子阱結(jié)構(gòu)。半導體芯片I的半導體層序列2優(yōu)選地基于II1-V化合物半導體材料，具體地基于砷化物、氮化物或磷化物化合物半導體材料。以示例的方式，半導體層序列2可以包含InxAlyGa1^yN, InxAlyGa1^yP 或 InxAlyGa1IyAs,在每種情況下,其中,O ^ x ^ 1,0 ^ y ^ I以及x+y< I。在這種情況下，II1-V化合物半導體材料不必必要地具有根據(jù)以上分子式中的一個的數(shù)學上精確的組分。而且，其可以包括基本上不改變材料的物理屬性的一個或多個摻雜劑和額外的構(gòu)成物。然而，出于簡要的目的，即使這些構(gòu)成物可以被小量的其它物質(zhì)所部分取代，上述分子式也僅包括晶格的主要構(gòu)成物。半導體芯片I通過連接層21連接至載體基底10，具體地，連接層21可以是由金屬或金屬合金所構(gòu)成的焊層。對于電接觸連接，半導體芯片I具有第一電接觸層7和第二電接觸層8。第一電接觸層7電傳導地連接至第一半導體區(qū)域3，`并且第二電接觸層8電傳導地連接至第二半導體區(qū)域5。第一電接觸層7和第二電接觸層8兩者至少布置在半導體層序列2的第一主區(qū)域11和載體基底10之間的區(qū)域中，所述第一主區(qū)域面對載體基底10。第一電接觸層7和第二電接觸層8借助于電絕緣層9而互相電絕緣。電絕緣層9優(yōu)選地包含或包括氧化娃、氮化硅、氮氧化硅、氧化鋁。替選地，電絕緣層9還可以包含其它氧化物或氮化物。半導體層序列2的第二主區(qū)域12用作光電子半導體芯片I的輻射耦合輸出區(qū)域并且有利地無電接觸層，所述第二主區(qū)域位于載體基底10對面。為了改進輻射的耦合輸出，第二主區(qū)域12可以設置有耦合輸出結(jié)構(gòu)23或粗化。為了改進光電子半導體芯片的輻射效率，鏡面層6布置在半導體層序列2與載體基底10之間。鏡面層6布置于在面對載體基底10側(cè)的第一半導體區(qū)域3的下游，并且具體地可以鄰接半導體層序列2的第一主區(qū)域11。還能夠?qū)⒅虚g層(例如，薄的粘合力促進劑層)布置在第一半導體區(qū)域3與鏡面層6之間。鏡面層6具體地包含銀、鋁或包括銀或鋁的金屬合金。這些材料的特征在于在可見光譜范圍中的良好的反射率和良好的電導率。首先，鏡面層6具有將有源區(qū)4在載體基底10的方向上所發(fā)射的輻射反射至輻射耦合輸出區(qū)域12的功能。此外，鏡面層6還用于第一半導體區(qū)域3的電接觸連接。具體地，鏡面層6在面對載體基底10的側(cè)處鄰接第一電接觸層7，并且因此電傳導地連接至第一電接觸層7。
第一電接觸層7優(yōu)選地覆蓋面對載體基底10的鏡面層的界面16的主要部分。第一電接觸層7優(yōu)選地包含或包括金、鈦、鉻、氮化鈦、氮化鈦鎢或鎳。這些材料的特征在于其為電傳導的并且為另外化學惰性的事實。以這樣的方式，有利地保護鏡面層6在由第一電接觸層7所覆蓋的區(qū)域中免受腐蝕的影響。此外，鏡面層6鄰接使第一電接觸層7與第二電接觸層8互相絕緣的電絕緣層9的部分區(qū)域19。鄰接鏡面層6的電絕緣層9的部分區(qū)域19以其不鄰接光電子半導體芯片I的周圍介質(zhì)這樣的方式有利地由第二電接觸層8所覆蓋。鄰接鏡面層6的電絕緣層9的部分區(qū)域19以使得具體地潮濕不從半導體芯片I的側(cè)面通過電絕緣層9到達鏡面層6這樣的方式被密封地封裝。以這樣的方式防止潮濕敏感的鏡面層6的腐蝕。半導體層序列2具有切斷17，在切斷17中半導體層序列2被移除直至第一電接觸層7。結(jié)果，第一電接觸層7形成布置在切斷17中的外部可到達的連接接觸14。具體地，連接接觸14可以是針對接合線的連接而設置的接合片。切斷17可以借助于蝕刻方法而產(chǎn)生，并且具有例如傾斜的側(cè)面28。例如，第二電接觸層8可以經(jīng)由半導體芯片I的背部、具體地經(jīng)由電傳導載體基底10和焊層21電學地連接至外部。阻擋層22可以布置在焊層21與第二電接觸層8之間，具體地，所述阻擋層防止焊層的構(gòu)成物擴散進入第二電接觸層8，反之亦然。第二電接觸層8通過穿過第一半導體區(qū)域3和有源區(qū)4的貫通18來電傳導地連接至第二半導體區(qū)域5。在貫通18的區(qū)域中，有源區(qū)4、第一半導體區(qū)域3、鏡面層6以及第一電接觸層7借助于電絕緣層9而與第二電接觸層8絕緣。有利地，第二半導體區(qū)域5的部分區(qū)域15在側(cè)向方向上突出超過第一半導體區(qū)域
3。在其中第二半導體區(qū)域5側(cè)向地突出超過第一半導體區(qū)域3的部分區(qū)域15優(yōu)選地鄰近半導體芯片I的側(cè)面。優(yōu)選地，第二電接觸層8的至少一些區(qū)域在部分區(qū)域15中直接鄰接第二半導體區(qū)域5，在部分區(qū)域15中第二半導體區(qū)域5側(cè)向地突出超過第一半導體區(qū)域3。具體地，以這樣的方式，第二電接觸層8產(chǎn)生與第二半導體區(qū)域5的直接接觸，所述直接接觸在半導體芯片I的邊緣周向地延伸。因此，第二電接觸層8與第二半導體區(qū)域5之間的電傳導連接首先存在于貫通18的區(qū)域中，并且其次存在于部分區(qū)域15中，在部分區(qū)域15中第二半導體區(qū)域5側(cè)向地突出超過第一半導體區(qū)域3。以這種方式獲得進入半導體芯片I的尤其有效的電流效果。有利地，第二電連接層8中的其直接鄰接第二半導體區(qū)域5的部分區(qū)域15的區(qū)域不僅用作接觸層而且還用作反射層，該反射層將在載體基底10的方向上所發(fā)射的輻射的一部分朝向半導體層序列2的第二主區(qū)域12進行反射，所述第二主區(qū)域用作反射出口區(qū)域。因此，第二電連接層有利地包括具有高反射率的金屬或金屬合金，具體地，包括銀、鋁或包括銀或招的合金。此外，如果第一接觸層7也至少在一些區(qū)域中直接鄰接第一半導體區(qū)域3，則其是有利的。具體地，這可以憑借如下事實而實現(xiàn):鏡面層6不覆蓋面對載體基底10的第一半導體區(qū)域3的整個界面，而是可以從第一半導體區(qū)域3的至少一個部分區(qū)域13中省略鏡面層6。在未由鏡面層所覆蓋的第一半導體區(qū)域3的部分區(qū)域13中，第一電接觸層7直接鄰接第一半導體區(qū)域3。優(yōu)選地，直接鄰接第一電接觸層7的第一半導體區(qū)域3的部分區(qū)域13布置在連接接觸14旁。以這種方式獲得從連接接觸14到第一半導體區(qū)域13的尤其有效的電流效果。在其中第一電接觸層7直接鄰接第一半導體區(qū)域3的部分區(qū)域13具體地可以是在連接接觸14周圍周向地延伸的區(qū)域，S卩，可以具體地以環(huán)形或框架形的方式引導部分區(qū)域13在連接接觸14周圍。連接接觸14優(yōu)選地布置在半導體芯片I的中心的外部。如可以在圖1B的俯視圖中看出，連接接觸14優(yōu)選地布置在半導體芯片I的拐角附近。如果連接接觸14不直接鄰接半導體層序列2的側(cè)面24，則其是有利的。優(yōu)選地，從在側(cè)向方向上看出，連接接觸14在所有側(cè)上由半導體層序列2的一部分圍繞。這使得第一電接觸層7與第一半導體區(qū)域3的部分區(qū)域13之間的接觸能夠以在連接接觸14周圍周向地延伸的方式實現(xiàn)，以獲得進入第一半導體區(qū)域3的尤其有效的電流效果。在下面的圖2A至圖2M中，對用于產(chǎn)生光電子半導體芯片的方法的示例實施例進行描述。光電子半導體芯片的獨立構(gòu)成部件的上述有利配置以相同的方式適用于下述方法，反之亦然。在圖2A所示的方法的中間步驟中，半導體層序列2生長在生長基底20上，半導體層序列2包括第一半導體區(qū)域3、有源區(qū)4以及第二半導體區(qū)域5。生長優(yōu)選地外延地實現(xiàn)，具體地，借助于MOVPE而實現(xiàn)。半導體層序列2可以例如包含氮化物化合物半導體材料，并且生長基底20可以是藍寶石基底。第一半導體區(qū)域3優(yōu)選地是P型半導體區(qū)域，并且第二半導體區(qū)域5優(yōu)選地是η型半導體區(qū)域。在圖2Β所示的方法步驟中，氧化物層25 (例如，氧化硅層)被施加至第二半導體區(qū)域5。氧化物層25用于在隨后的光刻和蝕刻處理期間保護第一半導體區(qū)域3。在圖2C所示的中間步驟中，具體地，借助于反應離子蝕刻(RIE)對半導體層序列2光刻法地進行圖案化，其中，半導體層序列2在部分區(qū)域被恰好移除至第二半導體區(qū)域5，即，在這些區(qū)域中完全地移除第一半導體區(qū)域3和有源區(qū)4。第二半導體區(qū)域5的以這樣的方式在部分區(qū)域未被覆蓋的表面可以由電感耦合等離子蝕刻(ICP)進行處理以為之后施加連接接觸進行準備。在圖2D所示的方法步驟中，例如，通過借助于緩沖氫氟酸(Β0Ε-緩沖氧化物蝕刻)的蝕刻來再次移除之前所施加的氧化物層。此外，金屬化26被施加至之前所圖案化的半導體層序列2，所述金屬化優(yōu)選地包含銀或鋁并且形成完成的半導體芯片中鏡面層和第二電接觸層的區(qū)域。有利地，保護層(例如Pt-T1-Pt層序列(未示出))被施加至包含銀或鋁的金屬化26。在圖2Ε所示的方法步驟中，例如借助于光刻，對金屬化26進行圖案化以形成用于第一半導體區(qū)域3和第二半導體區(qū)域5的分離的接觸。布置在第一半導體區(qū)域3上的圖案化之后的金屬化的部分區(qū)域形成了完成的半導體芯片中的鏡面層6。布置在第二半導體區(qū)域5上的金屬化的區(qū)域8a形成了完成的半導體芯片中的第二電接觸層。在圖2F所示的中間步驟中，電絕緣層9施加至以這種方式所產(chǎn)生的結(jié)構(gòu)。具體地，電絕緣層9可以是氧化硅層或氮化硅層。在圖2G所示的中間步驟中，具體地，在電絕緣層9中產(chǎn)生開口以不覆蓋鏡面層6。開口可以借助于光刻而產(chǎn)生，其中，具體地，可以實現(xiàn)借助于BOE的蝕刻步驟。這使得能夠在之后的方法步驟中，接觸層可以被施加至遠離半導體層序列2的鏡面層6的界面16。電絕緣層9在一些區(qū)域中被移除直至第一半導體區(qū)域3的部分區(qū)域13。在圖2H所示的中間步驟中，施加第一電接觸層7并且對其光刻法地進行圖案化。第一電接觸層7覆蓋鏡面層6的表面，并且以這樣的方式，首先產(chǎn)生至第一半導體區(qū)域3的電連接，以及其次用作用于鏡面層6的材料的封裝。第一電接觸層7可以具體地包含或包括金、鈦、鉻、氮化鈦、氮化鈦鎢或鎳。第一電接觸層7還能夠包括多個部分層。以示例的方式，第一電接觸層7可以包括鈦層和隨后的金層。在圖21所示的中間步驟中，施加電絕緣層9以使之前所施加的第一電接觸層7絕緣。在圖2J所示的中間步驟中，在電絕緣層9中產(chǎn)生開口以不覆蓋之前所施加的第二電接觸層的部分區(qū)域8a。例如，這可以結(jié)合BOE蝕刻而光刻地被實現(xiàn)。在圖2K所示的中間步驟中，之前所生產(chǎn)的整個層結(jié)構(gòu)由第二電接觸層8所覆蓋。第二電接觸層8優(yōu)選地包含銀、鋁或包括銀或鋁的合金。第二電接觸層8用于與第二半導體區(qū)域5進行電接觸，具體地，第二半導體區(qū)域5可以是η型半導體區(qū)域。為了產(chǎn)生與第二半導體區(qū)域5的接觸，首先，第二電接觸層8在穿過第一半導體區(qū)域3和有源區(qū)4的貫通18中鄰接第二半導體區(qū)域5。此外，第二電接觸層8在第二半導體區(qū)域5沿半導體芯片I的邊緣穿行的部分區(qū)域15中鄰接第二半導體區(qū)域5。具體地，以此方式實現(xiàn)第二電接觸層8與第二半導體區(qū)域5之間的接觸，所述接觸在半導體芯片I的邊緣周圍完全周向地延伸。以這種方式獲得進入半導體芯片I的尤其有效的電流效果。在圖2L所示的中間步驟中，半導體芯片I在遠離生長基底20側(cè)處借助于焊層21而連接至載體基底10。在載體基底10連接至半導體芯片I之前，阻擋層22優(yōu)選地施加至第二電接觸層8以優(yōu)選地保護包含銀或鋁的第二電接觸層8免受焊層21的構(gòu)成物的擴散的影響。具體地，焊層21可以包含AuSn。阻擋層22例如可以包含TiWN (鈦鎢氮化物)。載體基底10優(yōu)選地是電傳導基底，例如由硅或鍺構(gòu)成的摻雜半導體晶片。在圖2M所示的中間步驟中，將生長基底20從半導體芯片I剝離。與之前的附圖相比，以旋轉(zhuǎn)180度的方式示出半導體芯片1，因為現(xiàn)在位于原始生長基底對面的載體基底10被用作半導體芯片I的單獨載體。生長基底(具體地，藍寶石基底)可以借助于例如激光剝離處理而從半導體層序列2剝離。在圖2M所示的中間步驟中，例如通過使用KOH的蝕亥IJ，使已經(jīng)從其剝離了生長基底20的半導體芯片I的主區(qū)域12額外地設置有耦合輸出結(jié)構(gòu)23。這是有利的，因為半導體芯片I的第二主區(qū)域12用作完成的光電子半導體芯片I中的輻射耦合輸出區(qū)域。在另一方法步驟中，如圖1A所示，第二半導體區(qū)域5設置有臺面結(jié)構(gòu)，以使得半導體芯片I具體地可以在第二半導體區(qū)域5中具有傾斜的側(cè)面24。此外，在第二半導體區(qū)域5中生產(chǎn)切斷17，在該切斷中第二半導體區(qū)域5被移除直至第一電接觸層7。切斷17可以具有傾斜的側(cè)面28。臺面結(jié)構(gòu)和切斷17可以借助于濕法化學蝕刻處理或借助于干法蝕刻而產(chǎn)生。憑借在切斷17中第一電接觸層7未被覆蓋的事實，第一電接觸層7在該處形成外部可到達的電連接接觸14，其具體地可以用作用于產(chǎn)生線連接的接合片?？梢詢?yōu)選地在電傳導的載體基底10的背部設置另一電連接從而以這樣的方式電連接第二電接觸層8。以這樣的方式產(chǎn)生如圖1A所示的光電子半導體芯片I的示例性實施例。如圖3A的橫截面和圖3B的俯視圖所示的光電子半導體芯片的第二示例性實施例與圖1A所示的第一示例性實施例的不同之處在于:半導體層序列2中的切斷17引導通過整個半導體層序列2直至第一電接觸層7。連接接觸14因此位于半導體層序列2的原始表面級。通過與圖1A所示的示例性實施例進行比較，圖3A所示的示例性實施例具有以下優(yōu)點:在圖1A所示的示例性實施例中，第一電接觸層7成形在鄰接連接接觸14的邊緣區(qū)域的電絕緣層9的部分區(qū)域上，并且在部分區(qū)域19中與鏡面層6接觸的電絕緣層9的該區(qū)域順次成形在所述第一電接觸層上。如果電接觸層7僅不充分地成形在由鄰接連接接觸的電絕緣層9的區(qū)域所形成的臺階(step)上，則存在電絕緣層9的這些部分區(qū)域?qū)⑴c布置在其上的電絕緣層9接觸的風險，并且以這樣的方式存在潮濕穿過鄰接周圍介質(zhì)的電絕緣層9的部分區(qū)域直至鏡面層6的風險。因為未在與鏡面層6接觸的電絕緣層9上成形與周圍介質(zhì)接觸的另外的電絕緣層，所以在圖3A所示的示例性實施例中避免了上述風險。然而，在圖3A所示的示例性實施例中，另外的電絕緣層27需要至少施加至切斷17的側(cè)面28以保護在那里未被覆蓋的有源區(qū)4。此額外的電絕緣層27例如可以施加至除連接接觸14之外的、半導體芯片I的遠離載體基底10的整個第二主區(qū)域12。本發(fā)明不由基于示例性實施例的說明書所限制。相反，本發(fā)明包含任何新穎的特征并且還包含特征的任何組合，其具體地包括專利的權(quán)利要求中的特征的任何組合，即使此特征或此組合自身未在專利的權(quán)利要求或示例性實施例中明確地說明。
權(quán)利要求
1.一種光電子半導體芯片(I)，包括: 半導體層序列(2)，所述半導體層序列(2)具有第一導電類型的第一半導體區(qū)域(3)、第二導電類型的第二半導體區(qū)域(5)以及有源區(qū)(4)，所述有源區(qū)(4)布置在所述第一半導體區(qū)域(3)與所述第二半導體區(qū)域(5)之間， 載體基底(10)，其中，所述半導體層序列(2)具有面對所述載體基底(10)的第一主區(qū)域(11)和位于對面的第二主區(qū)域(12)， 第一電接觸層(7)和第二電接觸層(8)，所述第一電接觸層(7)和所述第二電接觸層(8)至少布置在所述載體基底(10)與所述半導體層序列(2)的所述第一主區(qū)域(11)之間的區(qū)域中，其中，所述第二電接觸層(8)被引導通過所述第一半導體區(qū)域(3)和所述有源區(qū)(4)中的貫通(18)到達所述第二半導體區(qū)域(5)， 電絕緣層(9 )，所述電絕緣層(9 )使所述第一電接觸層(7 )與所述第二電接觸層(8 )互相絕緣，以及 鏡面層(6)，所述鏡面層(6)布置在所述半導體序列(2)與所述載體基底(10)之間， 其中， 所述鏡面層(6)鄰接所述第一電接觸層(7)的部分區(qū)域和所述電絕緣層(9)的部分區(qū)域(19)，其中，面對所述載體基底(10)的所述鏡面層(6)的界面(16)的主要部分由所述第一電接觸層(7)所覆蓋， 鄰接所述鏡面層(6)的所述電絕緣層(9)的所述部分區(qū)域(19)以其不鄰接所述光電子半導體芯片(1)的周圍介質(zhì)這樣的方式，由所述第二電接觸層(8)所覆蓋，以及 所述半導體層序列(2)具有切斷(17)，在所述切斷(17)中，所述第一電接觸層(7)未被覆蓋以形成連接接觸(14)。
2.根據(jù)權(quán)利要求1所述的光電子半導體芯片， 其中，所述第一電接觸層(7)包含金、鈦、鉻、氮化鈦、氮化鈦鎢或鎳。
3.根據(jù)前述權(quán)利要求中任一項所述的光電子半導體芯片， 其中，所述鏡面層(6)包含銀、鋁或銀或鋁的合金。
4.根據(jù)前述權(quán)利要求中任一項所述的光電子半導體芯片， 其中，所述第二電接觸層(8)包含銀、鋁或銀或鋁的合金。
5.根據(jù)前述權(quán)利要求中任一項所述的光電子半導體芯片， 其中，所述電絕緣層(9 )包含氧化硅、氮化硅、氮氧化硅或氧化鋁。
6.根據(jù)前述權(quán)利要求中任一項所述的光電子半導體芯片， 其中，所述第一電接觸層(7)直接鄰接布置在所述連接接觸(14)旁的所述第一半導體區(qū)域(3)的部分區(qū)域(13)。
7.根據(jù)前述權(quán)利要求中任一項所述的光電子半導體芯片， 其中，所述第二半導體區(qū)域(5)的部分區(qū)域(15)側(cè)向地突出超過所述第一半導體區(qū)域(3)。
8.根據(jù)權(quán)利要求7所述的光電子半導體芯片， 其中，所述第二電接觸層(8)在所述部分區(qū)域(15)中至少部分地直接鄰接所述第二半導體區(qū)域(5)，在所述部分區(qū)域(15)中所述第二半導體區(qū)域(5)側(cè)向地突出超過所述第一半導體區(qū)域(3)。
9.根據(jù)權(quán)利要求8所述的光電子半導體芯片， 其中，所述第二電接觸層(8)形成到所述半導體層序列(2)的所述第二半導體區(qū)域(5)的周向延伸接觸，所述周向延伸接觸被完全地引導在所述第一半導體區(qū)域(3)周圍。
10.根據(jù)前述權(quán)利要求中任一項所述的光電子半導體芯片， 其中，所述連接接觸(14)布置在所述半導體芯片(I)的中心的外部。
11.根據(jù)前述權(quán)利要求中任一項所述的光電子半導體芯片， 其中，如在側(cè)向方向上看出，所述連接接觸(14)在所有側(cè)上由所述半導體層序列(2)的一部分圍繞。
12.根據(jù)前述權(quán)利要求中任一項所述的光電子半導體芯片， 其中，所述第一半導體區(qū)域(3)是P型半導體區(qū)域。
13.根據(jù)前述權(quán)利要求中任一項所述的光電子半導體芯片， 其中，所述第二半導體區(qū)域(5)是η型半導體區(qū)域。
14.根據(jù)前述權(quán)利要求中任一項所述的光電子半導體芯片， 其中，所述半導體層序列(2 )不具有生長基底(20 )。
15.根據(jù)前述權(quán)利要求中任一項所述的光電子半導體芯片， 其中，所述半導體芯片(I)借助`于焊層(21)連接至所述載體基底(10 )。
全文摘要
具體說明了一種光電子半導體芯片，其包括半導體層序列(2)和載體基底(10)，其中，第一電接觸層(7)和第二電接觸層(8)至少布置在載體基底(10)與半導體層序列(2)之間的區(qū)域中并且通過電絕緣層(9)而互相電絕緣；以及包括布置在半導體層序列(2)與載體基底(10)之間的鏡面層(6)。鏡面層(6)鄰接第一電接觸層(7)的部分區(qū)域和電絕緣層(9)的部分區(qū)域(19)，其中，鄰接鏡面層(6)的電絕緣層(9)的部分區(qū)域(19)以其不鄰接光電子半導體芯片(1)的周圍介質(zhì)這樣的方式，由第二電接觸層(8)所覆蓋。半導體層序列(2)具有切斷(17)，在切斷(17)中第一電接觸層(7)未被覆蓋以形成連接接觸(14)。
文檔編號H01L33/00GK103109382SQ201180044299
公開日2013年5月15日 申請日期2011年8月22日 優(yōu)先權(quán)日2010年9月17日
發(fā)明者卡爾·恩格爾, 馬庫斯·毛特, 安德烈亞斯·魏瑪, 盧茨·赫佩爾, 帕特里克·羅德, 于爾根·莫斯布格爾, 諾溫·文馬爾姆 申請人:歐司朗光電半導體有限公司