專利名稱：具有金屬替換柵極的晶體管及其制造方法
具有金屬替換柵極的晶體管及其制造方法
背景技術：
晶體管是種類繁多的集成電路中常見的半導體器件。晶體管基本上是開關。當對晶體管柵極施加大于閾值電壓的電壓時，該開關導通，電流流過晶體管。當柵極上的電壓小于閾值電壓時，該開關關斷，電流不會流過晶體管。傳統(tǒng)上，晶體管柵極為多晶硅柵扱。具有多晶硅柵極的晶體管相對容易制造，并且具有多晶硅柵極的晶體管的運行效果是公知的。但是，由于包括晶體管的集成電路的功耗和運行速度被優(yōu)化，因此，最近晶體管已為金屬柵極。具有金屬柵極的晶體管可通過兩種一般方法制造。可以先制造多晶硅柵極，然后在后續(xù)半導體處理期間用金屬柵極替換該多晶硅柵扱。此方法被稱為“后柵極(gatelast)”法，并且在金屬柵極替換多晶硅柵極的情況下，金屬柵極被視為鑲嵌柵極或替換柵極。第二種方法制造金屬柵極而不先制造多晶硅柵極，該方法被稱為“先柵極(gatefirst)，，法。

發(fā)明內容
本發(fā)明的一個實施例的方法用于制造晶體管。所述方法去除襯底的摻雜區(qū)之上的多晶硅柵極并在所述襯底之上形成掩模層，以便通過所述掩模層內的孔暴露所述摻雜區(qū)。所述方法在所述掩模層的頂表面和側表面上以及在通過所述孔暴露的所述摻雜區(qū)的頂表面上沉積界面層。所述方法在所述界面層上沉積適于以下中的一者或多者的層:降低所述晶體管的閾值電壓以及減小所述晶體管的反型層(inversion layer)的厚度。所述方法在所述掩模層的所述孔內形成導電插塞(plug)。所述界面層、所述界面層上的所述層，以及所述導電插塞一起作為所述晶體管的替換柵扱。本發(fā)明的另ー實施例的方法也用于制造晶體管。所述方法去除襯底的P摻雜區(qū)之上的第一多晶硅柵極，去除所述襯底的n摻雜區(qū)之上的第二多晶硅柵極，并在所述襯底上形成掩模層，以便通過所述掩模層內的孔暴露所述P摻雜區(qū)和所述n摻雜區(qū)。所述方法用第一臨時層覆蓋所述掩模層內的使所述n摻雜區(qū)暴露的所述孔。在用所述第一臨時層覆蓋所述掩模層內的使所述n摻雜區(qū)暴露的所述孔的同時，所述方法在所述掩模層的頂表面和側表面上以及在通過所述孔暴露的所述P摻雜區(qū)的頂表面上沉積第一界面層。在用所述第一臨時層覆蓋所述掩模層內的使所述n摻雜區(qū)暴露的所述孔的同時，所述方法還在所述第一界面層上沉積適于以下中的一者或多者的第一層:降低所述晶體管的閾值電壓以及減小所述晶體管的反型層的厚度。所述方法去除所述第一臨時層，并用第二臨時層覆蓋所述掩模層內的使所述P摻雜區(qū)暴露的所述孔。在用所述第二臨時層覆蓋所述掩模層內的使所述p摻雜區(qū)暴露的所述孔的同吋，所述方法在所述掩模層的頂表面和側表面上以及在通過所述孔暴露的所述n摻雜區(qū)的頂表面上沉積第二界面層。在用所述第二臨時層覆蓋所述掩模層內的使所述P摻雜區(qū)暴露的所述孔的同時，所述方法還在所述第二界面層上沉積適于以下中的一者或多者的第二層:降低所述晶體管的閾值電壓以及減小所述晶體管的反型層的厚度，所述第二層不同于所述第一層。所述方法去除所述第二臨時層，并在所述掩模層的每個孔內形成導電插塞。所述第一界面層、所述第一界面層上的所述第一層以及使所述P摻雜區(qū)暴露的所述孔內的所述導電插塞作為所述晶體管的用于所述P摻雜區(qū)的第一替換柵扱。所述第二界面層、所述第ニ界面層上的所述第二層以及使所述n摻雜區(qū)暴露的所述孔內的所述導電插塞作為所述晶體管的用于所述n摻雜區(qū)的第二替換柵扱。本發(fā)明的又一實施例的方法也用于形成晶體管。所述方法在摻雜區(qū)之上的多晶硅柵極的側表面上形成垂直間隔物(spacer)。所述方法用硅化物替換所述摻雜區(qū)的這樣的一部分，該部分位于從所述摻雜區(qū)的頂表面開始的每個垂直間隔物的ー側。所述方法在所述襯底之上以及在所述多晶硅柵極之上形成掩模層，所述掩模層包括氮化物。所述方法蝕刻所述掩模層以暴露所述多晶硅柵極，并去除所述多晶硅柵扱。所述方法在所述掩模層的頂表面和側表面上以及在通過所述孔暴露的所述摻雜區(qū)的頂表面上沉積界面層。所述方法在所述界面層上沉積適于以下中的一者或多者的層:降低所述晶體管的閾值電壓以及減小所述晶體管的反型層的厚度。所述方法在所述掩模層的所述孔內沉積功函數金屬，并在所述掩模層的所述孔內的所述功函數金屬之上沉積第二金屬。所述功函數金屬和所述第二金屬為導電插塞。所述界面層、所述界面層上的所述層，以及所述導電插塞一起作為所述晶體管的替換柵極。根據本發(fā)明的一個實施例的半導體晶體管器件包括襯底、位于所述襯底內并通過所述襯底暴露的摻雜區(qū)、位于所述襯底之上的掩模層以及位于所述掩模層內并位于所述摻雜區(qū)之上的金屬替換柵極(replacement metal gate)。所述金屬替換柵極包括界面層,所述界面層鄰近所述掩模層的側表面并鄰近所述摻雜區(qū)的頂表面。所述金屬替換柵極還包括至少部分地擴散到所述界面層中以實現(xiàn)以下中的一者或多者的層:降低所述晶體管的閾值電壓以及減小所述半導體晶體管器件的反型層的厚度。本發(fā)明的另ー實施例的半導體晶體管器件包括襯底、位于所述襯底內并通過所述襯底暴露的P摻雜區(qū)、位于所述襯底內并通過所述襯底暴露的n摻雜區(qū)、位于所述襯底之上的掩模層。所述半導體晶體管器件還包括位于所述掩模層內并位于所述P摻雜區(qū)之上的第一金屬替換柵極，以及位于所述掩模層內并位于所述n摻雜區(qū)之上的第二金屬替換柵扱。所述第一金屬替換柵極包括鄰近所述掩模層的側表面并鄰近所述P摻雜區(qū)的頂表面的第一界面層，以及至少部分地擴散到所述第一界面層中以實現(xiàn)以下中的一者或多者的第一層:降低所述晶體管的閾值電壓以及減小所述半導體晶體管器件的反型層的厚度。所述第ニ金屬替換柵極包括鄰近所述掩模層的側表面并鄰近所述n摻雜區(qū)的頂表面的第二界面層，以及至少部分地擴散到所述第二界面層中以實現(xiàn)以下中的一者或多者的第二層:降低所述晶體管的閾值電壓以及減小所述半導體晶體管器件的反型層的厚度。所述第二層不同于所述第一層。


現(xiàn)在將參考附圖僅通過實例描述本發(fā)明的實施例，在附圖中:圖1A是根據本發(fā)明的實施例用于制造具有金屬替換柵極的晶體管的方法的第一部分的流程圖。圖1B是根據本發(fā)明的實施例用于制造具有金屬替換柵極的晶體管的方法的第二部分的流程圖。圖2A是根據本發(fā)明的實施例在已執(zhí)行了圖1A的部分102之后的示范性晶體管的圖。圖2B是根據本發(fā)明的實施例在已執(zhí)行了圖1A的部分106、108和110之后的示范
性晶體管的圖。圖2C是根據本發(fā)明的實施例在已執(zhí)行了圖1A的部分112和114之后的示范性晶體管的圖。圖2D是根據本發(fā)明的實施例在已執(zhí)行了圖1A的部分116、118和119之后的示范性晶體管的圖。圖2E是根據本發(fā)明的實施例在已執(zhí)行了圖1B的部分126、128、130和132之后的示范性晶體管的圖。圖2F是根據本發(fā)明的實施例在已執(zhí)行了圖1B的部分140和142之后的示范性晶體管的圖。
具體實施例方式在下面對本發(fā)明的示例性實施例的詳細描述中，參考構成該描述的一部分的附圖。在所述附圖中，通過示例示出了其中可以實施本發(fā)明的特定示例性實施例。以使得本領域的技術人員能夠實施本發(fā)明的足夠詳細的程度描述這些實施例?？梢允褂闷渌鼘嵤├?，并且在不偏離本發(fā)明的精神或范圍的情況下，可以做出邏輯上、機械上和其它方面的改變。因此，下面的詳細描述不應被視為限制性的，本發(fā)明的實施例的范圍僅由所附權利要求限定。如背景技術部分中所述，最近已經開始制造具有替代多晶硅柵極的金屬柵極的晶體管。制造具有金屬柵極的晶體管通常比制造具有多晶硅柵極的晶體管更難。更具體地說，制造具有金屬替換柵極的晶體管比制造具有多晶硅柵極的晶體管更難。本發(fā)明的實施例涉及制造具有金屬替換柵極的晶體管。本發(fā)明的實施例提供這樣的制造方法:其中，所得到的晶體管的閾值電壓以及所得到的晶體管的反型層的厚度都減小。因此，與采用現(xiàn)有晶體管的可比的集成電路相比，采用本發(fā)明的晶體管的集成電路功耗更小且運行頻率更高。圖1A和IB分別示出根據本發(fā)明的實施例用于制造半導體晶體管器件的方法100的第一部分和第二部分。提供這樣的襯底:在該襯底內具有P摻雜區(qū)和n摻雜區(qū),且在p摻雜區(qū)和n摻雜區(qū)之上具有多晶硅柵極(102)。在一個實施例中，襯底本身也可以是多晶硅。柵極用于晶體管。包括摻雜區(qū)和位于摻雜區(qū)之上的多晶硅柵極的襯底可以常規(guī)地形成。在一個實施例中，柵極與襯底之間還具有蝕刻停止層。圖2A示出根據本發(fā)明的實施例在已執(zhí)行了部分102之后的示范性晶體管200的一部分。晶體管200還可以被稱為半導體晶體管器件。晶體管200包括襯底202以及位于襯底202內的p摻雜區(qū)204和n摻雜區(qū)206。在p摻雜區(qū)204之上具有多晶硅柵極208，且在n摻雜區(qū)206之上具有多晶硅柵極210。此外，在多晶硅柵極208和210與襯底202之間具有蝕刻停止層211。在一個實施例中，蝕刻停止層211可以是氧化硅或氮化硅。返回參考圖1A，從襯底去除多晶硅柵極并在襯底之上形成掩模層，以便通過在掩模層內的對應孔暴露摻雜區(qū)(104)。在一個實施例中，可以如下執(zhí)行部分104。在多晶娃柵極的側表面上形成垂直間隔物(106)。垂直間隔物可以為氮化硅、氧氮化硅、氧化硅或另一材料；但是，垂直間隔物和蝕刻停止層必須為不同的材料。垂直間隔物可通過以下方式形成:在襯底和多晶硅柵極之上沉積層，然后蝕刻該層，以便僅保留位于多晶硅柵極的側表面上的層。在間隔物的每ー側用硅化物替換摻雜區(qū)的一部分(108)。硅化物的目的是為了降低晶體管的源極和漏極與后續(xù)形成的接觸之間的接觸電阻。部分108可以是蝕刻暴露的摻雜區(qū)，然后在所產生的空間中沉積硅化物。然后在襯底之上和多晶硅柵極之上形成掩模層
(110)，并對正形成的晶體管進行化學機械平面化(CMP)，以從多晶硅柵極的頂表面去除掩模層(112)。掩模層可以是氧化硅或氮化硅。然后去除多晶硅柵極和蝕刻停止層(114)。圖2B示出根據本發(fā)明的實施例在已執(zhí)行了部分106、108和110之后的晶體管200的一部分。已在多晶硅柵極208和210的側表面上形成垂直間隔物212。已用硅化物替換位于間隔物212側面的p摻雜區(qū)204和n摻雜區(qū)206的部分。已在襯底202和多晶硅柵極210之上沉積諸如氮化物的掩模層216。圖2C示出根據本發(fā)明的實施例在已執(zhí)行了部分112和114之后的晶體管200的一部分。已對晶體管200進行了 CMP以暴露多晶硅柵極210，并且已例如通過蝕刻直到已到達蝕刻停止層211，去除了多晶硅柵極210。在多晶硅210原先所在位置處形成孔218和220?？?18對應于p摻雜區(qū)204并通過掩模層216暴露p摻雜區(qū)204，而孔220對應于n摻雜區(qū)206并通過掩模層216暴露n摻雜區(qū)206。由于不再需要層211，因此去除在孔218和220內暴露的蝕刻停止層211。返回參考圖1A，用第一臨時層覆蓋掩模層內的使n摻雜區(qū)暴露的孔(116)。然后在掩模層的頂表面和側表面上以及在通過其對應的孔暴露的P摻雜區(qū)的頂表面上形成第一界面層(118)。該界面層可以為氧化硅、氧氮化硅或另一材料。該界面層可以在襯底表面處理工藝(例如，熱氧化、等離子體氮化或沉積)期間形成。然后在第一界面層上沉積第一層
(119)?？梢砸匀N不同方式在部分119中在第一界面層上沉積第一層。第一，可以在第一界面層上沉積金屬層或金屬氧化物層，接著沉積高k介電層。金屬層或金屬氧化物層以及高k介電層一起被視為在第一界面層上沉積的第一層。金屬層或金屬氧化物層可以為鑭、镥、氧化鑭或氧化镥以及其它金屬和其它金屬氧化物，高k介電層可以為氧化鉿、氧化鈦或氧化鋯以及其它高k電介質。第二，可以在第一界面層上沉積高k介電層，接著沉積金屬層或金屬氧化物層。高k介電層和金屬層或金屬氧化物層一起被視為在第一界面層上沉積的第一層。如上,金屬層或金屬氧化物層可以為鑭、镥、氧化鑭或氧化镥以及其它金屬和其它金屬氧化物，高k介電層可以為氧化鉿、氧化鈦或氧化鋯以及其它高k電介質。第三，可以在第一界面層上沉積其中已混合有金屬的高k介電材料層。如上，金屬可以為鑭或镥以及其它金屬，其中已混合有金屬的高k介電層可以為氧化鉿、氧化鈦或氧化鋯以及其它高k電介質。在所有三種方式中，金屬擴散到第一界面層中。擴散到第一界面層中的金屬為所得到的半導體晶體管器件提供較低閾值電壓和較薄反型層。已經發(fā)現(xiàn)，通過在第一界面層上沉積金屬層或者通過在第一界面層上沉積金屬氧化物層，擴散到界面層中的金屬以及所得到的金屬浸潰的界面層使得半導體器件的閾值電壓和反型層厚度減小。圖2D示出根據本發(fā)明的實施例在已執(zhí)行了部分116、118和119之后的晶體管200的一部分。用第一臨時層222覆蓋孔220,該第一臨時層222可以為氧化娃。層224代表第一界面層和沉積在第一界面層上的第一層二者。因此，層224包括其中已擴散金屬的界面層，以及高k介電層。參考圖1B，例如通過蝕刻，去除第一臨時層(126)，用第二臨時層覆蓋掩模層內的使P摻雜區(qū)暴露的孔(128)。然后在掩模層的頂表面和側表面上以及在通過其對應的孔暴露的n摻雜區(qū)的頂表面上沉積第二界面層(130)。第二界面層可以由與第一界面層相同的材料以與第一界面層相同的方式形成，如上面關于部分118所述。然后在第二界面層上沉積第二層(132)?？梢砸匀缟纤鲈诓糠?19中將第一層沉積在第一界面層上相同的三種不同方式中的任ー種，在部分132中將第二層沉積在第二界面層上。因此，第一，可以在第二界面層上沉積金屬層或金屬氧化物層，接著沉積高k介電層。金屬層或金屬氧化物層以及高k層一起被視為在第二界面層上沉積的第二層。金屬層或金屬氧化物層可以為鋁或氧化鋁以及其它金屬和其它金屬氧化物，高k介電層可以為氧化鉿、氧化鈦或氧化鋯以及其它高k電介質。第二，可以在第二界面層上沉積高k介電層，接著沉積金屬層或金屬氧化物層。高k介電層和金屬層或金屬氧化物層一起被視為在第二界面層上沉積的第二層。如上所述，金屬層或金屬氧化物層可以為鋁或氧化鋁以及其它金屬和其它金屬氧化物，高k介電層可以為氧化鉿、氧化鈦或氧化鋯以及其它高k電介質。第三，可以在第二界面層上沉積其中已混合有金屬的高k介電材料層。與上面一樣，金屬可以為鋁以及其它金屬，其中混合有金屬的高k介電層可以為氧化鉿、氧化鈦或氧化鋯以及其它高k電介質。在所有三種方式中，金屬擴散到第二界面層中。應注意，在部分132中作為在第二界面層上沉積的第二層的部分的金屬不同于在部分119中作為在第一界面層上沉積的第一層的部分的金屬。例如，在p摻雜區(qū)之上的第一界面層上沉積的金屬可以為鑭或镥，而在n摻雜區(qū)之上的第二界面層上沉積的金屬可以為鋁。這是因為n場效應晶體管(n-FET)和p_FET必須具有相反的電荷極性以降低其閾值電壓。圖2E示出根據本發(fā)明的實施例在已執(zhí)行了部分126、128、130和132之后的晶體管200的一部分。已去除第一臨時層222，并且已用第二臨時層226覆蓋孔218，所述第二臨時層226可以為氧化硅。層228代表在部分130中沉積的第二界面層和在部分132中沉積在第二界面層上的第二層二者。因此，層228包括使金屬在其中擴散的界面層以及高k介電層。返回參考圖1B，去除第二臨時層(140)，并且在每個摻雜區(qū)之上的孔內形成導電插塞(142)。在一個實施例中，通過在每個孔內沉積功函數金屬(144)，然后在該功函數金屬之上沉積諸如招的金屬(146),在姆個孔內形成導電插塞?？梢栽诓糠?44和146之間執(zhí)行反應離子蝕刻或另ー類型蝕刻?？梢栽诓糠?46之后(例如通過化學機械平面化)來平面化半導體晶體管器件。功函數金屬可以為氮化鈦，且在功函數金屬之上沉積的金屬可以為鋁。該功函數金屬的目的是為了調整用于n-FET和p-FET的閾值電壓。由功函數金屬導致的閾值電壓調整是對由界面層內的金屬擴散導致的閾值電壓調整的補充。應注意，導電插塞與界面層以及在界面層上沉積的第一和第二層一起構成通過方法100形成的半導體晶體管器件的替換柵扱。作為在界面層上沉積第一和第二層的結果，在界面層內擴散的金屬的存在使半導體晶體管器件具有特定的性質，如上所述。這些特性即為降低的閾值電壓和減小的反型層厚度。圖2F示出根據本發(fā)明的實施例在已執(zhí)行了部分140和142之后的晶體管200。已去除了第二臨時層226。已在p摻雜區(qū)204之上的孔218內形成導電插塞230。同樣，已在n摻雜區(qū)206之上的孔220內形成導電插塞232。已經描述了方法100，從而制成具有兩個金屬替換柵極的半導體晶體管器件。但是，在本發(fā)明的其它實施例中，可以制造僅具有一個替換柵極的半導體晶體管。也就是說，替代具有兩個其上有替換柵極的摻雜區(qū)，可以僅具有ー個其上有替換柵極的摻雜區(qū)。最后，應注意，盡管在此示例和描述了具體實施例，但是本領域的普通技術人員將理解，可以用適合于實現(xiàn)同一目的的任何設置來替代所示出的具體實施例。本申請由此旨在涵蓋本發(fā)明的實施例的任何變通或變型。因此，本發(fā)明顯然g在僅由權利要求及其等價物限定。
權利要求
1.一種制造晶體管的方法，包括: 去除襯底的摻雜區(qū)之上的多晶硅柵極； 在所述襯底之上形成掩模層，以便通過所述掩模層內的孔暴露所述摻雜區(qū)； 在所述掩模層的頂表面和側表面上以及在通過所述孔暴露的所述摻雜區(qū)的頂表面上沉積界面層； 在所述界面層上沉積適于以下中的一者或多者的層:降低所述晶體管的閾值電壓以及減小所述晶體管的反型層的厚度；以及 在所述掩模層的所述孔內形成導電插塞， 其中所述界面層、 所述界面層上的所述層以及所述導電插塞一起作為所述晶體管的替換柵扱。
2.根據權利要求1的方法，其中在所述界面層上沉積所述層包括: 在所述界面層上沉積金屬層或金屬氧化物層，來自所述金屬層或所述金屬氧化物層的金屬擴散到所述界面層中；以及 在所述金屬層或所述金屬氧化物層上沉積高k介電層。
3.根據權利要求1的方法，其中在所述界面層上沉積所述層包括: 在所述界面層上沉積高k介電層；以及 在所述高k介電層上沉積金屬層或金屬氧化物層，來自所述金屬層或所述金屬氧化物層的金屬擴散到所述界面層中。
4.根據權利要求1的方法，其中在所述界面層上沉積所述層包括: 在所述界面層上沉積其中已混合有金屬的高k介電層，其中所述金屬將擴散到所述界面層中。
5.根據權利要求1的方法，其中在所述界面層上沉積所述層導致金屬擴散到所述界面層中，所述金屬包括鑭、镥和鋁中的ー種。
6.根據權利要求1的方法，其中在所述掩模層的所述孔內形成所述導電插塞包括: 在所述掩模層的所述孔內沉積功函數金屬；以及 在所述掩模層的所述孔內的所述功函數金屬之上沉積第二金屬。
7.根據權利要求1的方法，包括: 去除襯底的P摻雜區(qū)之上的第一多晶硅柵極； 去除所述襯底的n摻雜區(qū)之上的第二多晶硅柵極； 在所述襯底之上形成掩模層，以便通過所述掩模層內的孔暴露所述P摻雜區(qū)和所述n慘雜區(qū)； 用第一臨時層覆蓋所述掩模層內的使所述n摻雜區(qū)暴露的所述孔； 在用所述第一臨時層覆蓋所述掩模層內的使所述n摻雜區(qū)暴露的所述孔的同時，在所述掩模層的頂表面和側表面上以及在通過所述孔暴露的所述P摻雜區(qū)的頂表面上沉積第一界面層，并且在所述第一界面層上沉積適于以下中的一者或多者的第一層:降低所述晶體管的閾值電壓以及減小所述晶體管的反型層的厚度； 去除所述第一臨時層； 用第二臨時層覆蓋所述掩模層內的使所述P摻雜區(qū)暴露的所述孔； 在用所述第二臨時層覆蓋所述掩模層內的使所述P摻雜區(qū)暴露的所述孔的同時，在所述掩模層的頂表面和側表面上以及在通過所述孔暴露的所述n摻雜區(qū)的頂表面上沉積第ニ界面層，并在所述第二界面層上沉積適于以下中的一者或多者的第二層:降低所述晶體管的閾值電壓以及減小所述晶體管的反型層的厚度，所述第二層不同于所述第一層； 去除所述第二臨時層；以及 在所述掩模 層的每個孔內形成導電插塞， 其中所述第一界面層、所述第一界面層上的所述第一層以及使所述P摻雜區(qū)暴露的所述孔內的所述導電插塞作為所述晶體管的用于所述P摻雜區(qū)的第一替換柵扱， 且其中所述第二界面層、所述第二界面層上的所述第二層以及使所述n摻雜區(qū)暴露的所述孔內的所述導電插塞作為所述晶體管的用于所述n摻雜區(qū)的第二替換柵扱。
8.根據權利要求7的方法，其中所述第一層包括鋁，且所述第二層包括鑭和镥中的一種。
9.根據權利要求7的方法，其中在所述第一界面層上沉積所述第一層包括: 在所述第一界面層上沉積金屬層或金屬氧化物層，來自所述金屬層或所述金屬氧化物層的金屬擴散到所述第一界面層中；以及 在所述金屬層或所述金屬氧化物層上沉積高k介電層。
10.根據權利要求7的方法，其中在所述第一界面層上沉積所述第一層包括: 在所述第一界面層上沉積高k介電層；以及 在所述高k介電層上沉積金屬層或金屬氧化物層，來自所述金屬層或所述金屬氧化物層的金屬擴散到所述第一界面層中。
11.根據權利要求7的方法，其中在所述第一界面層上沉積所述第一層包括: 在所述第一界面層上沉積其中已混合有金屬的高k介電層， 其中所述金屬將擴散到所述第一界面層中。
12.根據權利要求7的方法，其中在所述第二界面層上沉積所述第二層包括: 在所述第二界面層上沉積金屬層或金屬氧化物層，來自所述金屬層或所述金屬氧化物層的金屬擴散到所述第二述界面層中；以及 在所述金屬層或所述金屬氧化物層上沉積高k介電層。
13.根據權利要求7的方法，其中在所述第二界面層上沉積所述第二層包括: 在所述第二界面層上沉積高k介電層；以及 在所述高k介電層上沉積金屬層或金屬氧化物層，來自所述金屬層或所述金屬氧化物層的金屬擴散到所述第二界面層中。
14.根據權利要求7的方法，其中在所述第二界面層上沉積所述第二層包括: 在所述第二界面層上沉積其中已混合有金屬的高k介電層， 其中所述金屬將擴散到所述第二界面層中。
15.一種形成晶體管的方法，包括: 在摻雜區(qū)之上的多晶硅柵極的側表面上形成垂直間隔物； 用硅化物替換所述摻雜區(qū)的這樣的一部分，該部分位于從所述摻雜區(qū)的頂表面開始的每個垂直間隔物的ー側； 在所述襯底之上以及在所述多晶硅柵極之上形成掩模層，所述掩模層包括氮化物； 蝕刻所述掩模層以暴露所述多晶硅柵極；去除所述多晶硅柵極； 在所述掩模層的頂表面和側表面上以及在通過所述孔暴露的所述摻雜區(qū)的頂表面上沉積界面層； 在所述界面層上沉積適于以下中的一者或多者的層:降低所述晶體管的閾值電壓以及減小所述晶體管的反型層的厚度； 在所述掩模層的所述孔內沉積功函數金屬；以及 在所述掩模層的所述孔內的所述功函數金屬之上沉積第二金屬，所述功函數金屬和所述第二金屬作為導電插塞， 其中所述界面層、所述界面層上的所述層以及所述導電插塞一起作為所述晶體管的替換柵扱。
16.根據權利要求15的方法，其中在所述界面層上沉積所述層包括: 在所述界面層上沉積金屬層或金屬氧化物層，來自所述金屬層或所述金屬氧化物層的金屬擴散到所述界面層中；以及 在所述金屬層或所述金屬氧化物層上沉積高k介電層。
17.根據權利要求15的方法，其中在所述界面層上沉積所述層包括: 在所述界面層上沉積高k介電層；以及 在所述高k介電層上沉積金 屬層或金屬氧化物層， 以便來自所述金屬層或所述金屬氧化物層的金屬擴散到所述界面層中。
18.根據權利要求15的方法，其中在所述界面層上沉積所述層包括: 在所述界面層上沉積其中已混合有金屬的高k介電層， 以便所述金屬擴散到所述界面層中。
19.根據權利要求15的方法，其中在所述界面層上沉積所述層導致金屬擴散到所述界面層中，所述金屬包括鑭、镥和鋁中的ー種。
20.一種半導體晶體管器件，包括: 襯底； 摻雜區(qū),其位于所述襯底內并通過所述襯底暴露； 掩模層，其位于所述襯底之上；以及 金屬替換柵極，其位于所述掩模層內并位于所述摻雜區(qū)之上， 其中所述金屬替換柵極包括: 界面層，其鄰近所述掩模層的側表面并鄰近所述摻雜區(qū)的頂表面；以及至少部分地擴散到所述界面層中以實現(xiàn)以下中的一者或多者的層:降低所述晶體管的閾值電壓以及減小所述半導體晶體管器件的反型層的厚度。
21.根據權利要求16的半導體晶體管器件，其中所述層包括: 金屬層或金屬氧化物層；以及 高k介電層。
22.根據權利要求21的半導體晶體管器件，其中所述金屬層為鋁層、镥層和鑭層中的ー種，所述金屬氧化物層為氧化鋁層、氧化镥層和氧化鑭層中的ー種，且所述高k介電層為氧化鉿層、氧化鈦層和氧化鋯層中的ー種。
23.根據權利要求16的半導體晶體管器件，其中所述層包括其中已混合有金屬的高k介電材料。
24.根據權利要求23的半導體晶體管器件，其中所述金屬為鋁、镥和鑭中的ー種，且所述高k介電材料為氧化鉿、氧化鈦和氧化鋯中的ー種。
25.一種半導體晶體管器件，包括: 襯底； P摻雜區(qū),其位于所述襯底內并通過所述襯底暴露； n摻雜區(qū),其位于所述襯底內并通過所述襯底暴露； 掩模層，其位于所述襯底之上； 第一金屬替換柵扱，其位于所述掩模層內并位于所述P摻雜區(qū)之上，包括第一界面層和第一層，所述第一界面層鄰近所述掩模層的側表面并鄰近所述P摻雜區(qū)的頂表面，所述第一層至少部分地擴散到所述第一界面層中以實現(xiàn)以下中的一者或多者:降低所述晶體管的閾值電壓以及減小所述半導體晶體管器件的反型層的厚度；以及 第二金屬替換柵扱，其位于所述掩模層內并位于所述n摻雜區(qū)之上，包括第二界面層和第二層，所述第二界面層鄰近所述掩模層的側表面并鄰近所述n摻雜區(qū)的頂表面，所述第二層至少部分地擴散到所述第二界面層中以實現(xiàn)以下中的一者或多者:降低所述晶體管的閾值電壓以及減小所述半導體晶體管器件的反型層的厚度， 其中所述第二層不同于所 述第一層。
全文摘要
通過去除襯底的摻雜區(qū)之上的多晶硅柵極并在所述襯底之上形成掩模層，以便通過所述掩模層內的孔暴露所述摻雜區(qū)，來制造晶體管。在所述掩模層的頂表面和側表面上以及在所述摻雜區(qū)的頂表面上沉積界面層。在所述界面層上沉積這樣的層，該層適于降低所述晶體管的閾值電壓和/或減小所述晶體管的反型層的厚度。所述層包括擴散到所述界面層中的諸如鋁或鑭的金屬，且還包括諸如氧化鉿的氧化物。在所述掩模層的所述孔內形成導電插塞，例如金屬插塞。所述界面層、所述界面層上的所述層以及所述導電插塞作為所述晶體管的替換柵極。
文檔編號H01L29/51GK103098200SQ201180043465
公開日2013年5月8日 申請日期2011年8月18日 優(yōu)先權日2010年9月11日
發(fā)明者K·K·H·黃, 郭德超 申請人:國際商業(yè)機器公司