專利名稱：Tsv裸片與封裝襯底之間的結(jié)合完整性的非接觸確定的制作方法
技術(shù)領(lǐng)域：
所揭示實(shí)施例涉及非接觸確定包含穿襯底導(dǎo)通孔(TSV)的集成電路(IC)裸片與封裝襯底之間的結(jié)合完整性。
背景技術(shù)：
存在將TSV裸片并入垂直堆疊中以利用由TSV裸片提供的雙側(cè)連接性的各種布置。舉例來(lái)說(shuō)，層疊封裝(PoP)是將TSV裸片并入垂直堆疊中的一種類型的組裝流程。其它實(shí)例包含PoP前體以及一些非PoP封裝，例如底部上的封裝襯底、具有接合到所述封裝襯底的TSV的邏輯及接合到所述邏輯的存儲(chǔ)器堆疊，所述存儲(chǔ)器堆疊可在接合到所述邏輯之后不添加含有額外球柵陣列(BGA)的封裝的情況下裝運(yùn)。舉例來(lái)說(shuō)，PoP是允許垂直堆疊IC封裝的IC封裝技術(shù)，例如離散邏輯BGA封裝及存儲(chǔ)器BGA封裝。兩個(gè)或兩個(gè)以上封裝彼此上下地安裝(即，垂直堆疊)，其中一標(biāo)準(zhǔn)接口用以在所述封裝之間路由信號(hào)。舉例來(lái)說(shuō)，對(duì)于移動(dòng)電話/PDA市場(chǎng)應(yīng)用，此允許較高密度。一般來(lái)說(shuō)，含有TSV的IC裸片(例如PoP流程中的微處理器TSV裸片)尚未投入生產(chǎn)。然而，針對(duì)具有多個(gè)TSV裸片的晶片(“TSV晶片”)的常規(guī)PoP序列的組裝流程可預(yù)期為如下:1).對(duì)具有嵌入式TSV的厚TSV晶片(例如，600微米到800微米厚)上的相應(yīng)裸片進(jìn)行晶片探測(cè)(“多點(diǎn)探測(cè)”)以在電測(cè)試的基礎(chǔ)上識(shí)別良好裸片?？墒褂闷渲性谒鎯?chǔ)晶片圖上追蹤所述裸片的電子墨水來(lái)用于后續(xù)識(shí)別“壞”裸片。2).將TSV晶片附接到載體晶片(通常為硅或玻璃)。3).通過(guò)薄化TSV晶片的底側(cè)(例如，薄化到大約30微米到100微米)而暴露嵌入式TSV，所述暴露可包括使TSV尖端整體突出，突出< 15微米。4).添加耦合到所暴露TSV尖端的金屬表層或接觸墊。5).拆離載體晶片。6).單個(gè)化TSV晶片以提供多個(gè)經(jīng)單個(gè)化的“良好”TSV裸片。7).將在對(duì)有源電路側(cè)進(jìn)行晶片探測(cè)時(shí)識(shí)別的良好TSV裸片向下裸片附接到多層(ML)封裝襯底以形成PoP前體，所述多層(ML)封裝襯底在其通常附接到襯底載體(通常為硅或玻璃載體)的底側(cè)上包含BGA墊。所述載體提供剛性。由于存在載體，因此無(wú)法經(jīng)由封裝襯底電接達(dá)TSV裸片的有源電路側(cè)(B卩，前側(cè))。8).將一個(gè)或一個(gè)以上裸片(例如，邏輯或存儲(chǔ)器裸片)附接在TSV裸片的頂部上以接觸經(jīng)金屬化TSV尖端或耦合到TSV尖端的接觸墊。上述流程中的步驟3、步驟4及步驟7可導(dǎo)致電問(wèn)題，所述電問(wèn)題包含TSV形成問(wèn)題(例如，遺漏TSV)、TSV接觸問(wèn)題(例如，到ML封裝襯底上的墊的高電阻觸點(diǎn))或短路(例如，到接地的TSV短路)，由于如上所述，載體(存在時(shí))阻擋TSV裸片的一側(cè)的電接達(dá)，因此這些問(wèn)題僅可在將頂部裸片連接到所暴露TSV或連接到耦合到TSV尖端的接觸墊之后被檢測(cè)到。所述ML封裝襯底還可以是某些問(wèn)題的源頭?？墒÷栽赥SV裸片的裸片附接之后的探測(cè)。然而，此將導(dǎo)致在上述用于附接后續(xù)邏輯或存儲(chǔ)器裸片(例如，其中可添加昂貴的預(yù)封裝存儲(chǔ)器堆疊)的步驟8期間組裝某一百分率的壞TSV裸片-襯底前體，由于例如上文所描述的那些電問(wèn)題，此可在組裝后測(cè)試時(shí)導(dǎo)致故障。不存在用以測(cè)試經(jīng)部分組裝襯底上TSV裸片裸片堆疊以評(píng)估與裸片附接工藝相關(guān)聯(lián)的TSV裸片與封裝襯底之間的結(jié)合完整性的已知實(shí)際解決方案。即使針對(duì)頂側(cè)觸點(diǎn)及用于接觸底側(cè)觸點(diǎn)的一些其它接觸路徑使用來(lái)自TSV裸片的底側(cè)的突出TSV尖端可對(duì)到ML封裝襯底的TSV裸片觸點(diǎn)進(jìn)行接觸探測(cè)，但標(biāo)準(zhǔn)接觸探測(cè)技術(shù)往往會(huì)損壞突出的(例如，< 15微米)TSV尖端，此可在將頂部裸片組裝到TSV裸片之后在被損壞TSV尖端的位點(diǎn)處導(dǎo)致不可靠結(jié)合。來(lái)自對(duì)TSV尖端的接觸探測(cè)的此損壞可降低接合合格率及/或減小TSV結(jié)合可靠性。需要一種用于針對(duì)經(jīng)部分組裝前體確定穿過(guò)TSV裸片的TSV連續(xù)性及耦合到TSV裸片上的TSV的柱或微凸塊與下伏封裝襯底之間的結(jié)合完整性的非接觸方法。

發(fā)明內(nèi)容
所揭示實(shí)施例描述在部分組裝之后確定TSV連續(xù)性及TSV裸片與封裝襯底的結(jié)合完整性的基于非接觸電壓對(duì)比(VC)方法，其中所述封裝襯底為電浮動(dòng)的。此些實(shí)施例利用至少一個(gè)帶電粒子束來(lái)產(chǎn)生次級(jí)電子發(fā)射。使用來(lái)自所述次級(jí)發(fā)射的VC數(shù)據(jù)確定TSV結(jié)合完整性。所述帶電粒子束可包括電子束、質(zhì)子束或離子束。在所述TSV裸片的前側(cè)上，將多個(gè)TSV的至少一部分(本文中稱為“接觸TSV”)附接到ML封裝襯底的頂部表面上的墊。使用此些接觸TSV將信號(hào)、電壓或接地從所述TSV裸片傳遞到所述ML封裝襯底(例如，以獲得對(duì)所述ML封裝襯底上的稍后添加的BGA球的接達(dá))。所述TSV裸片上的一些TSV因其未連接到所述ML封裝而可能并非是“接觸TSV”，舉例來(lái)說(shuō)，僅連接到頂側(cè)所安裝裝置(例如連接到所述TSV裸片上的存儲(chǔ)器IC)的TSV，其中不需要到所述ML封裝襯底的連接。所揭示實(shí)施例詢問(wèn)所述接觸TSV，其中若干群組接觸TSV并聯(lián)電接線成共用網(wǎng)。將所述TSV裸片上用于共用節(jié)點(diǎn)或“網(wǎng)”(S卩，VdcUVss及一個(gè)或一個(gè)以上信號(hào)節(jié)點(diǎn))中的每一者的接觸TSV—起系接在由ML封裝襯底提供的一個(gè)或一個(gè)以上金屬層級(jí)內(nèi)。將參考帶電粒子束引導(dǎo)到所述網(wǎng)中的一者(例如，第一網(wǎng))中的選定TSV。接著，跨越包含所述第一網(wǎng)的區(qū)光柵化(即，掃描)原帶電粒子束以獲得VC信號(hào)。檢測(cè)所述VC信號(hào)，并確定所述接觸TSV與所述ML封裝襯底上的墊的結(jié)合完整性。確定結(jié)合完整性可包括針對(duì)在測(cè)量的特定TSV裸片將所接收的VC信號(hào)與來(lái)自已知良好參考(例如的已知良好裸片(KGD))的VC信號(hào)進(jìn)行比較。在一個(gè)所揭示實(shí)施例中，在光柵化所述原帶電粒子束的時(shí)間的至少一部分，還施加帶電粒子參考束。在另一實(shí)施例中，例如當(dāng)電荷從帶電網(wǎng)的泄放速率緩慢時(shí)，可不存在針對(duì)相應(yīng)粒子束的時(shí)間重疊，此使得能夠使用具有單個(gè)帶電粒子束源的VC系統(tǒng)。


參考附圖來(lái)描述示范性實(shí)施例，附圖中:圖1是根據(jù)所揭示實(shí)施例的流程圖，其展示用于在部分組裝之后確定TSV連續(xù)性及與封裝襯底的結(jié)合完整性的示范性基于非接觸VC的方法中的步驟。圖2是根據(jù)所揭示實(shí)施例的部分電子組合件的橫截面描繪，所述部分電子組合件包括附接到固定到襯底載體的ML封裝襯底的經(jīng)薄化TSV裸片，針對(duì)所述經(jīng)薄化TSV裸片，可實(shí)踐所揭示VC實(shí)施例以檢測(cè)TSV連續(xù)性及與ML封裝襯底的結(jié)合完整性。
具體實(shí)施例方式所揭示實(shí)施例利用新VC技術(shù)在部分組裝之后檢測(cè)TSV連續(xù)性及與ML封裝襯底的TSV結(jié)合完整性。在用于IC檢驗(yàn)的常規(guī)VC中，使用掃描電子顯微鏡(SEM)將電子束引導(dǎo)到位于真空室中的載臺(tái)上的IC上，其中其上形成有IC的半導(dǎo)體襯底電接地。入射于IC上的電子束產(chǎn)生由檢測(cè)器檢測(cè)的次級(jí)電子發(fā)射，所述次級(jí)電子發(fā)射產(chǎn)生IC的圖像。由IC產(chǎn)生的次級(jí)電子的量取決于IC的表面中或附近的局部電場(chǎng)，其中所述電場(chǎng)又取決于IC的電路元件與電接地襯底之間存在還是不存在導(dǎo)電路徑。局部電場(chǎng)(稱作VC)的變化導(dǎo)致圖像對(duì)比的變化且造成IC的某些區(qū)在存在到接地襯底的導(dǎo)電路徑時(shí)在圖像中顯現(xiàn)為相對(duì)亮(即，光亮)，或在不存在到經(jīng)接地襯底的任何導(dǎo)電路徑時(shí)顯現(xiàn)為相對(duì)暗。因此無(wú)法對(duì)電浮動(dòng)IC或電子裝置堆疊執(zhí)行常規(guī)VC方法，此些經(jīng)部分組裝PoP包括TSV裸片/ML封裝襯底/襯底載體堆疊。盡管ML封裝襯底電浮動(dòng)，但所揭示實(shí)施例利用VC的變體在部分組裝之后檢測(cè)TSV連續(xù)性及與ML封裝襯底的TSV結(jié)合完整性。圖1是根據(jù)所揭示實(shí)施例的流程圖，其展示用于在部分組裝之后確定TSV連續(xù)性及與ML封裝襯底的結(jié)合完整性的示范性基于非接觸VC的方法100中的步驟。步驟101包括提供TSV裸片，所述TSV裸片包含從TSV裸片的前側(cè)(通常耦合到BEOL金屬層(例如，Ml、M2等)或接觸層)延伸到TSV裸片的底側(cè)上的TSV尖端的多個(gè)TSV。在TSV裸片的前側(cè)上，將多個(gè)TSV的至少一部分(接觸TSV)附接到ML封裝襯底的頂部表面上的墊。所述附接可為常規(guī)倒裝芯片附接、微凸塊附接或Cu柱附接。發(fā)明人已認(rèn)識(shí)到，使接觸TSV共同系接在ML襯底中將導(dǎo)致其響應(yīng)于帶電粒子束的輻照的次級(jí)電子發(fā)射的亮度對(duì)于所述網(wǎng)內(nèi)的所有TSV基本上相等，只要接觸TSV與ML封裝襯底之間的所有結(jié)合為低電阻(“良好”)結(jié)合。此外，發(fā)明人已認(rèn)識(shí)到，與來(lái)自接觸TSV與ML封裝襯底之間的低電阻結(jié)合的VC信號(hào)相比，接觸TSV與ML封裝襯底之間的任何高電阻或開(kāi)路(“壞”)結(jié)合的存在將在VC信號(hào)中產(chǎn)生可辨識(shí)相對(duì)亮度級(jí)，因此使得相對(duì)易于識(shí)別連接成異常高電阻TSV的接觸TSV到封裝襯底結(jié)合。如本文中所使用，“TSV尖端”包含可直接接觸的TSV尖端(例如，突出的TSV尖端)或可間接接觸的尖端。間接尖端的實(shí)例為當(dāng)TSV裸片上的墊例如通過(guò)重定向?qū)?RDL)耦合到TSV尖端時(shí)。在典型實(shí)施例中，多個(gè)TSV的僅一部分為接觸TSV，如上文所定義，所述接觸TSV為連接到ML封裝襯底的那些TSV，例如用于將信號(hào)、電壓或接地從TSV裸片傳遞到ML封裝襯底。非接觸TSV不連接到ML封裝襯底。所述ML封裝襯底固定到(例如，膠合到)襯底載體，例如石英(二氧化硅)或陶瓷載體，這阻擋對(duì)TSV裸片的前側(cè)的電接達(dá)。所述ML襯底包括用于路由的多個(gè)嵌入式金屬互連層級(jí)，且通常包含至少四個(gè)嵌入式金屬層級(jí)。包括若干群組接觸TSV的兩個(gè)或兩個(gè)以上網(wǎng)由嵌入式金屬層級(jí)中的一者或一者以上共同系接在ML襯底內(nèi)。所述ML封裝襯底可包括有機(jī)襯底或陶瓷襯底。所述ML封裝襯底可包括經(jīng)單個(gè)化襯底或包括多個(gè)物理連接ML封裝襯底的襯底面板。步驟102包括將帶電粒子參考束引導(dǎo)到來(lái)自兩個(gè)或兩個(gè)以上網(wǎng)的第一網(wǎng)內(nèi)的選定接觸TSV上。所述帶電粒子參考束可包括電子束、質(zhì)子束或離子束。所述參考束可為連續(xù)束或脈沖束。為避免對(duì)TSV裸片的輻射損壞，加速電壓通常為< lkV，以使得在電子或質(zhì)子束的情形中，束能量為< IkeV。步驟103包括跨越本文中描述為包含至少第一網(wǎng)的感興趣區(qū)域(ROI)的區(qū)光柵化(即，掃描)帶電粒子原束。響應(yīng)于所述光柵化，從第一網(wǎng)內(nèi)的多個(gè)接觸TSV發(fā)射增強(qiáng)的VC信號(hào)(例如，次級(jí)電子或離子)，其中針對(duì)第一網(wǎng)中的TSV的VC信號(hào)增強(qiáng)歸因于由所述帶電粒子參考束(步驟102)提供的預(yù)充電?？稍谟糜诠鈻呕臅r(shí)間的至少一部分期間施加帶電粒子參考束，且在一個(gè)實(shí)施例中，貫穿所述光柵化連續(xù)施加帶電粒子參考束。然而，在一個(gè)實(shí)施例中，不需要參考束(步驟102)與原束(步驟103)的時(shí)間重疊。帶電粒子參考束的能量或電流通常處于與帶電粒子原束的能量或電流相比至少高10%的電平。發(fā)明人已發(fā)現(xiàn)步驟102中的參考束與步驟103中的經(jīng)光柵化原束的組合將增強(qiáng)在步驟103中響應(yīng)于原束所發(fā)射的VC信號(hào)的對(duì)比。因此，將帶電粒子束固定在共同系接到第一網(wǎng)的選定接觸TSV處在第一網(wǎng)中的此群組接觸TSV上形成凈電荷，所述凈電荷遠(yuǎn)高于在經(jīng)光柵化的區(qū)中僅通過(guò)光柵化帶電粒子原束充電的其余TSV上所積累的電荷。此技術(shù)可與使用單個(gè)光柵化束提供充電及VC信號(hào)發(fā)射兩者的常規(guī)VC方法形成對(duì)比。所揭示用于預(yù)充電的參考束與經(jīng)光柵化的原束的關(guān)聯(lián)使用與常規(guī)VC方法相比形成顯著改善的信噪比及較高對(duì)比度。步驟104包括檢測(cè)從ROI發(fā)射的VC信號(hào)。壞的ML封裝襯底-TSV尖端結(jié)合將提供具有與網(wǎng)中由參考束預(yù)充電的其余TSV不同的可測(cè)量對(duì)比度的VC信號(hào)，所述其余TSV具有到ML襯底上的墊的“良好”(即，低電阻)連接。步驟105包括確定接觸TSV與ML封裝襯底的TSV結(jié)合完整性。一種確定方法包括將所檢測(cè)的VC信號(hào)與來(lái)自相鄰裸片的VC信號(hào)進(jìn)行比較以尋找差異。替代方法存儲(chǔ)來(lái)自已知良好裸片(K⑶)的圖像數(shù)據(jù)，并分類哪些TSV為亮的及哪些TSV被視為暗的，且使圖像處理器給經(jīng)成像陣列內(nèi)的每一 TSV指派亮或暗并與所保存KGD參考進(jìn)行比較。相應(yīng)網(wǎng)中的每一者中的TSV通常位于TSV裸片上的大TSV陣列內(nèi)的各種位置中。因此，形成僅跨越第一網(wǎng)中的TSV光柵化的光柵化型式可能是不實(shí)際的。通常在囊括一些經(jīng)定義ROI的大矩形區(qū)帶內(nèi)執(zhí)行光柵化。這通常足以對(duì)TSV裸片上的網(wǎng)中的一者中的接觸TSV進(jìn)行取樣以使得能夠總體上確定TSV與ML封裝襯底結(jié)合完整性。此取樣計(jì)劃類似于演變?yōu)槿佑?jì)劃的大多數(shù)合格率增強(qiáng)(YE)檢驗(yàn)。然而，如果期望表征TSV裸片上的所有網(wǎng)的TSV結(jié)合完整性，那么可通過(guò)以下各項(xiàng)來(lái)重復(fù)步驟102到步驟104:將參考束指向另一網(wǎng)(例如，第二網(wǎng))中的選定TSV，跨越包含第二網(wǎng)中的TSV的ROI進(jìn)行光柵化及檢測(cè)來(lái)自第二網(wǎng)中的TSV的VC信號(hào)等。如上所述，在一個(gè)實(shí)施例中，在施加參考束(步驟102)與原束(步驟103)之間不存在時(shí)間重疊。在此實(shí)施例中，由于所揭示方法應(yīng)用于全部為電浮動(dòng)的TSV，因此可由參考束預(yù)充電選定網(wǎng)中的TSV，且因?yàn)橹灰姾蓮木W(wǎng)的泄放速率為緩慢的，上述浮動(dòng)條件便可保持所述充電，所以光柵化可在預(yù)充電之后進(jìn)行以獲得與借助在施加原光柵化束的時(shí)間的至少一部分期間施加的參考束達(dá)到的效果類似的效果。因此，在此替代實(shí)施例中，在任何給定時(shí)間僅使用一個(gè)帶電粒子束，且因此，VC系統(tǒng)僅需要單個(gè)帶電粒子束源。圖2是根據(jù)所揭示實(shí)施例的部分電子組合件250的橫截面描繪，部分電子組合件250包括附接到固定到電介質(zhì)襯底載體225的ML封裝襯底220的經(jīng)薄化TSV裸片215'(例如，25微米到100微米)，針對(duì)經(jīng)薄化TSV裸片215'，可實(shí)踐所揭示VC實(shí)施例以檢測(cè)TSV連續(xù)性及TSV裸片與ML封裝襯底結(jié)合完整性。部分電子組合件250為在以下操作之后的所得結(jié)構(gòu):將包括具有有源電路的前側(cè)(FS) 212的經(jīng)單個(gè)化TSV裸片倒裝芯片裸片附接到ML封裝襯底220，ML封裝襯底220安置在阻擋對(duì)TSV裸片215'的前側(cè)212的電接達(dá)的襯底載體225上；后面接著背磨或其它移除處理以暴露TSV尖端以形成圖2中所展示的突出的TSV尖端229或更一般來(lái)說(shuō)，形成可接觸TSV尖端。在另一實(shí)施例中，在TSV裸片單個(gè)化時(shí)TSV尖端已經(jīng)暴露。尖端暴露處理可包括通常在TSV裸片單個(gè)化之前完成的背磨、化學(xué)機(jī)械拋光(CMP)及/或化學(xué)蝕刻。TSV裸片215'的厚度在TSV暴露之后通常為< 200微米，通常為25微米到100微米厚。突出的TSV尖端229通常從經(jīng)薄化TSV裸片215'的底側(cè)突出3微米到15微米的距離且提供用于接合相應(yīng)部分電子組合件250的頂部上的至少一個(gè)裸片(例如，存儲(chǔ)器裸片)的結(jié)構(gòu)。盡管未展示，但所暴露TSV尖端229可為齊平的(未突出)或凹入的(即，接近齊平)，且耦合到TSV尖端上方的接觸墊或橫向定位的墊(例如，通過(guò)RDL)。TSV 216的前側(cè)212展示為經(jīng)由BEOL金屬層218耦合到柱墊217及柱217'(例如，銅柱)，其中柱217'耦合到ML封裝襯底220的頂側(cè)襯底墊221。柱217'可由螺柱(例如，金螺柱)或凸塊替換。ML封裝襯底220還包含BGA襯底墊222及垂直路徑223，垂直路徑223將嵌入式頂側(cè)襯底墊221耦合到BGA襯底墊222。盡管展示為穿過(guò)ML封裝襯底220的直接垂直路徑223，但只要在頂側(cè)襯底墊221與BGA襯底墊222之間提供耦合，貫通路徑也可為間接路徑。經(jīng)薄化TSV裸片215'中的每一者的相應(yīng)TSV 216分別展示為在ML封裝襯底220的相應(yīng)嵌入式金屬層級(jí)LI及L2內(nèi)共同系接到第二網(wǎng)275及第一網(wǎng)265中。底填充219 (例如有機(jī)底填充)橫向于柱217'以用于在到ML封裝襯底220的柱結(jié)合之間填充TSV裸片215/與ML封裝襯底220之間的 體積。任選模制化合物230展示為在TSV裸片215^之間以用于添加剛性。所揭示實(shí)施例通常可應(yīng)用于并入TSV裸片作為垂直堆疊中的頂側(cè)裝置的任何布置。實(shí)例包含PoP、PoP前體以及非PoP封裝，例如底部上的ML封裝襯底、具有接合到ML封裝襯底的TSV的邏輯裸片及接合到邏輯裸片的存儲(chǔ)器堆疊。形成于晶片半導(dǎo)體襯底上的有源電路包括:電路元件，其通?？砂w管、二極管、電容器及電阻器；以及信號(hào)線及互連各種電路元件的其它電導(dǎo)體。所揭示實(shí)施例可集成到各種工藝流程中以形成各種裝置及相關(guān)產(chǎn)品。半導(dǎo)體襯底可包含在其中的各種元件及/或在其上的層。這些元件及/或?qū)影钃鯇?、其它電介質(zhì)層、裝置結(jié)構(gòu)、有源元件及無(wú)源元件，包含源極區(qū)域、漏極區(qū)域、位線、基極、射極、集電極、導(dǎo)電線、導(dǎo)電導(dǎo)通體等。此外，所揭示實(shí)施例可用于各種半導(dǎo)體裝置制作工藝中，包含雙極、CM0S、BiCM0S及MEMS工藝。與本發(fā)明相關(guān)領(lǐng)域的技術(shù)人員將了解，可在不背離所主張發(fā)明的范圍的情況下修改所描述的示范性實(shí)施例及實(shí)現(xiàn)其它實(shí)施例。
權(quán)利要求
1.一種在部分組裝之后確定TSV結(jié)合完整性的非接觸電壓對(duì)比VC方法，其包括:提供穿硅導(dǎo)通孔TSV裸片，所述穿硅導(dǎo)通孔TSV裸片包含從所述TSV裸片的前側(cè)延伸到所述TSV裸片的底側(cè)上的TSV尖端的多個(gè)TSV，其中在所述TSV裸片的所述前側(cè)上，將所述多個(gè)TSV的至少一部分(接觸TSV)附接到多層ML封裝襯底的頂部表面上的墊，所述ML封裝襯底位于阻擋對(duì)所述TSV裸片的所述前側(cè)的電接達(dá)的襯底載體上，其中將包括若干群組所述接觸TSV的兩個(gè)或兩個(gè)以上網(wǎng)共同系接在所述ML襯底內(nèi)；將帶電粒子參考束引導(dǎo)到選自所述兩個(gè)或兩個(gè)以上網(wǎng)的第一網(wǎng)內(nèi)的選定TSV上；跨越包含所述第一網(wǎng)的至少所述接觸TSV的區(qū)光柵化帶電粒子原束，其中響應(yīng)于所述光柵化而發(fā)射VC信號(hào)；檢測(cè)所述VC信號(hào)，及使用所述VC信號(hào)確定所述接觸TSV與所述ML封裝襯底的所述墊的結(jié)合完整性。
2.根據(jù)權(quán)利要求1所述的方法，其 中所述確定包括:將來(lái)自所述VC信號(hào)的型式與從自所述TSV裸片的已知良好裸片KGD參考獲得的VC信號(hào)獲得的型式進(jìn)行比較。
3.根據(jù)權(quán)利要求1所述的方法，其中所述帶電粒子參考束及所述帶電粒子原束包括電子束、質(zhì)子束或離子束。
4.根據(jù)權(quán)利要求1所述的方法，其中所述帶電粒子參考束及所述帶電粒子原束為單獨(dú)束，且其中在發(fā)生所述帶電粒子原束的所述光柵化的時(shí)間的至少一部分期間將所述帶電粒子參考束施加到所述選定TSV。
5.根據(jù)權(quán)利要求4所述的方法，其中所述帶電粒子參考束的能量或電流處于與所述帶電粒子原束的能量或電流相比至少高10%的電平。
6.根據(jù)權(quán)利要求1所述的方法，其中所述TSV尖端包括突出的TSV尖端。
7.根據(jù)權(quán)利要求1所述的方法，其中所述襯底載體包括石英或陶瓷載體。
8.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括從所述VC信號(hào)形成圖像，且其中所述確定結(jié)合完整性包括利用所述圖像。
9.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括:將所述帶電粒子參考束引導(dǎo)到選自所述兩個(gè)或兩個(gè)以上網(wǎng)的第二網(wǎng)內(nèi)的選定TSV上；跨越包含所述第二網(wǎng)的所述接觸TSV的區(qū)光柵化帶電粒子原束 '及從所述跨越所述第二網(wǎng)的所述接觸TSV光柵化所述帶電粒子原束來(lái)檢測(cè)所述VC信號(hào)。
10.一種在部分組裝之后確定TSV結(jié)合完整性的非接觸電壓對(duì)比VC方法，其包括:提供穿硅導(dǎo)通孔TSV裸片，所述穿硅導(dǎo)通孔TSV裸片包含從所述TSV裸片的前側(cè)延伸到所述TSV裸片的底側(cè)上的TSV尖端的多個(gè)TSV，其中在所述TSV裸片的所述前側(cè)上，將所述多個(gè)TSV的至少一部分(接觸TSV)附接到多層ML封裝襯底的頂部表面上的墊，所述ML封裝襯底位于阻擋對(duì)所述TSV裸片的所述前側(cè)的電接達(dá)的襯底載體上，其中將包括若干群組所述接觸TSV的兩個(gè)或兩個(gè)以上網(wǎng)共同系接在所述ML襯底內(nèi)；將帶電粒子參考束引導(dǎo)到選自所述兩個(gè)或兩個(gè)以上網(wǎng)的第一網(wǎng)內(nèi)的選定TSV上；跨越包含所述第一網(wǎng)的至少所述接觸TSV的區(qū)光柵化帶電粒子原束，其中響應(yīng)于所述光柵化而發(fā)射VC信號(hào)；檢測(cè)所述VC信號(hào)，及使用所述VC信號(hào)確定所述接觸TSV與所述ML封裝襯底的所述墊的結(jié)合完整性，其中所述帶電粒子參考束及所述帶電粒子原束為單獨(dú)束，且其中在發(fā)生所述帶電粒子原束的所述光柵化的時(shí)間的至少一部分期間將所述帶電粒子參考束施加到所述選定TSV。
11.根據(jù)權(quán)利要求10所述的方法，其中所述帶電粒子參考束及所述帶電粒子原束兩者均包括電子束。
12.根據(jù)權(quán)利要求10所述的方法，其中所述帶電粒子參考束的能量或電流處于與所述帶電粒子原束的能量或電流相比至少高10 %的電平。
13.根據(jù)權(quán)利要求10所述的方法，其中所述TSV尖端包括突出的TSV尖端。
14.根據(jù)權(quán)利要求10所述的方法，其中所述襯底載體包括石英或陶瓷載體。
15.根據(jù)權(quán)利要求10所述的方法，其進(jìn)一步包括從所述VC信號(hào)形成圖像，且其中所述確定結(jié)合完整性包括利用所述圖像。
16.根據(jù)權(quán)利要求10所述的方法，其進(jìn)一步包括:將所述帶電粒子參考束引導(dǎo)到選自所述兩個(gè)或兩個(gè)以上網(wǎng)的第二網(wǎng)內(nèi)的選定TSV上；跨越包含所述第二網(wǎng)的所述接觸TSV的區(qū)光柵化帶電粒子原束，及從所述跨越所述第二網(wǎng)的所述接 觸TSV光柵化所述帶電粒子原束來(lái)檢測(cè)所述VC信號(hào)。
全文摘要
本發(fā)明提供一種在部分組裝之后確定TSV結(jié)合完整性的非接觸電壓對(duì)比VC方法。提供(101)TSV裸片，所述TSV裸片包含從所述TSV裸片的前側(cè)延伸到所述TSV裸片的底側(cè)上的TSV尖端的若干TSV。將至少一些TSV(接觸TSV)附接到多層ML封裝襯底的頂部表面上的墊。所述ML封裝襯底位于阻擋對(duì)所述TSV裸片的所述前側(cè)的電接達(dá)的襯底載體上。將包含若干群組接觸TSV的兩個(gè)或兩個(gè)以上網(wǎng)共同系接在所述ML襯底內(nèi)。將帶電粒子參考束引導(dǎo)(102)到第一網(wǎng)內(nèi)的選定TSV且接著跨越所述第一網(wǎng)中的所述TSV光柵化(103)帶電粒子原束。檢測(cè)(104)所發(fā)射的VC信號(hào)，并從所述VC信號(hào)確定(105)所述接觸TSV與所述ML封裝襯底的墊的結(jié)合完整性。
文檔編號(hào)H01L21/60GK103081082SQ201180040648
公開(kāi)日2013年5月1日 申請(qǐng)日期2011年9月29日 優(yōu)先權(quán)日2010年9月30日
發(fā)明者杰弗里·A·韋斯特 申請(qǐng)人:德州儀器公司