專(zhuān)利名稱(chēng)：半導(dǎo)體基板及絕緣柵極型場(chǎng)效電子晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體基板及絕緣柵極型場(chǎng)效電子晶體管。
背景技術(shù)：
作為進(jìn)一步提升高電子遷移率晶體管(HEMT:High Electron MobilityTransistor)的電子遷移率及電子濃度的構(gòu)造有準(zhǔn)晶式(pseudomorphic)高電子遷移率電晶體(P-HEMT)。另外,蕭特基柵極構(gòu)造(Schottky gate)或pn結(jié)(p_n junction)柵極構(gòu)造的P-HEMT可產(chǎn)生高遷移率特性，很多被利用于高頻通信元件。專(zhuān)利文獻(xiàn)I及專(zhuān)利文獻(xiàn)2掲示了 P-HEMT用外延生長(zhǎng)基板。該文獻(xiàn)所掲示的外延生長(zhǎng)基板中采用InGaAs層作為應(yīng)變溝道層，采用AlGaAs層作為前側(cè)及背側(cè)電子供給層。專(zhuān)利文獻(xiàn)I中記載將應(yīng)變溝道層的In組分設(shè)為0.25以上。此外也記載:通過(guò)最佳化應(yīng)變溝道層的In組分及膜厚，而使應(yīng)變溝道層在300K中的電子遷移率為8300cm2/V s以上(明示最大值為8990cm2/V -s)。專(zhuān)利文獻(xiàn)2中記載:通過(guò)最佳化應(yīng)變溝道層的In組分及膜厚，而使應(yīng)變溝道層在77K中的發(fā)光波峰波長(zhǎng)在1030nm以上(明示最大值為1075nm)。另外，電子遷移率由霍爾測(cè)定(Van Dor Pauw法)法測(cè)定。此外，專(zhuān)利文獻(xiàn)3是掲示了絕緣體-化合物半導(dǎo)體的界面構(gòu)造。該絕緣體-化合物半導(dǎo)體的界面構(gòu)造含有:化合物半導(dǎo)體、于此化合物半導(dǎo)體表面上配置的間隔物層(spacer layer)、以及在間隔物層上配置的絕緣層，間隔物層是半導(dǎo)體物質(zhì)，其具有較化合物半導(dǎo)體能帶隙(band gap)更廣的能帶隙。(專(zhuān)利文獻(xiàn))專(zhuān)利文獻(xiàn)1:日本特開(kāi)2004-207471號(hào)公報(bào)專(zhuān)利文獻(xiàn)2:日本特 開(kāi)2004-207473號(hào)公報(bào)專(zhuān)利文獻(xiàn)3:日本特開(kāi)平10-275806號(hào)公報(bào)發(fā)明概要通過(guò)專(zhuān)利文獻(xiàn)I或?qū)＠墨I(xiàn)2所記載的P-HEMT構(gòu)造，可獲得高電子遷移率與高ニ維電子氣(two dimensional electron gas)濃度。要獲得更高的柵極耐壓等良好的電子晶體管性能，則最好為實(shí)現(xiàn)如專(zhuān)利文獻(xiàn)3所示的MIS (金屬-絕緣體-半導(dǎo)體)型柵極構(gòu)造。但是若采用MIS型柵極構(gòu)造，則無(wú)法避免會(huì)在絕緣體-半導(dǎo)體界面形成界面能級(jí)(interface state)。此外，與半導(dǎo)體-半導(dǎo)體界面(異質(zhì)界面(heterointerface))的界面能級(jí)不同，絕緣體-半導(dǎo)體界面的界面能級(jí)其密度難以降低。界面能級(jí)可能使溝道中載流子(carrier)的電場(chǎng)控制性降低，并因充放電導(dǎo)致動(dòng)作速度降低。此外界面能級(jí)也能成為界面再結(jié)合等的載流子削滅的要因。即界面能級(jí)是可能成為造成載流子遷移率降低等晶體管性能劣化的要因。本發(fā)明的目的是提供一種技術(shù)，即在絕緣柵極型(MIS)的P-HEMT構(gòu)造中，可實(shí)現(xiàn)提升溝道層的載流子遷移率且降低界面能級(jí)的影響的良好晶體管性能。

發(fā)明內(nèi)容
為解決上述課題，在本發(fā)明第一方式是提供一種半導(dǎo)體基板，其具有基底基板、第一結(jié)晶層、與絕緣層，其位置順序?yàn)榛谆?、第一結(jié)晶層、絕緣層，且第一結(jié)晶層是由可準(zhǔn)晶格匹配于GaAs或AlGaAs的InxGa1^xAs (0.35彡x彡0.43)所構(gòu)成。第一結(jié)晶層是可適用于場(chǎng)效電子晶體管的溝道層的層，絕緣層是可適用于場(chǎng)效電子晶體管的柵極絕緣層的層。基底基板為含有GaAs或AlGaAs至少一種的基板即可。半導(dǎo)體基板還可具有緩沖層(buffer layer)，其位于基底基板與第一結(jié)晶層間。此時(shí)緩沖層為含有GaAs或AlGaAs至少一種的層即可。第一結(jié)晶層在77K中的光致發(fā)光(photoluminescence)的波峰波長(zhǎng)可以是大于1070nm的。第一結(jié)晶層優(yōu)選為該波峰波長(zhǎng)大于1080nm,更優(yōu)選為該波峰波長(zhǎng)大于llOOnm。
半導(dǎo)體基板還可具有第二結(jié)晶層，其位于第一結(jié)晶層與絕緣層間。此時(shí)第二結(jié)晶層是由禁帶寬度較第一結(jié)晶層大的3-5族化合物半導(dǎo)體所構(gòu)成。第二結(jié)晶層可由可準(zhǔn)晶格匹配于GaAs或AlGaAs的InyGapyP (O < y < I)所構(gòu)成。也可由可準(zhǔn)晶格匹配于GaAs或AlGaAs的AlzGa1=As (O彡z彡I)所構(gòu)成。半導(dǎo)體基板還可具有間隔物層，其位于第二結(jié)晶層與第一結(jié)晶層間。此時(shí)間隔物層具有下述任一構(gòu)成:第一構(gòu)成，其由GaAs所構(gòu)成的結(jié)晶層與由AlmGa1IAs (O < m ^ I)所構(gòu)成的結(jié)晶層的積層、以及第二構(gòu)成，其是由GaAs所構(gòu)成的結(jié)晶層或由Al111Ga1IAs (O< m ^ I)所構(gòu)成的結(jié)晶層的單層。第二結(jié)晶層可與絕緣層接觸。此時(shí)優(yōu)選為絕緣層的與第二結(jié)晶層接觸的區(qū)域存在有氧化鋁。本發(fā)明第二方式是 提供一種絕緣柵極型場(chǎng)效電子晶體管，其具有第一方式的半導(dǎo)體基板，且半導(dǎo)體基板中的第一結(jié)晶層為溝道層，半導(dǎo)體基板中的絕緣層為柵極絕緣層。舉出以下方法作為本發(fā)明半導(dǎo)體基板制造方法的一例。首先準(zhǔn)備由高電阻的半絕緣性GaAs單晶等所成的成長(zhǎng)基板。成長(zhǎng)基板以由LEC (liquid encapsulated czochralski)法、VB (vertical bridgman)法、VGF (vertical gradient freezing)法等所制造的 GaAs 基板為適合，但并不限于此等。接著，不論是以哪一種方法所制造的成長(zhǎng)基板，是準(zhǔn)備具有由單一結(jié)晶學(xué)面方位傾斜0.05°至10°左右的基板。為去除此成長(zhǎng)基板表面的異物，可進(jìn)行脫脂洗凈、蝕刻、水洗及乾燥處理。接著將成長(zhǎng)基板載置于公知的結(jié)晶成長(zhǎng)爐的加熱臺(tái)上，并開(kāi)始加熱。于加熱開(kāi)始前可用高純度氫等取代爐內(nèi)氣體，當(dāng)成長(zhǎng)基板的溫度穩(wěn)定于適度溫度時(shí)，通常是于成長(zhǎng)爐內(nèi)導(dǎo)入砷原料氣體。例如成長(zhǎng)GaAs層時(shí)，于砷原料氣體后接著導(dǎo)入鎵原料氣體。此外，成長(zhǎng)AlGaAs層時(shí)，除了導(dǎo)入砷原料，也導(dǎo)入鎵原料及鋁原料。此外，于進(jìn)行由InGaAs所成的溝道層的成長(zhǎng)時(shí)，除了導(dǎo)入砷原料氣體，也導(dǎo)入銦原料及鎵原料氣體。此外，于進(jìn)行由n-AlGaAs所成的電子供給層的成長(zhǎng)時(shí)，除了導(dǎo)入砷原料氣體，也導(dǎo)入鎵原料氣體、鋁原料氣體及η型摻雜物(dopant)原料氣體。此外，于進(jìn)行InGaP層的成長(zhǎng)時(shí)，由砷原料切換為磷原料，且導(dǎo)入銦原料、鎵原料而進(jìn)行成長(zhǎng)。通過(guò)控制預(yù)定時(shí)間、各原料的供給，而可成長(zhǎng)為所期望的積層構(gòu)造。最后停止各原料的供給而停止結(jié)晶成長(zhǎng)，冷卻后，由爐內(nèi)取出如以上積層的外延生長(zhǎng)基板，而結(jié)束結(jié)晶成長(zhǎng)。通過(guò)控制各原料的供給量與時(shí)間，而按照順序在成長(zhǎng)基板上至少成長(zhǎng)緩沖層、由InGaAs所成溝道層、由n-AlGaAs所成電子供給層、接觸層(contact layer)等所要求的化合物半導(dǎo)體層。
在此，以下是本發(fā)明制造方法的更具體的例子:在形成溝道層時(shí)，使用三こ基鎵作為鎵原料，且設(shè)定成長(zhǎng)基板的GaAs單結(jié)晶基板的溫度為450°C以上490°C以下的范圍，而形成InGaAs層。AlGaAs層、InGaP層成長(zhǎng)時(shí)，成長(zhǎng)基板的溫度是600°C至675°C左右，并使用三甲基鎵作為鎵原料氣體。使用TMA(三こ基鋁)作為鋁原料氣體、以及使用TMI (三甲基銦)作為銦原料氣體。此外,使用三氫化砷(ars ine)作為砷原料氣體。使用三氫化磷(phosphine)作為磷原料氣體。也可在砷原料氣體及磷原料氣體中，使用以碳數(shù)I至4的烷基取代氫而得到的燒基神、或燒基勝。此外，使用ニ硅烷(dis ilane)氣體作為n型摻雜物原料氣體。還可使用聚硅氧、鍺、錫、硫、硒等的氫化物，或是含有碳數(shù)I至3的烷基的烷化物作為n型摻雜物原料氣體。如此方式于成長(zhǎng)基板上成長(zhǎng)全部的層后，停止各原料的供給而停止結(jié)晶成長(zhǎng)，冷卻后，由成長(zhǎng)爐內(nèi)取出積層的外延生長(zhǎng)基板，而結(jié)束結(jié)晶成長(zhǎng)。


第I圖表示半導(dǎo)體基板100的截面。第2圖表示半導(dǎo)體基板200的截面。第3圖表示絕緣柵極型場(chǎng)效電子晶體管300的截面。第4圖表示半導(dǎo)體基板400的截面。第5圖表不絕緣柵極型場(chǎng)效電子晶體管500的截面。第6圖為通過(guò)實(shí)驗(yàn)求得的柵極電容相對(duì)于絕緣柵極型場(chǎng)效電子晶體管500的柵極電壓的關(guān)系(C-V特性)的圖表。第7圖表示模擬假設(shè)在絕緣柵極型場(chǎng)效電子晶體管500的MOS界面不存在有界面能級(jí)的理想狀態(tài)時(shí)的C-V特性。第8圖為模擬柵極電壓為OV吋，電子密度的深度分布的圖。第9圖為模擬柵極電壓為+1.2V時(shí)，電子密度的深度分布的圖。第10圖為模擬各層級(jí)的電子密度對(duì)于柵極電壓變化的圖。第11圖(a)是柵極電壓變化時(shí)，將MOS界面中的費(fèi)米能階的計(jì)算值繪圖的圖。(b)表示GaAs中的界面能級(jí)密度與其能階的關(guān)系的圖。第12圖是于第一結(jié)晶層104的In組分變化時(shí)，由霍爾測(cè)定法(Van Dor Pauw法)測(cè)定電子遷移率的實(shí)驗(yàn)結(jié)果的圖。第13圖是ー實(shí)驗(yàn)圖表，其表示第一結(jié)晶層104的電子遷移率與77K中的光致發(fā)光的波峰波長(zhǎng)的關(guān)系。第14圖是以實(shí)驗(yàn)而求得絕緣柵極型場(chǎng)效電子晶體管500的載流子遷移率與電荷密度的關(guān)系的實(shí)驗(yàn)圖表，載流子遷移率與電荷密度以Split CV法測(cè)定。第15圖是以實(shí)驗(yàn)而求得其他絕緣柵極型場(chǎng)效電子晶體管的載流子遷移率與電荷密度的關(guān)系的實(shí)驗(yàn)圖表，載流子遷移率與電荷密度以Split CV法測(cè)定。第16圖是模擬In組分變化吋，MOS界面中的費(fèi)米能階(Ef)與基態(tài)(Etl)的圖。
具體實(shí)施方式
第I圖是表示半導(dǎo)體基板100的截面例。半導(dǎo)體基板100是具有基底基板102、第一結(jié)晶層104、以及絕緣層106。基底基板102、第一結(jié)晶層104、與絕緣層106的位置順序?yàn)榛谆?02、第一結(jié)晶層104、絕緣層106。第一結(jié)晶層104可適用于場(chǎng)效電子晶體管的溝道層，絕緣層106可適用于場(chǎng)效電子晶體管的柵極絕緣層。只要可于基底基板102上形成P-HEMT用外延生長(zhǎng)層，基底基板102可選擇任意材料及構(gòu)造。即基底基板102的材料可選擇硅、3-5族化合物半導(dǎo)體、藍(lán)寶石等，基底基板102的構(gòu)造可選擇單結(jié)晶、多結(jié)晶或非晶質(zhì)(amorphous)。但是,選擇InGaAs作為P-HEMT構(gòu)造的溝道層，選擇GaAs或AlGaAs作為與溝道層異質(zhì)結(jié)(heterolayer)的結(jié)晶層時(shí),則適合使用GaAs單結(jié)晶基板作為基底基板102。可于基底基板102與第一結(jié)晶層104間形成緩沖層。選擇InGaAs作為P-HEMT構(gòu)造的溝道層時(shí)，緩沖層可舉出GaAs層、AlGaAs層或是GaAs與AlGaAs的超晶格層(superIatt ice layer)。第一結(jié)晶層104能由可晶格匹配或準(zhǔn)晶格匹配于GaAs或AlGaAs的InxGai_xAs所形成。在此X為第一結(jié)晶層104的In組分，In組分x為滿(mǎn)足0.35 < x < 0.43的條件。第一結(jié)晶層所含的InGaAs是晶格匹配或準(zhǔn)晶格匹配于例如基底基板102或上述緩沖層所含的 GaAs 或 AlGaAs。將晶格匹配或準(zhǔn)晶格匹配于GaAs或AlGaAs的InGaAs適用于P-HEMT構(gòu)造的溝道層時(shí)，以往是將In組分X設(shè)定為0.3以下，通常設(shè)在0.25左右。在本實(shí)施方式中通過(guò)將In組分X設(shè)定為0.35以上、優(yōu)選設(shè)為0.36以上，而將第一結(jié)晶層104作為溝道層使用時(shí)，可增大載流子的遷移率。此外通過(guò)增大In組分X，可加大來(lái)自屬于量子講(quantum well)的InGaAs層(第一結(jié)晶層104)溝道內(nèi)的傳導(dǎo)帶下端的量子層級(jí)(quantum level)與價(jià)電子帶上端的量子層級(jí)之間的發(fā)光波長(zhǎng)。In組分x = 0.4左右時(shí)上述發(fā)光波長(zhǎng)可為最大。此外，若將In組分X設(shè)定為比0.45左右大，則InGaAs的結(jié)晶性降低且載流子的遷移率大幅降低，故較為不理想。此外，若提高In組分X，則為了維持與GaAs或AlGaAs的準(zhǔn)晶格匹配狀態(tài)，InGaAs層的膜厚必須變薄。若In組分x提升至0.45左右，則因量子效應(yīng)而使電子親和力(electronaffinity)不會(huì)變大,故第一結(jié)晶層104作為溝道層使用較為不理想。關(guān)于通過(guò)加大In組分X，而降低以柵極電壓調(diào)制絕緣柵極型P-HEMT構(gòu)造中的溝道電子密度時(shí)的MOS界面能級(jí)的不良影響，結(jié)果使溝道層的載流子遷移率變大的機(jī)制在之后詳述。只要可適用于場(chǎng)效電子晶體管的柵極絕緣層，絕緣層106可為任意材料及構(gòu)造。例如絕緣層106的材料可舉出A1203、HfO2, SiO2, Si3N4等。絕緣層106的構(gòu)造可舉出單結(jié)晶、多結(jié)晶或非晶質(zhì)(amorphous)。但從柵絕緣膜的實(shí)效膜厚要盡可能薄的觀點(diǎn)來(lái)看，絕緣層106優(yōu)選為A1203、HfO2等高介電常數(shù)材料。絕緣層106的制膜方法可舉出真空蒸鍍法、派射法、熱CVD(ThermalChemicalVapor Depos it ion)法、PCVD (Plasma Chemical Vapor Deposition)法、CATCVD (CatalyticCchemical Vapor Deposition)法、MOCVD 法、MBE (MolecularBeamEpitaxy)法，但從降低界面能級(jí)的觀點(diǎn)來(lái)看，尤其優(yōu)選ALD (Atomic Layer Deposition)法。
可于第一結(jié)晶層104與絕緣層106間形成第二結(jié)晶層。第二結(jié)晶層是由禁帶寬度較第一結(jié)晶層104大的3-5族化合物半導(dǎo)體所成。第二結(jié)晶層可由可準(zhǔn)晶格匹配于GaAs或AlGaAs的InyGapyP (O <y< I)所成，也可由可晶格匹配或準(zhǔn)晶格匹配于GaAs或AlGaAs的AlzGapzAs (O ^ z ^ I)所成。構(gòu)成第二結(jié)晶層的InGaP或AlGaAs為晶格匹配或準(zhǔn)晶格匹配于較第二結(jié)晶層下側(cè)所形成的任一層，或是基底基板102所含的GaAs或AlGaAs。通過(guò)具有第二結(jié)晶層，而可調(diào)整第一結(jié)晶層104的費(fèi)米能階(Fermi level)，且可減少絕緣層106與半導(dǎo)體界面所形成的界面能級(jí)的影響。此外，第二結(jié)晶層可舉出于AlGaAs層或GaAs層一部分摻雜雜質(zhì)的摻雜層。摻雜的雜質(zhì)在室溫附近會(huì)被激活生成空間電荷，故摻雜層具有作為調(diào)整FET的閾值(threshold)電壓的閾值調(diào)整層的功能。還可于第二結(jié)晶層與第一結(jié)晶層104間形成間隔物層。此情形時(shí)間隔物層可舉出由GaAs所成結(jié)晶層、以及由AlniGanAs (O < m ^ I)所成結(jié)晶層的積層構(gòu)造?；蛘唛g隔物層可例舉由GaAs所成結(jié)晶層或由AlmGanAs (O < m ^ I)所成的結(jié)晶層的單層構(gòu)造。間隔物層可例示無(wú)摻雜的AlGaAs層或GaAs層。可于第一結(jié)晶層104與緩沖層間形成間隔物層及摻雜層。第二結(jié)晶層可與絕緣層106相接。此情形時(shí)優(yōu)選為絕緣層106與第二結(jié)晶層相接的區(qū)域存在有氧化鋁。即絕緣層106的該區(qū)域優(yōu)選為由氧化鋁所成。通過(guò)將該區(qū)域設(shè)為氧化鋁，而可降低絕緣層106與第二結(jié)晶層界面所形成界面能級(jí)的密度。第2圖表示半導(dǎo)體基板200的截面。半導(dǎo)體基板200可使用于絕緣柵極型場(chǎng)效電子晶體管的制作。半導(dǎo)體基板200依順序于基底基板102上具有:緩沖層202、摻雜層204、第一間隔物層206、第二隔物層208、第一結(jié)晶層104、第三間隔物層210、第四間隔物層212、慘雜層214、無(wú)慘雜層216、及絕緣層106?；谆?02可舉出例如GaAs單結(jié)晶基板。緩沖層202可舉出例如由無(wú)摻雜AlGaAs層與無(wú)摻雜GaAs層所積層的合計(jì)厚度800nm左右的積層膜。摻雜層204可舉出例如摻雜η型摻雜物的η型AlGaAs層。η型摻雜物可舉出Si原子。通過(guò)調(diào)整摻雜層204厚度及雜質(zhì)濃度(摻雜物濃度)，而可調(diào)整FET的閾值電壓。第一間隔物層206及第四間隔物層212可舉出例如無(wú)摻雜的AlGaAs層。第二間隔物層208及第三間隔物層210可舉出例如無(wú)摻雜的GaAs層。第一結(jié)晶層104可舉出例如無(wú)摻雜的InxGa1^xAs層(0.35 ^ x ^ 0.43)，且可舉出優(yōu)選為無(wú)摻雜的InxGa1^xAs層(0.36 ^ X ^ 0.43)。第一結(jié)晶層104的厚度根據(jù)In組分χ而調(diào)整。第一結(jié)晶層104的厚度優(yōu)選為IOnm以下，并且可為4nm以上7nm以下。通過(guò)第一間隔物層206、第二間隔物層208、第三間隔物層210及第四間隔物層212，而可使在第一結(jié)晶層104移動(dòng)的載流子保持在高遷移率。但若第一間隔物層206、第二間隔物層208、第三間隔物層210及第四間隔物層212過(guò)厚，則會(huì)使封于第一結(jié)晶層104的載流子的濃度降低，所以第一間隔物層206、第二間隔物層208、第三間隔物層210及第四間隔物層212的膜厚分別調(diào)整在IOnm以下。此外，可以根據(jù)電子晶體管要求的性能而可取消第一間隔物層206、第二間隔物層208、第三間隔物層210及第四間隔物層212的部分或全部。作為摻雜層214可舉出例如摻雜有 η型摻雜物的η型AlGaAs層。η型摻雜物可舉出Si原子。通過(guò)調(diào)整摻雜層214厚度及雜質(zhì)濃度，而可調(diào)整FET的閾值電壓。摻雜層204及摻雜層214的厚度及雜質(zhì)濃度為同時(shí)調(diào)整。根據(jù)FET的設(shè)計(jì)目標(biāo)，而可省略摻雜層204及摻雜層214的任一者或兩者。無(wú)慘雜層216可舉出例如無(wú)慘雜的AlGaAs層。無(wú)慘雜層216因與弟四間隔物層212及摻雜層214的相關(guān)聯(lián)而省略。無(wú)摻雜層216可使用可準(zhǔn)晶格匹配于GaAs或AlGaAs的InyGa1J (0<y< I)?；蚴菬o(wú)摻雜層216可使用可晶格匹配或準(zhǔn)晶格匹配于GaAs或AlGaAs的彡z彡I)。通過(guò)無(wú)摻雜層216可減少與絕緣層106的界面所形成的界面能級(jí)的影響。絕緣層106例如可舉出以ALD法所成的Al2O3層。構(gòu)成FET的溝道層的第一結(jié)晶層104與構(gòu)成FET的柵極電極的絕緣層106之間的距離，是與FET的互導(dǎo)(mutual conductance)有關(guān)的參數(shù),該距離越小則互導(dǎo)越大。由第三間隔物層210至絕緣層106的各層合計(jì)膜厚越薄，則越顯示出良好的互導(dǎo)，但綜合考慮柵極的漏電流(leakage current)、閾值電壓的調(diào)整及其控制性、載流子遷移率下降等而被調(diào)整為適度的膜厚?？赏ㄟ^(guò)MOCVD法形成緩沖層202、摻雜層204、第一間隔物層206、第二間隔物層208、弟一結(jié)晶層104、弟ニ間隔物層210、弟四間隔物層212、慘雜層214及無(wú)慘雜層216?？赏ㄟ^(guò)ALD法形成絕緣層106。如上述而可制作半導(dǎo)體基板200。第3圖表示絕緣柵極型場(chǎng)效電子晶體管300的截面。可使用半導(dǎo)體基板200制造絕緣柵極型場(chǎng)效電子晶體管300。于絕緣層106上形成柵極電極302，且以?shī)A持柵極電極302的方式形成源極電極(source electrode) 304及漏極電極(drain electrode) 306。將源極電極304及漏極電極306形成區(qū)域的絕緣層106除去，且將源極電極304及漏極電極306分別在柵極302下的溝道電耦合。以降低接觸電阻為目的，分別在源極電極304及漏極電極306之下形成接觸區(qū)域308及接觸區(qū)域310。接觸區(qū)域308及接觸區(qū)域310例如可在將雜質(zhì)離子注入后，通過(guò)熱處理將離子注入后的雜質(zhì)激活而形成 。在制作以N溝道型動(dòng)作的絕緣柵極型場(chǎng)效電子晶體管時(shí),注入n型摻雜物來(lái)作為雜質(zhì)。n型摻雜物例如可舉出Si原子。接觸區(qū)域308及接觸區(qū)域310其他的形成例可舉出如下:通過(guò)蝕刻將位于接觸區(qū)域308及接觸區(qū)域310的形成區(qū)域的結(jié)晶層一部份去除，于該去除區(qū)域再成長(zhǎng)傳導(dǎo)性結(jié)晶層。制作以N溝道型動(dòng)作的絕緣柵極型場(chǎng)效電子晶體管時(shí)，傳導(dǎo)性結(jié)晶層例如可舉出n型InzGa1^zAs (0彡z彡I)或n型SiyGe^層(0彡y彡I)。再成長(zhǎng)結(jié)晶層的方法例如可舉出MOCVD (Metel OrganicChemical Vapor Deposition)法，或是將 SiH4 氣體及 GeH4 氣體用為原料氣體的CVD法。第4圖表不半導(dǎo)體基板400的截面。半導(dǎo)體基板400可用于絕緣柵極型場(chǎng)效電子晶體管的制作。半導(dǎo)體基板400依次于基底基板102上具有:緩沖層202、摻雜層204、第一間隔物層206、第二間隔物層208、第一結(jié)晶層104、第三間隔物層210、第四間隔物層212、摻雜層214、無(wú)摻雜層216、蝕刻停止層(etching stopper layer) 218及接觸層220?；谆?02、緩沖層202、摻雜層204、第一間隔物層206、第二間隔物層208、第一結(jié)晶層104、第三間隔物層210、第四間隔物層212、摻雜層214、及無(wú)摻雜層216與第2圖的情形相同。蝕刻停止層218例如可舉出Inci48Gaa52P層?？梢訧Onm左右的厚度形成Ina48Gaa52P層?？筛鶕?jù)絕緣柵極型場(chǎng)效電子晶體管的溝道型，而摻雜雜質(zhì)原子于蝕刻停止層218。通過(guò)摻雜雜質(zhì)原子于蝕刻停止層218,而可抑制由勢(shì)魚(yú)異質(zhì)結(jié)(potential barrier)造成蝕刻停止層218的電阻上升。制作以N溝道型動(dòng)作的絕緣柵極型場(chǎng)效電子晶體管時(shí)，摻雜n型摻雜物作為雜質(zhì)原子。n型摻雜物例如可舉出Si原子?？烧{(diào)整Si原子的用量(雜質(zhì)濃度)為3X IO18CnT3左右。接觸層220例如可舉出GaAs層。可以IOOnm左右的厚度形成GaAs層?？筛鶕?jù)絕緣柵極型場(chǎng)效電子晶體管的溝道型，而摻雜雜質(zhì)原子于接觸層220。制作以N溝道型動(dòng)作的絕緣柵極型場(chǎng)效電子晶體管時(shí)，摻雜n型摻雜物作為雜質(zhì)原子。n型摻雜物例如可舉出Si原子?？烧{(diào)整Si原子的用量(雜質(zhì)濃度)為5X IO18CnT3左右。第5圖表示絕緣柵極型場(chǎng)效電子晶體管500的截面。絕緣柵極型場(chǎng)效電子晶體管500可由第4圖所示半導(dǎo)體基板400而制作。絕緣柵極型場(chǎng)效電子晶體管500是在無(wú)摻雜層216上具有絕緣層106，而于絕緣層106上具有柵極電極302。于接觸層220上以?shī)A持柵極電極302的方式具有源極電極304及漏極電極306。絕緣柵極型場(chǎng)效電子晶體管500可由如下方式制造。通過(guò)蝕刻而去除柵極電極302形成區(qū)域(柵極電極形成區(qū)域)的接觸層220及蝕刻停止層218。蝕刻時(shí)使用蝕刻停止層218來(lái)停止蝕刻，而可實(shí)施正確深度的蝕刻。其后于整面形成絕緣層106。于柵極電極形成區(qū)域的絕緣層106上形成柵極電極302。將于源極電極304及漏極電極306的形成領(lǐng)域的絕緣層106除去，且以?shī)A持柵極電極302的方式形成源極電極304及漏極電極306。以與柵極電極302下的溝道電耦合的方式分別形成源極電極304及漏極電極306。柵極電極302例如可舉出Ti/Pt/Au的積層膜。Ti/Pt/Au的積層膜可通過(guò)真空蒸鍍法形成。源極電極304及漏極電極306可舉 出AuGe/Ni/Au的積層膜。AuGe/Ni/Au的積層膜可通過(guò)真空蒸鍍法形成。柵極電極302、源極電極304及漏極電極306可通過(guò)剝離法(lift-off)圖型化(patterning)而形成。(實(shí)施例)制作第4圖所不半導(dǎo)體基板400。使用GaAs單結(jié)晶基板作為基底基板102。于基底基板102上形成合計(jì)厚度為800nm的無(wú)摻雜Ala25Gaa75As層與無(wú)摻雜GaAs層作為緩沖層202。于緩沖層202上形成厚度為5nm的n型Ala24Gaa76As層作為摻雜層204。以Si原子作為n型摻雜物，且調(diào)整使雜質(zhì)濃度為2.31 X IO1W30于摻雜層204上形成厚度為4nm的無(wú)摻雜Ala24Gaa76As層作為第一間隔物層206。于第一間隔物層206上形成厚度為6nm的無(wú)慘雜GaAs層作為弟_■間隔物層208。在第二間隔物層208上形成厚度為5.5nm的無(wú)摻雜Ina4Gaa6As層作為第一結(jié)晶層104。在第一結(jié)晶層104上形成厚度為6nm的無(wú)摻雜GaAs層作為第三間隔物層210。于第三間隔物層210上形成厚度為4nm的無(wú)摻雜Ala24Gaa76As層作為第四間隔物層212。于第四間隔物層212上形成厚度為IOnm的n型Ala24Gaa76As層作為摻雜層214。以Si原子作為n型摻雜物,且調(diào)整使雜質(zhì)濃度為3X 1018cm_3。于摻雜層214上形成厚度為IOnm的無(wú)摻雜Ala24Gaa 76As層作為無(wú)慘雜層216。在無(wú)摻雜層216上形成厚度為IOnm的n型Ina24Gaa76P層作為蝕刻停止層218。以Si原子作為n型摻雜物，且調(diào)整使雜質(zhì)濃度為3X 1018cm_3。最后于蝕刻停止層218上形成厚度為IOOnm的n型GaAs層作為接觸層220。以Si原子作為n型摻雜物，且調(diào)整使雜質(zhì)濃度為 5 X 1018cnT3。AlGaAs層、InGaAs層、GaAs層及InGaP層通過(guò)MOCVD法形成。使用TMA (三甲基鋁)、TMI (三甲基銦)、TMG (三甲基鎵)、TEG (三乙基鎵)及三氫化砷(AsH3)作為Al原子、In原子、Ga原子及As原子的原料氣體。使用三氫化磷(PH3)作為P原子原料氣體。使用二硅烷(Si2H6)作為Si原子原料氣體。如以上而完成半導(dǎo)體基板400的制作。制作第5圖所示絕緣柵極型場(chǎng)效電子晶體管500。絕緣柵極型場(chǎng)效電子晶體管500由第4圖所示半導(dǎo)體基板400而制成。通過(guò)蝕刻而去除在柵極電極302形成區(qū)域(柵極電極形成區(qū)域)的接觸層220及蝕刻停止層218。其后于整面形成厚度為12nm的Al2O3層作為絕緣層106。通過(guò)ALD法形成Al2O3層。在柵極電極形成區(qū)域的絕緣層106上形成柵極電極302。將于源極電極304及漏極電極306的形成領(lǐng)域的絕緣層106去除，且形成源極電極304及漏極電極306。以在柵極電極302下的溝道電耦合的方式夾著柵極電極302地分別形成源極電極304及漏極電極306。以真空蒸鍍法形成Ti/Pt/Au的積層膜，并通過(guò)剝離法將該積層膜圖型化而形成柵極電極302。以真空蒸鍍法形成AuGe/Ni/Au的積層膜，并通過(guò)剝離法將該積層膜圖型化而形成源極電極304及漏極電極306。此外通過(guò)柵極電壓而在絕緣柵極型場(chǎng)效電子晶體管500形成兩個(gè)溝道。一個(gè)是在作為第一結(jié)晶層104的無(wú)摻雜Ina4Gaa6As層形成的第一溝道。另一個(gè)是在作為無(wú)摻雜層216的無(wú)摻雜Ala24Gaa76As層形成的第二溝道。第6圖表示實(shí)驗(yàn)所求得的柵極電容對(duì)于絕緣柵極型場(chǎng)效電子晶體管500的柵電壓的關(guān)系(C-V特性)的圖表。表示測(cè)定頻率為lkHz、lOkHzUOOkHz及IMHz四種的C-V特性。在柵極電壓較0.5V左右為小的區(qū)域中，沒(méi)有觀測(cè)到因測(cè)定頻率而造成C-V特性相異(頻率分散)的情形，可知載流子密度因柵極電壓而良好地調(diào)制(modulation)。但在柵極電壓較0.5V左右為大的區(qū)域中會(huì)產(chǎn)生頻率分散，可知若測(cè)定頻率高于100kHz，則幾乎觀測(cè)不到載流子密度根據(jù)柵極電壓變化而調(diào)制的情形。另一方面，第7圖表示模擬假設(shè)在絕緣柵極型場(chǎng)效電子晶體管500的MOS界面不存在有界面能級(jí)的狀態(tài)時(shí)的C-V特性。但設(shè)定摻雜層204的η型Ala24Gaa76As層厚度為5nm、n型摻雜物為Si原子、雜質(zhì)濃度為2.30X 1018cm_3。設(shè)定作為第一間隔層206的無(wú)摻雜Ala24Gaa76As層厚度為2nm。設(shè)定作為第二間隔層208的無(wú)摻雜GaAs層厚度為3nm。設(shè)定作為第一結(jié)晶層104的無(wú)摻雜Ina4Gaa6As層厚度為5.5nm。設(shè)定作為第三間隔層210的無(wú)摻雜GaAs層厚度為3nm。設(shè)定作為第四間隔層212的無(wú)摻雜Ala24Gaa76As層厚度為2nm。設(shè)定作為摻雜層214的η型Ala24Gaa76As層厚度為6nm、n型摻雜物為Si原子、雜質(zhì)濃度為3 X 1018cm_3o設(shè)定作為無(wú)摻雜層216的無(wú)摻雜Ala24Gaa76As層厚度為14nm。設(shè)定作為絕緣層106的Al2O3層的能帶隙能為6.0eV、相對(duì)介電常數(shù)為7。使柵極302的功函數(shù)為4.83eV。使基底基板102 (GaAs單結(jié)晶基板)與緩沖層202 (無(wú)摻雜Ala 25Ga0.75As層與無(wú)摻雜GaAs層的積層構(gòu)造)界面中的能帶隙中央附近釘扎(pinning)為0V。模擬器使用一維薛丁格-帕松(Schrodinger-Poisson)法。即波函數(shù)以薛丁格方程式、載流子濃度以費(fèi)米-狄拉克統(tǒng)計(jì)(Ferm1-Diracstatisties)、能帶電位(band potential)以帕松方程式記述，而解出其自身不一致性(self-1nconsistency),并求得能帶電位的分布(profile)與載流子濃度的分布。若將第6圖的實(shí)驗(yàn)數(shù)據(jù)與第7圖的模擬加以比較，可知在柵極電壓小于0.5V左右的區(qū)域中實(shí)驗(yàn)數(shù)據(jù)與模擬幾乎一致，但在柵極電壓比0.5V左右大的區(qū)域中實(shí)驗(yàn)數(shù)據(jù)與模擬不一致。
第8圖及第9圖為模擬三個(gè)量子層級(jí)中電子密度的深度分布的圖(電子密度分布)，第8圖表不柵極電壓為OV時(shí)、第9圖表不柵極電壓為+1.4V時(shí)。在第8圖及第9圖中同時(shí)表示傳導(dǎo)帶下端的能階的深度分布(Ec)。三個(gè)量子層級(jí)，即層級(jí)1、層級(jí)2及層級(jí)3各層級(jí)中，電子密度分布的基線(xiàn)(base line)表示電子密度為0，同時(shí)表示有各層級(jí)的能階。電子密度單位尺度(I X 1018cm_3)的長(zhǎng)度表示在圖面左上部分。能階參照縱軸右側(cè)的尺度?？v軸右側(cè)的尺度是以費(fèi)米能階為基準(zhǔn)的能階，單位為電子能(eV)。層級(jí)I為最低能階，按照層級(jí)2、層級(jí)3的順序提高能階。第8圖及第9圖中深度與各層對(duì)應(yīng)如下:深度O至12 O Λ為絕緣層106、深度120至260 A為無(wú)摻雜層216、深度260至32 O A為摻雜層214、深度320至3 7 O A為第四間隔物層212及第三間隔物層210、深度370至425 Λ為第一結(jié)晶層104、深度425至4 7 5 Λ為第二間隔物層208及第一間隔物層206、深度475至5 2 5 Λ為摻雜層204、較525 Λ為深的區(qū)域?yàn)榫彌_層202。參照第8圖可知柵極電壓為OV時(shí)，層級(jí)I的狀態(tài)的自由電子蓄積在深度370至42 5 A的第一結(jié)晶層104(第一溝道)。另一方面，層級(jí)2及層級(jí)3的狀態(tài)的自由電子其密度沒(méi)有增加。參照第9圖可知柵極電壓為1.4V時(shí)，層級(jí)I的狀態(tài)的自由電子蓄積在第一結(jié)晶層104 (第一溝道)，同時(shí)層級(jí)2的狀態(tài)的自由電子蓄積在深度120至2 6 O A的無(wú)摻雜層216 (第二溝道)。第10圖為模擬第一溝道(圖中標(biāo)示為“InGaAs溝道”)與第二溝道(圖中標(biāo)示為“AlGaAs溝道”)的電子密度變化對(duì)于柵極電壓變化的圖。第一溝道(InGaAs溝道)的電子密度隨著柵極電壓由-1.3V左右起增大而增加。柵極電壓為0.5V左右時(shí)第一溝道(InGaAs溝道)的電子密度變得飽和，同時(shí)第二溝道(AlGaAs溝道)的電子密度開(kāi)始增加?？傠娮用芏入S著柵極電壓增加而單調(diào)的增加。由第7圖至第10圖所示模擬可推測(cè)如下的模型。即隨著柵極電壓增加，首先自由電子開(kāi)始蓄積于第一溝道(第一結(jié)晶層104)，且第一溝道(第一結(jié)晶層104)的自由電子密度增加至柵極電壓到達(dá)0.5V左右為止(第7圖C-V特性中，圓502所表示的狀態(tài))。當(dāng)超過(guò)0.5V左右再增加?xùn)艠O電壓時(shí)，則自由電子也蓄積于第二溝道(無(wú)摻雜層216)(第7圖C-V特性中，用圓504所表示的狀態(tài))。若以此種模型解釋第6圖的C-V特性(實(shí)測(cè)值)，則在柵極電壓較0.5V左右為小，且第一溝道(第一結(jié)晶層104)中載流子為傳導(dǎo)的狀態(tài)下，其頻率可說(shuō)分散較小，且載流子正常地調(diào)制。在柵極電壓較0.5V左右為大且第一溝道(第一結(jié)晶層104)與第二溝道(無(wú)摻雜層216)中載流子為傳導(dǎo)的狀態(tài)下，顯示其頻率分散較大，且有典型的高釘扎界面能級(jí)密度的特性，且載流子可說(shuō)未被正常調(diào)制。即載流子調(diào)制不良原因可以說(shuō)是因處于無(wú)摻雜層216中的載流子傳導(dǎo)。作為第一溝道的第一結(jié)晶層104 (InGaAs層)中載流子調(diào)制良好、而作為第二溝道的無(wú)摻雜層216 (AlGaAs層)中載流子調(diào)制不良的理由，本發(fā)明人考察如下。第11圖(a)為使柵極電壓變化時(shí)，將MOS界面中費(fèi)米能階的計(jì)算值繪圖的圖。此處MOS界面為無(wú)摻雜層216與絕緣層106的界面。第11圖(a)的縱軸是將離傳導(dǎo)帶下端的能量差表示為AEn(eV)。柵極電壓越低則MOS界面中的費(fèi)米能階降低。另一方面，第11圖(b)表示GaAs中的界面能級(jí)密度與其能階的關(guān)系。第11圖(b)中，縱軸是將離傳導(dǎo)帶下端的能量差表示為AEnGV)。橫軸是以對(duì)數(shù)尺度(任意值)表示界面能級(jí)密度。一般來(lái)說(shuō)，界面能級(jí)密度會(huì)隨著能量接近電荷中性能階(charge neutrality level)而降低,且在電荷中性能階下界面能級(jí)密度最小。此外“電荷中性能階”半導(dǎo)體的能隙態(tài)(gap state)中，位于價(jià)電子上端附近的類(lèi)施體態(tài)(donor-like state)與傳導(dǎo)帶下端附近的類(lèi)受體態(tài)(acceptor-like state)之間，為價(jià)電子帶性質(zhì)與傳導(dǎo)帶性質(zhì)各半的邊界的能階。第11圖(a)與第11圖(b)使縱軸尺度一致，且配置使傳導(dǎo)帶下端等級(jí)一致，以第一結(jié)晶層104(InGaAs層)調(diào)制載流子時(shí)，柵極電壓的范圍為第11圖(a)中“InGaAs”所示范圍，以無(wú)摻雜層216(AlGaAs層)調(diào)制載流子時(shí)，柵極電壓的范圍為第11圖(a)中“ AlGaAs”所示范圍。對(duì)應(yīng)于“InGaAs”所示范圍的AEn(以傳導(dǎo)帶下端為基準(zhǔn)的MOS界面的費(fèi)米能階)比對(duì)應(yīng)于“AlGaAs”所示范圍的AEn更接近電荷中性能階，且界面能級(jí)密度也小。也就是說(shuō)，與無(wú)摻雜層216的載流子調(diào)制相比，第一結(jié)晶層104的溝道調(diào)制以對(duì)界面能級(jí)密度影響少的狀態(tài)動(dòng)作，且第一結(jié)晶層104比無(wú)摻雜層216更好的調(diào)制載流子，可以說(shuō)其以MOS界面中的費(fèi)米能階更接近電荷中性能階的狀態(tài)動(dòng)作。本發(fā)明人基于上述知識(shí)而完成本發(fā)明。若InGaAs層中In組分大，則能帶隙Eg變小。因此，以InGaAs構(gòu)成溝道層時(shí)，其FET動(dòng)作中InGaAs層中In組分越大則MOS界面中的費(fèi)米能階可更接近電荷中性能階。因此，In組分越大則越可排除界面能級(jí)的影響而使電子晶體管MOS動(dòng)作。不過(guò)，雖要使電子晶體管中MOS動(dòng)作良好，最重要的是制作界面能級(jí)密度小的柵極絕緣膜，但難以使界面能級(jí)完全消失。特別是能帶端附近的尾態(tài)(tail states)部的能階密度(level density)，其與接近電荷中性能階的能階密度相比相差大，故不可無(wú)視。因此，作為界面能級(jí)密度小的MOS界面形成技術(shù)以外的對(duì)策，準(zhǔn)備降低現(xiàn)存的界面能級(jí)的影響的技術(shù)在MOS型P-HEMT的實(shí)用化上極為重要。第12圖示出通過(guò)霍爾測(cè)定(Van Dor Pauw法)而測(cè)定使第一結(jié)晶層104的In組分變化時(shí)的電子遷移率的實(shí)驗(yàn)結(jié)果的圖。In組分在0.35至0.43的范圍中，電子遷移率顯示為9000(cm2/Vs)以上的良好的值。此外，In組分為0.45則電子遷移率大幅降低至5500(cm2/Vs)。其原因被認(rèn)為是In組分變大造成異質(zhì)界面的晶格不匹配變大，而使第一結(jié)晶層104的結(jié)晶性降低。第13圖為ー實(shí)驗(yàn)圖表，其表示第一結(jié)晶層104的電子遷移率與77K中光致發(fā)光的波峰波長(zhǎng)的關(guān)系。觀察電子遷移率與波峰波長(zhǎng)之間強(qiáng)關(guān)聯(lián)性。若波峰波長(zhǎng)大于1070nm則電子遷移率為9000 (cm2/Vs)以上。光致發(fā)光的波峰波長(zhǎng)是相當(dāng)于第一結(jié)晶層104所形成的量子阱的基態(tài)間能量。即于傳導(dǎo)帶所形成的量子層級(jí)，其對(duì)應(yīng)于光致發(fā)光的波峰波長(zhǎng)越長(zhǎng)電子親和カ越大，在MOS構(gòu)造中,MOS界面的費(fèi)米能階較傳導(dǎo)帶下端更接近于電荷中性能階。還優(yōu)選為波峰波長(zhǎng)大于1080nm，又更優(yōu)選為大于llOOnrn。第14圖為以實(shí)驗(yàn)而求得絕緣柵極型場(chǎng)效電子晶體管500的載流子遷移率與電荷密度的關(guān)系的實(shí)驗(yàn)圖表，載流子遷移率與電荷密度用Split CV法測(cè)定。為了做比較，也顯示有第一結(jié)晶層104的In組分X為0.3的情形。SplitCV法為以下方法:通過(guò)MOSFET的CV測(cè)定，由電容算出溝道電荷量，由IV測(cè)定所需電流,通過(guò)根據(jù)gradual channel近似值的解析手法而算出載流子遷移率。被界面能級(jí)所捕捉的電荷會(huì)影響Split CV法的遷移率，所以相比霍爾測(cè)定(Van Dor Pauw法)的遷移率，Split CV法的遷移率一般其值評(píng)價(jià)過(guò)小。第14圖的實(shí)驗(yàn)中，絕緣柵極型場(chǎng)效電子晶體管500的柵極長(zhǎng)為lOOiim、柵極寬為200 iim。測(cè)定時(shí)的漏極電壓為0.05V，柵極電壓在-2V至+2V范圍，以0.05V階躍變化。因第一結(jié)晶層104的In組分χ為0.4，故與χ = 0.3時(shí)相比其遷移率及電荷密度變大。In組分χ為0.4時(shí)，最大遷移率高達(dá)約5000cm2/VS，且顯示最大遷移率時(shí)，所得電荷密度也約為3 XlO12Cm'第15圖為通過(guò)實(shí)驗(yàn)而求得其他絕緣柵極型場(chǎng)效電子晶體管的載流子遷移率與電荷密度的關(guān)系的實(shí)驗(yàn)圖表，載流子遷移率與電荷密度以SplitCV法測(cè)定。第15圖的絕緣柵極型場(chǎng)效電子晶體管是在絕緣柵極型場(chǎng)效電子晶體管500的柵極區(qū)域的無(wú)摻雜層216與絕緣層106間，殘留IOnm厚度的蝕刻停止層218的η型Ina48Gatl 52P層而得到的。作為η型摻物摻雜了 3 X IO18CnT3濃度的Si原子。其他的構(gòu)成及Split CV法的測(cè)定條件與絕緣柵極型場(chǎng)效電子晶體管500相同。為了做比較，也顯示有第I結(jié)晶層104的In組分χ為0.3的情形。因第一結(jié)晶層104的In組分χ為0.4，所以與χ = 0.3時(shí)相比其遷移率及電荷密度變大。In組分χ為0.4時(shí)，最大遷移率高達(dá)約7800cm2/Vs，且顯示最大遷移率時(shí)，所得電荷密度也大到約為2X 1012cm_2。即因第一結(jié)晶層104的In組分χ為0.4，故可提升該其他絕緣柵極型場(chǎng)效電子晶體管的電子晶體管性能。與第14圖的結(jié)果相比較，由于在無(wú)摻雜層216與絕緣層106間殘留有IOnm厚度的作為蝕刻停止層218的η型Ina48Gaa52P層，而使In = 0.4時(shí)的最大電子遷移率由4800cm2/Vs改善至7800cm2/Vs。In = 0.3時(shí)也有相同傾向。即優(yōu)選為柵極絕緣膜接于InGaP上而形成。此外，作為蝕刻停止層218的η型Intl 48Gatl 52P層為第二結(jié)晶層的一例。第16圖是模擬In組分變化時(shí)的MOS界面中的費(fèi)米能階(Ef)與基態(tài)(Etl)。本模擬中MOS電子晶體管的柵極絕緣層其下層的層構(gòu)成及各層厚度如表I。表I
權(quán)利要求
1.一種半導(dǎo)體基板，其具有基底基板、第一結(jié)晶層、及絕緣層，前述基底基板、前述第一結(jié)晶層、及前述絕緣層的位置順序?yàn)榍笆龌谆?、前述第一結(jié)晶層、前述絕緣層；前述第一結(jié)晶層由可準(zhǔn)晶格匹配于GaAs或AlGaAs的InxGai_xAs (0.35 ^ x ^ 0.43)構(gòu)成。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體基板，其中，前述第一結(jié)晶層為可適用于場(chǎng)效電子晶體管的溝道層的層，前述絕緣層為可適用于前述場(chǎng)效電子晶體管的柵極絕緣層的層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體基板，其中，前述基底基板是含有GaAs或AlGaAs至少一方的基板。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體基板，還具有位于前述基底基板與前述第一結(jié)晶層間的緩沖層。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體基板，其中，前述緩沖層是含有GaAs或AlGaAs至少一種的層。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體基板，其中，前述第一結(jié)晶層于77K中的光致發(fā)光的波峰波長(zhǎng)大于1070nm。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體基板，還具有位于前述第一結(jié)晶層與前述絕緣層之間的第二結(jié)晶層，前述第二結(jié)晶層是由禁帶寬度比前述第一結(jié)晶層大的3-5族化合物半導(dǎo)體構(gòu)成。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體基板，其中，前述第二結(jié)晶層是由可準(zhǔn)晶格匹配于GaAs 或 AlGaAs 的 InyGahyP(C) < y < I)所構(gòu)成。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體基板，其中，前述第二結(jié)晶層是由可準(zhǔn)晶格匹配于GaAs 或 AlGaAs 的 AlzGahAs(C) ^ z ^ I)所構(gòu)成。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體基板，還具有位于前述第二結(jié)晶層與前述第一結(jié)晶層之間的間隔物層； 前述間隔物層具有選自下述第一構(gòu)成或第二構(gòu)成2者之一的構(gòu)成，即由GaAs所構(gòu)成的結(jié)晶層與由Al111Ga1IAs (O < m彡I)所構(gòu)成結(jié)晶層的積層的第一構(gòu)成、以及是由GaAs所構(gòu)成的結(jié)晶層或由AlniGanAs (O < m ^ I)所構(gòu)成的結(jié)晶層的單層的第二構(gòu)成。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體基板，其中，前述第二結(jié)晶層與前述絕緣層相接。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體基板，其中，在前述絕緣層的與前述第二結(jié)晶層相接的區(qū)域存在氧化鋁。
13.一種絕緣柵極型場(chǎng)效電子晶體管，其具有根據(jù)權(quán)利要求1所述的半導(dǎo)體基板，且前述半導(dǎo)體基板中的前述第一結(jié)晶層為溝道層、前述半導(dǎo)體基板中的前述絕緣層為柵極絕緣層。
全文摘要
本發(fā)明提供一種半導(dǎo)體基板，其具有基底基板、第一結(jié)晶層、及絕緣層，基底基板、第一結(jié)晶層、及絕緣層的位置順序?yàn)榛谆?、第一結(jié)晶層、絕緣層；第一結(jié)晶層是由可準(zhǔn)晶格匹配于GaAs或AlGaAs的InxGa1-xAs(0.35≤x≤0.43)構(gòu)成。第一結(jié)晶層是可適用于場(chǎng)效電子晶體管的溝道層，絕緣層是可適用于場(chǎng)效電子晶體管的柵極絕緣層。
文檔編號(hào)H01L29/778GK103098188SQ201180040410
公開(kāi)日2013年5月8日 申請(qǐng)日期2011年8月30日 優(yōu)先權(quán)日2010年8月31日
發(fā)明者福原升 申請(qǐng)人:住友化學(xué)株式會(huì)社