專利名稱：：具有包括擊穿層的電阻開關(guān)層的存儲(chǔ)單元的制作方法具有包括擊穿層的電阻開關(guān)層的存儲(chǔ)單元相關(guān)申請(qǐng)的交叉引用本申請(qǐng)要求于2010年6月18號(hào)提交的美國臨時(shí)專利申請(qǐng)No.61/356，327(案件No.SAND-01478US0)和于2011年3月25號(hào)提交的美國臨時(shí)專利申請(qǐng)No.61/467，936(案件No.SAND-01478US1)的優(yōu)先權(quán)，所述申請(qǐng)的內(nèi)容通過引用并入本文中。
背景技術(shù)：
：本技術(shù)涉及數(shù)據(jù)存儲(chǔ)。許多材料表現(xiàn)出可逆的電阻變化或電阻開關(guān)(resistance-switching)行為，其中，材料的電阻是通過該材料的電流和/或在該材料上的電壓的歷史的函數(shù)。這些材料包括硫族化物、碳聚合物、鈣鈦礦以及某些金屬氧化物(MeOx)和金屬氮化物(MeN)。具體地，存在包括僅一種金屬并呈現(xiàn)可靠的電阻開關(guān)行為的金屬氧化物和金屬氮化物。如Pagnia和Sotnick在“BistableSwitchinginElectroformedMetal-1nsulator-MetalDevice,”Phys.Stat.Sol.(A)108,11-65(1988)中所描述的，這類物質(zhì)包括例如氧化鎳(NiO)、氧化銀(Nb2O5)、二氧化鈦(TiO2))、二氧化鉿(HfO2)、氧化招(Al2O3)、氧化鎂(MgOx)、二氧化鉻(CrO2)、氧化釩(VO)、氮化硼(BN)、以及氮化鋁(AlN)。這些材料之一的電阻開關(guān)層(RSL)可以在初始狀態(tài)(例如，相對(duì)低電阻狀態(tài))形成。在施加足夠的電壓時(shí)，材料轉(zhuǎn)換到穩(wěn)定的高電阻狀態(tài)，該高電阻狀態(tài)即使在電壓被去除后仍然保持。這種電阻開關(guān)是可逆的，使得隨后施加合適的電流或電壓可用于使RSL返回到穩(wěn)定的低電阻狀態(tài)，該低電阻狀態(tài)即使在電壓或電流被去除后仍然保持。這種轉(zhuǎn)換可以重復(fù)多次。對(duì)于一些材料，初始狀態(tài)是高電阻而不是低電阻。置位過程(setprocess)可以指將材料從高電阻轉(zhuǎn)換到低電阻，而復(fù)位過程可以指將材料從低電阻轉(zhuǎn)換到高電阻。電阻開關(guān)存儲(chǔ)元件(RSME)可以包括定位在第一電極與第二電極之間的RSL。這些可逆的電阻變化材料適于使用在非易失性存儲(chǔ)陣列中。例如，一個(gè)電阻狀態(tài)可以對(duì)應(yīng)于數(shù)據(jù)“0”，而另一個(gè)電阻狀態(tài)對(duì)應(yīng)于數(shù)據(jù)“I”。這些材料中的一些材料可以具有多于兩個(gè)的穩(wěn)定電阻狀態(tài)。此外，在存儲(chǔ)單元中，RSME可以與導(dǎo)引元件(steeringelement)例如二極管串聯(lián)，該導(dǎo)引元件選擇性地限制RSME上的電壓和/或流過RSME的電流。例如，二極管可以允許電流在RSME的一個(gè)方向上流動(dòng)而基本上阻止電流在其相反方向上流動(dòng)。這樣的導(dǎo)引元件本身通常不是電阻變化材料。相反，該導(dǎo)引元件允許存儲(chǔ)單元被寫和/或被讀，而不影響陣列中的其他存儲(chǔ)單元的狀態(tài)。已知具有由電阻變化材料形成的存儲(chǔ)元件或存儲(chǔ)單元的非易失性存儲(chǔ)器。例如，名稱為“RewriteableMemoryCellComprisingADiodeAndAResistance-SwitchingMaterial”的美國專利申請(qǐng)公開No.2006/0250836描述了一種可重寫的非易失性存儲(chǔ)單元，該可重寫的非易失性存儲(chǔ)單元包括有與電阻變化材料(例如Me0x*MeN)串聯(lián)耦接的二極管，該申請(qǐng)通過引用并入本文中。然而，對(duì)于使得存儲(chǔ)單元在尺寸上縮小的技術(shù)存在持續(xù)不斷的需求。圖1是包括有與導(dǎo)引元件串聯(lián)的RSME的存儲(chǔ)單元的一個(gè)實(shí)施方案的簡(jiǎn)化立體圖。圖2A是由多個(gè)圖1的存儲(chǔ)單元構(gòu)成的第一存儲(chǔ)級(jí)(memorylevel)的一部分的簡(jiǎn)化立體圖。圖2B是由多個(gè)圖1的存儲(chǔ)單元構(gòu)成的三維存儲(chǔ)陣列的一部分的簡(jiǎn)化立體圖。圖2C是由多個(gè)圖1的存儲(chǔ)單元構(gòu)成的三維存儲(chǔ)陣列的一部分的簡(jiǎn)化立體圖。圖3是存儲(chǔ)系統(tǒng)的一個(gè)實(shí)施方案的框圖。圖4A是描繪示例性的單極RSL的1-V特性的曲線圖。圖4B是描繪兩個(gè)示例性的單極RSL的1-V特性的曲線圖。圖4C是描繪另一個(gè)示例性的單極RSL的1-V特性的曲線圖。圖4D是描繪示例性的雙極RSL的1-V特性的曲線圖。圖4E是描繪另一個(gè)示例性的雙極RSL的1-V特性的曲線圖。圖5描繪了用于讀取存儲(chǔ)單元的狀態(tài)的電路的實(shí)施方案。圖6A描繪了具有RSME和在RSME下方的導(dǎo)引元件(SE)的示例性存儲(chǔ)單元。圖6B描繪了具有RSME的存儲(chǔ)單元的可替代構(gòu)型，其中導(dǎo)引元件(SE)位于RSME的上方。圖6C描繪了圖6A的RSME的作為垂直堆疊方式的鏡像電阻開關(guān)(MRS)的示例性實(shí)施方案。圖6D描繪了使用在RSL之間的多個(gè)中間層IL的圖6A的RSME的示例性實(shí)施方案。圖6E描繪了使用重復(fù)的RSL/IL模式的圖6A的RSME示例性實(shí)施方案。圖6F描繪了圖6A的RSME的示例性實(shí)施，其中RSME的每個(gè)層水平地延伸并且一個(gè)或更多個(gè)所述層端對(duì)端布置。圖6G描繪了圖6A的RSME的另一示例性實(shí)施方案，其中RSME的每個(gè)層水平地延伸并且一個(gè)或更多個(gè)所述層被端對(duì)端布置。圖6H描繪了圖6A的RSME的另一示例性實(shí)施方案，其中RSME的每個(gè)層垂直地延伸。圖61描繪了圖6A的RSME的另一示例性實(shí)施方案，其中RSME包括用于RSL1、IL、RSL2和E2的L形部分。圖6J描繪了圖6A的RSME的另一示例性實(shí)施方案，其中RSME包括用于RSL1、IL、RSL2及E2的U形部分。圖6K1描繪了圖6A的RSME的一個(gè)示例性實(shí)施方案，其中RSME使用了一個(gè)RSL和一個(gè)在RSL下方的擊穿層。圖6K2是示出擊穿層從初始狀態(tài)到擊穿狀態(tài)的轉(zhuǎn)變的曲線圖。圖6K3是示出擊穿層在初始狀態(tài)(實(shí)線)和在擊穿狀態(tài)(虛線)的1-V特性的曲線圖。圖6L描繪了圖6A的RSME的示例性實(shí)施方案，其中RSME使用了一個(gè)RSL和一個(gè)在RSL上方的擊穿層。圖6M描繪了圖6A的RSME的示例性實(shí)施方案，其中RSL為不同類型。圖7A描繪了圖6A的存儲(chǔ)單元的導(dǎo)引元件(SE)如Si二極管的示例性實(shí)施方案。圖7B描繪了圖6A的存儲(chǔ)單元的導(dǎo)引元件(SE)如穿通二極管的示例性實(shí)施方案。圖8描繪了圖6A的存儲(chǔ)單元連接在位線與字線之間的示例性實(shí)施方案。圖9A描繪了圖6C的RSME的實(shí)施方案，其中，El由Co、CoS1、n+S1、p+Si或p+SiC制成，E2由n+Si制成。圖9B描繪了圖6C的RSME的實(shí)施方案，其中，El和IL由p+SiC制成，E2由n+S1、n+SiC或p+SiC制成。圖9C是描繪p+SiC相對(duì)于其他材料的費(fèi)米能級(jí)的曲線圖。圖1OA描繪了圖6C的RSME的實(shí)施方案，其中描述了可替換的IL材料。圖1OB描繪了反向的鏡像堆疊構(gòu)型的圖6C的RSME的實(shí)施方案。圖1OC描繪了非對(duì)稱的正立堆疊構(gòu)型的圖6C的RSME的實(shí)施方案。圖1OD描繪了非對(duì)稱的反向堆疊構(gòu)型的圖6A的RSME的實(shí)施方案。圖1lA描繪了圖6C的RSME的實(shí)施方案，其中示出了在E2是n+Si時(shí)SiOx的生長。圖1lB描繪了圖6C的RSME的實(shí)施方案，其中示出了在E2是TiN時(shí)低帶隙材料例如TiOx的生長。圖1lC描繪了圖6C的RSME的實(shí)施方案，其中RSL由摻雜的金屬氧化物構(gòu)成以降低操作電壓。圖1lD描繪了圖1lC的RSME的實(shí)施方案，其中E2是TiN而不是n+Si。圖1lE描繪了非對(duì)稱的鏡像單元構(gòu)型形式的圖6C的RSME的實(shí)施方案，其中RSL由不同材料構(gòu)成。圖1lF描繪了非對(duì)稱的鏡像單元構(gòu)型形式的圖6C的RSME的實(shí)施方案，在該構(gòu)型中不具有SiOx。圖12描繪了圖6C的RSME的能量曲線圖。圖13描繪了在RSL的置位過程中高電場(chǎng)的施加。圖14A至圖14D描繪了在RSL的置位過程中形成導(dǎo)電絲的不同階段。圖14E、圖14F和圖14G分別是描述圖14A、圖14B和圖14D的置位過程階段的能量曲線圖。圖15A至圖15C描繪了在RSL的復(fù)位過程中移除導(dǎo)電絲的不同階段。圖15D、圖15E和圖15F分別是描述圖15A、圖15B和圖15C的復(fù)位過程階段的能量曲線圖。圖16A描繪了圖6A的RSME的置位過程。圖16B描繪了圖6A的RSME的復(fù)位過程。具體實(shí)施例方式提供了一種存儲(chǔ)系統(tǒng)，其包括具有兩個(gè)或更多個(gè)電阻開關(guān)層(RSL)的可逆電阻開關(guān)存儲(chǔ)元件(RSME)。在示例性實(shí)施中，RSME包括串聯(lián)的第一電極(El)、第一電阻開關(guān)層(RSLl)、被視為散射層或耦合電極的中間層(IL)、第二RSL(RSL2)以及第二電極(E2)。在一種方法中，RSME具有鏡像構(gòu)型，其中，RSME構(gòu)型在IL的兩側(cè)對(duì)稱。然而,這樣的鏡像構(gòu)型不是必需的。一般地，隨著基于RSME的存儲(chǔ)器件在尺寸上縮小，缺點(diǎn)在于在RSME的置位過程或復(fù)位過程期間的沖擊電流可能會(huì)損壞與RSME串聯(lián)的相關(guān)聯(lián)的導(dǎo)引元件或者甚至妨礙尺寸顯著減小的存儲(chǔ)單元的操作。另外，一般地，大量的基于RSL的存儲(chǔ)器件需要如下形成步驟在該形成步驟中，RSL的初始絕緣特性被破壞。該形成步驟通常與非常短且非常高的放電電流峰值相關(guān)聯(lián)，該放電電流峰值可以為隨后的開關(guān)事件設(shè)置RSL的導(dǎo)通電阻水平。如果導(dǎo)通電阻水平非常低(例如，100-30kQ),則相關(guān)聯(lián)的開關(guān)電流也非常高，結(jié)果，存儲(chǔ)單元將在非常小的技術(shù)節(jié)點(diǎn)處是不可操作的。置位過程或復(fù)位過程是一種對(duì)于RSL和RSME的電阻開關(guān)操作。為了解決該問題，提供了一種RSME，其在導(dǎo)電IL的每一側(cè)包括獨(dú)立的RSL。特別地，包括本文中所提供的RSME的存儲(chǔ)單元可以通過主動(dòng)地減小操作電流來限制沖擊電流過沖。薄IL(例如TiN)可以防止電流過沖并可以限制電流，由此更易于在單個(gè)RSL上生成大的電場(chǎng)。由于減小的電流，降低了損壞該單元的導(dǎo)引元件的可能性，并且可以使用更薄的導(dǎo)引元件，有助于縮小存儲(chǔ)器件的尺寸并且可能降低功耗。由于仍然允許離子電流，因此能保持該單元的開關(guān)能力。RSME基于描述多個(gè)研究結(jié)果的、針對(duì)單個(gè)RSL的定性模型，其包括基于電子/空穴和離子傳導(dǎo)的開關(guān)電流、離子電流的E指數(shù)場(chǎng)相關(guān)性、以及測(cè)量電流是非用于開關(guān)機(jī)制的沖擊電流。具體地，定性模型描述了(i)雪崩型置位電流增加，(ii)為什么難以將置位狀態(tài)限制為高導(dǎo)通電阻狀態(tài)，(iii)循環(huán)的靈敏度服從于置位過程，(iv)為什么復(fù)位電壓可以高于置位電壓，(V)為什么較深的復(fù)位需要較高的復(fù)位電壓，以及(vi)為什么對(duì)于較深的復(fù)位的復(fù)位電流較高。沖擊電流的模型還可以適用于任何其他“薄的”存儲(chǔ)材料/離子存儲(chǔ)器例如TiS1、CBRAM(導(dǎo)電橋RAM)。對(duì)于MeOx的RSL，所述研究結(jié)果還表明電子/空穴電流對(duì)開關(guān)效應(yīng)沒有貢獻(xiàn)，而是在MeOx中沖擊性地行進(jìn)，向觸點(diǎn)僅傳遞熱，而且這不同于較厚的碳或相變材料，其中，如果存儲(chǔ)單元足夠長，則該電流在存儲(chǔ)單元中產(chǎn)生熱。圖1是包括RSME102的電阻開關(guān)存儲(chǔ)單元(RSMC)100的一個(gè)實(shí)施方案的簡(jiǎn)化立體圖，其中RSME102在第一導(dǎo)體106與第二導(dǎo)體108之間與導(dǎo)引元件104串聯(lián)地耦接。RSME102包括在導(dǎo)電中間層(IL)133的兩側(cè)的RSL130和RSL135。如所提及的，RSL具有可以在兩個(gè)或更多個(gè)狀態(tài)之間可逆地轉(zhuǎn)換的電阻率。例如，RSL可以在制造時(shí)處于初始高電阻率(高電阻)狀態(tài)，在施加第一電壓和/或電流的情況下該高電阻率狀態(tài)能夠轉(zhuǎn)換到低電阻率狀態(tài)。施加第二電壓和/或電流可以使RSL返回到高電阻率狀態(tài)?？商娲?，RSL可以在制造時(shí)處于初始低電阻狀態(tài)，在施加合適的電壓和/或電流時(shí)該低電阻狀態(tài)能夠可逆地轉(zhuǎn)換到高電阻狀態(tài)。當(dāng)在存儲(chǔ)單元中使用時(shí)，每個(gè)RSL的一個(gè)電阻狀態(tài)(和RSME的相應(yīng)電阻狀態(tài))可以表示為RSME的二進(jìn)制數(shù)“0”，而每個(gè)RSL的另一個(gè)電阻狀態(tài)(和RSME的相應(yīng)電阻狀態(tài))可以表示為RSME的二進(jìn)制數(shù)“I”。然而，可以使用多于兩個(gè)的數(shù)據(jù)/電阻狀態(tài)。例如，在上述美國專利申請(qǐng)公開No.2006/0250836中描述了多種可逆的電阻變化材料和采用可逆的電阻變化材料的存儲(chǔ)單元的操作。在一個(gè)實(shí)施方案中，RSME從高電阻率狀態(tài)(表示例如二進(jìn)制數(shù)據(jù)“O”)轉(zhuǎn)換到低電阻率狀態(tài)(表示例如二進(jìn)制數(shù)據(jù)“I”)的過程被稱為置位或形成，而RSME從低電阻率狀態(tài)轉(zhuǎn)換到高電阻率狀態(tài)的過程被稱為復(fù)位。在另一個(gè)實(shí)施方案中，置位和復(fù)位和/或數(shù)據(jù)編碼可以相反?？梢詫?duì)存儲(chǔ)單元執(zhí)行置位或復(fù)位過程來將其編程到期望的狀態(tài)以表示二進(jìn)制數(shù)據(jù)。在一些實(shí)施方案中，RSL130和RSL135可以由金屬氧化物(MeOx)形成，其一個(gè)示例為HfO2。關(guān)于使用可逆的電阻變化材料制造存儲(chǔ)單元的更多信息可以在于2009年I月I號(hào)公開的、名稱為“MemoryCellThatEmploysaSelectivelyDepositedReversibleResistanceSwitchingElementandMethodsofFormingTheSame”的US2009/0001343中找到,并且其通過弓I用并入本文中。RSME102包括電極132和電極134。電極132定位在RSL130與導(dǎo)體108(例如位線或字線(控制線))之間。在一個(gè)實(shí)施方案中，電極132由鈦(Ti)或氮化鈦(TiN)制成。電極134定位在RSL133與導(dǎo)引元件104之間。在一個(gè)實(shí)施方案中，電極134由氮化鈦(TiN)制成，并用作粘合和勢(shì)壘層。導(dǎo)引元件104可以是二極管，或是其他合適的、通過選擇性地限制RSME102上的電壓和/或流過RSME102的電流而呈現(xiàn)出非歐姆導(dǎo)電的導(dǎo)引元件。在一種方法中，導(dǎo)引元件允許電流僅在一個(gè)方向上流過RSME，例如，從位線到字線。在另一種方法中，例如為穿通二極管的導(dǎo)引元件允許電流在任一方向上流過RSME。導(dǎo)引元件用作單向閥，在一個(gè)方向上比其他方向更易于導(dǎo)電。在正向方向上低于臨界“導(dǎo)通”電壓，則二極管幾乎不導(dǎo)電或沒有電流。通過使用合適的偏壓方案，當(dāng)單個(gè)RSME被選擇用于編程時(shí)，相鄰RSME的二極管可以用于電隔離相鄰的RSME，由此阻止非有意的電阻開關(guān)，只要相鄰的RSME上的電壓不超過二極管的在正向方向上施加的導(dǎo)通電壓，或者在反向方向上施加的反向擊穿電壓。具體地，在RSME的大的交叉點(diǎn)陣列中，在要求相對(duì)大的電壓或電流的情況下，存在如下危險(xiǎn)與待尋址的RSME共享頂部或底部導(dǎo)體(例如，字線或位線)的RSME將暴露于足夠的電壓或電流而引起不期望的電阻開關(guān)。取決于使用的偏壓方案，可能還要考慮在未選中的單元上的過量漏電流。使用二極管或其他導(dǎo)引元件可以克服這種危險(xiǎn)。以此方式，存儲(chǔ)單元100可以用作為二維或三維存儲(chǔ)陣列的部分，并且可以將數(shù)據(jù)寫入存儲(chǔ)單元100和/或從存儲(chǔ)單元100讀取數(shù)據(jù)而不影響陣列中的其他存儲(chǔ)單元的狀態(tài)。導(dǎo)引元件104可以包括任何合適的二極管，例如垂直多晶ρ-η或p-1-n二極管，而不管是二極管的η區(qū)在P區(qū)上方的向上指向還是二極管的P區(qū)在η區(qū)上方的向下指向?；蛘撸踔量梢允褂每稍趦蓚€(gè)方向上操作的穿通二極管或齊納二極管。導(dǎo)引元件和RSME—起可以為立柱形狀。在其他方法中，RSME的一些部分彼此側(cè)向地布置，如下文進(jìn)一步描述的。在一些實(shí)施方案中，導(dǎo)引元件104可以由多晶半導(dǎo)體材料例如多晶硅、多晶硅-鍺合金、多晶鍺或任何其他合適的材料形成。例如，導(dǎo)引元件104可以包括重?fù)诫sη+多晶硅區(qū)142、位于η+多晶娃區(qū)142上方的輕摻雜或本征(非有意摻雜)多晶娃區(qū)144、以及位于本征區(qū)144上方的重?fù)诫sρ+多晶硅區(qū)146。在一些實(shí)施方案中，可以在η+多晶硅區(qū)142上形成薄(例如，幾百?；蚋?的鍺和/或硅-鍺合金層(未示出)——當(dāng)使用硅-鍺合金層時(shí)具有約10%或更多的鍺——以阻止和/或減少摻雜劑從η+多晶硅區(qū)142遷移到本征區(qū)144中，如例如在通過引用并入本文的、名稱為“DepositedSemiconductorStructureToMinimizeN-TypeDopantDiffusionAndMethodOfMaking，，的美國專利申請(qǐng)公開No.2006/0087005中所述的。應(yīng)該理解，η+區(qū)和ρ+區(qū)的位置可以反轉(zhuǎn)。在導(dǎo)引元件104由沉積的硅(例如，非結(jié)晶的或多晶的)制成的情況下，可以在二極管上形成硅化物層以將沉積的硅置于低電阻率狀態(tài)。因?yàn)椴恍枰蟮碾妷簛韺⒊练e的硅轉(zhuǎn)換到低電阻率狀態(tài)，所以這樣的低功率狀態(tài)使得更易于對(duì)存儲(chǔ)單元進(jìn)行編程。如在通過引用并入本文的、名稱為“MemoryCellComprisingaSemiconductorJunctionDiodeCrystallizedAdjacenttoaSilicide，，的美國專利No.7，176，064中所描述的，硅化物形成材料例如鈦和/或鈷在退火期間與沉積的硅發(fā)生化學(xué)反應(yīng)形成硅化物層。硅化鈦和硅化鈷的晶格間距接近硅的晶格間距，并且似乎隨著沉積的硅的結(jié)晶，這樣的硅化物層可以用作相鄰的沉積的硅的“結(jié)晶模板”或“籽晶”(例如，硅化物層在退火期間增強(qiáng)了硅二極管的晶體結(jié)構(gòu))。由此提供較低電阻率的硅。對(duì)于硅-鍺合金和/或鍺二極管可以獲得類似結(jié)果。導(dǎo)體106和導(dǎo)體108包括任何合適的導(dǎo)電材料(例如鎢)、任何合適的金屬、重?fù)诫s半導(dǎo)體材料、導(dǎo)電硅化物、導(dǎo)電硅化物-鍺化物、導(dǎo)電鍺化物等。在圖1的實(shí)施方案中，導(dǎo)體106和導(dǎo)體108為導(dǎo)軌形狀并在不同方向上(例如，基本上垂直于彼此)延伸?？梢允褂昧硗獾膶?dǎo)體形狀和/或構(gòu)型。在一些實(shí)施方案中，勢(shì)壘層、粘合層、抗反射膜等(未示出)可以與導(dǎo)體106和導(dǎo)體108—起使用，以提高器件性能和/或輔助器件的制造。導(dǎo)體106可以是字線而導(dǎo)體108是位線，或者導(dǎo)體106可以是位線而導(dǎo)體108是字線。雖然圖1中示出RSME102定位在導(dǎo)引元件104的上方，但是將會(huì)理解，在可替代的實(shí)施方案中，RSME102可以定位在導(dǎo)引元件104的下方。各種其他構(gòu)型也是可以的。RSL可以呈現(xiàn)單極的或雙極的電阻開關(guān)特性。對(duì)于單極的電阻開關(guān)特性，置位過程和復(fù)位過程所使用的電壓為相同的極性，即，二者均為正或者二者均為負(fù)。相反地，對(duì)于雙極的電阻開關(guān)特性，置位過程和復(fù)位過程使用相反極性的電壓。具體地，可以是用于置位過程的電壓為正而用于復(fù)位過程的電壓為負(fù)，或者可以是用于置位過程的電壓為負(fù)而用于復(fù)位過程的電壓為正。圖2A是由圖1的多個(gè)存儲(chǔ)單元100形成的第一存儲(chǔ)級(jí)114的一部分的簡(jiǎn)化立體圖。為簡(jiǎn)便起見，RSME102、導(dǎo)引元件104以及勢(shì)壘層113未單獨(dú)示出。存儲(chǔ)陣列114是包括多個(gè)位線(第二導(dǎo)體108)和字線(第一導(dǎo)體106)的“交叉點(diǎn)”陣列，其中多個(gè)存儲(chǔ)單元耦接到(未示出)位線和字線?？梢允褂昧硗獾拇鎯?chǔ)陣列構(gòu)型，如可以是多級(jí)的存儲(chǔ)器。圖2B是整體式三維陣列116的一部分的簡(jiǎn)化立體圖，其中三維陣列116包括定位在第二存儲(chǔ)級(jí)120的下方的第一存儲(chǔ)級(jí)118。在圖3的實(shí)施方案中，每個(gè)存儲(chǔ)級(jí)118和120均包括交叉點(diǎn)陣列的多個(gè)存儲(chǔ)單元100。將會(huì)理解，可以在第一存儲(chǔ)級(jí)118與第二存儲(chǔ)級(jí)120之間存在另外的層(例如，級(jí)間電介質(zhì))，但是為簡(jiǎn)便起見未在圖2B中示出?？梢允褂闷渌拇鎯?chǔ)陣列構(gòu)型，如可以是另外的存儲(chǔ)級(jí)。在圖2B的實(shí)施方案中，所有二極管可以“指向”相同方向，例如向上或向下，從而簡(jiǎn)化二極管制造，其中向上還是向下取決于是否采用二極管的底部或頂部上具有P型摻雜區(qū)的p-1-n二極管。在一些實(shí)施方案中，可以如通過引用并入本文的、名稱為“High-DensityThree-DimensionalMemoryCell”的美國專利No.6,952,030中所描述的來形成存儲(chǔ)級(jí)。例如，第一存儲(chǔ)級(jí)的上導(dǎo)體可以被用作定位在第一存儲(chǔ)級(jí)的上方的第二存儲(chǔ)級(jí)的下導(dǎo)體，如圖2C中所示出的。在這樣的實(shí)施方案中，在相鄰存儲(chǔ)級(jí)上的二極管優(yōu)選地指向相反方向，如通過引用并入本文的、名稱為“LargeArrayOfUpwardPointingP-1-NDiodesHavingLargeAndUniformCurrent”的美國專利7，586，773中所描述的。例如,第一存儲(chǔ)級(jí)118的二極管可以是如箭頭Al所表示的向上指向的二極管(例如，在二極管的底部處具有P區(qū))，而第二存儲(chǔ)級(jí)120的二極管可以是如箭頭A2所表示的向下指向的二極管(例如，在二極管的底部具有η區(qū))，或者反之亦然。整體式三維存儲(chǔ)陣列是一種在單個(gè)襯底(例如晶片)的上形成多個(gè)存儲(chǔ)級(jí)而沒有中間襯底的陣列。形成一個(gè)存儲(chǔ)級(jí)的層直接沉積或生長在一個(gè)或多個(gè)現(xiàn)有級(jí)的層的上方。與此對(duì)比，已經(jīng)通過在分離的襯底上形成存儲(chǔ)級(jí)并將存儲(chǔ)級(jí)彼此粘合構(gòu)成堆疊式存儲(chǔ)器，如在通過引用并入本文的、Leedy的“ThreeDimensionalStructureMemory”的美國專利No.5，915，167中所描述的。可以在接合之前使襯底變薄或從存儲(chǔ)級(jí)去除襯底，但是因?yàn)榇鎯?chǔ)級(jí)最初形成在分離的襯底上，所以這樣的存儲(chǔ)器不是真正的整體式三維存儲(chǔ)陣列。上述示例示出了根據(jù)所公開的布置的呈圓柱狀或柱狀的存儲(chǔ)單元和導(dǎo)軌狀的導(dǎo)體。然而，本文所描述的技術(shù)不限于用于存儲(chǔ)單元的任何一種具體結(jié)構(gòu)。也可以使用其他結(jié)構(gòu)來形成包括RSME的存儲(chǔ)單元。例如，美國專利6，952，043,6,951，780,6,034，882、6，420,215,6,525，953及7，081,377提供了可以適于使用RSME的存儲(chǔ)單元的結(jié)構(gòu)的示例，所述專利中的每個(gè)專利均通過引用并入本文中。此外，其他類型的存儲(chǔ)單元也可以與本文所描述的技術(shù)一起使用。圖3是描繪可以實(shí)施本文所描述的技術(shù)的存儲(chǔ)系統(tǒng)300的一個(gè)示例性框圖。存儲(chǔ)系統(tǒng)300包括存儲(chǔ)陣列302，存儲(chǔ)陣列302可以是如上所述的存儲(chǔ)單元的二維陣列或三維陣列。在一個(gè)實(shí)施方案中，存儲(chǔ)陣列302是整體式三維存儲(chǔ)陣列。存儲(chǔ)陣列302的陣列終端線包括被組織成行的各層字線和被組織成列的各層位線。然而，也可以實(shí)施其他的取向。存儲(chǔ)系統(tǒng)300包括行控制電路320，行控制電路320的輸出308被連接到存儲(chǔ)陣列302的相應(yīng)字線。行控制電路320接收來自系統(tǒng)控制邏輯電路330的一組M行尋址信號(hào)和一個(gè)或更多個(gè)不同的控制信號(hào)，并且通常可以包括如下電路用于讀操作和編程(例如，置位和復(fù)位)操作的行解碼器322、陣列終端驅(qū)動(dòng)器324以及塊選擇電路326。存儲(chǔ)系統(tǒng)300還包括列控制電路310，列控制電路310的輸入/輸出306被連接到存儲(chǔ)陣列302的相應(yīng)位線。列控制電路306接收來自系統(tǒng)控制邏輯電路330的一組N列尋址信號(hào)和一個(gè)或更多個(gè)不同的控制信號(hào)，并且通?？梢园ㄈ缦码娐妨薪獯a器312、陣列終端接收器或驅(qū)動(dòng)器314、塊選擇電路316、以及包括感測(cè)放大器(senseamps)318和I/O復(fù)用器的讀/寫電路。系統(tǒng)控制邏輯電路330接收來自主機(jī)的數(shù)據(jù)和命令并將輸出數(shù)據(jù)提供給主機(jī)。在其他實(shí)施方案中，系統(tǒng)控制邏輯電路330接收來自獨(dú)立的控制器電路的數(shù)據(jù)和命令并將輸出數(shù)據(jù)提供給該控制器電路，其中該控制器電路與主機(jī)通信。系統(tǒng)控制邏輯電路330可以包括一個(gè)或更多個(gè)狀態(tài)機(jī)、寄存器以及其他用于控制存儲(chǔ)系統(tǒng)300的操作的控制邏輯。例如，可以提供下文將進(jìn)一步描述的寫電路460、讀電路461及箝位控制電路464。在一個(gè)實(shí)施方案中，圖3中所描繪的所有部件被布置在單個(gè)集成電路中。例如，可以在襯底的表面上形成系統(tǒng)控制邏輯電路330、列控制電路310及行控制電路320，并且在該襯底上方形成整體式三維存儲(chǔ)陣列中的存儲(chǔ)陣列302(并且因此，存儲(chǔ)陣列302位于系統(tǒng)控制電路330、列控制電路310及行控制電路320的上方)。在一些情況下，可以在與存儲(chǔ)陣列的一些層相同的層上形成控制電路的一部分。結(jié)合了存儲(chǔ)陣列的集成電路通常將陣列細(xì)分成多個(gè)子陣列或塊?？梢詫K進(jìn)一步一起分組成包含例如16、32或不同數(shù)量的塊的區(qū)塊(bays)。如經(jīng)常使用的，子陣列是通常未被解碼器、驅(qū)動(dòng)器、感測(cè)放大器和輸入/輸出電路所阻斷的、具有連續(xù)的字線和位線的一組連續(xù)的存儲(chǔ)單元。這樣做是出于多種原因。例如，向下橫跨字線和位線的、由這樣的線的電阻和電容產(chǎn)生的信號(hào)延遲(即，RC延遲)在大的陣列中會(huì)非常顯著?？梢酝ㄟ^將較大的陣列細(xì)分成一組較小的子陣列使得縮短字線和/或位線的長度來減小這些RC延遲。作為另一個(gè)示例，與訪問一組存儲(chǔ)單元相關(guān)聯(lián)的功率可以規(guī)定在給定的存儲(chǔ)器周期期間可以被同時(shí)訪問的存儲(chǔ)器單元的數(shù)量的上限。因此，大的存儲(chǔ)陣列被頻繁地細(xì)分成較小的子陣列以降低被同時(shí)訪問的存儲(chǔ)單元的數(shù)量。雖然如此，為了便于描述，陣列可以與子陣列以相同含義使用，以代表具有通常未被解碼器、驅(qū)動(dòng)器、感測(cè)放大器和輸入/輸出電路阻斷的連續(xù)的字線和位線的一組連續(xù)的存儲(chǔ)單元。集成電路可以包括一個(gè)或更多個(gè)存儲(chǔ)陣列。如上所述，通過可逆地開關(guān)RSME102的RSL中的每個(gè)RSL，RSME102可以在兩個(gè)或更多個(gè)狀態(tài)之間可逆地轉(zhuǎn)換。例如，RSME可以在制造時(shí)處于初始高電阻率狀態(tài)，在施加第一電壓和/或電流時(shí)，該高電阻率狀態(tài)可以轉(zhuǎn)換到的低電阻率狀態(tài)。施加第二電壓和/或電流可以使RSME返回到高電阻率狀態(tài)。存儲(chǔ)系統(tǒng)300可以與本文所描述的任何RSME—起使用。圖4A是單極RSL的示例性實(shí)施方案的電壓對(duì)電流的曲線圖。x軸描繪電壓的絕對(duì)值，y軸描繪電流，并且線被調(diào)節(jié)為在曲線圖的原點(diǎn)相遇。在置位過程中，線404表示在處于高電阻率復(fù)位狀態(tài)下RSL的1-V特性，而線406表示到在Va4處低電阻率置位狀態(tài)的轉(zhuǎn)變。在復(fù)位過程中，線400表示在處于低電阻率置位狀態(tài)下RSL的1-V特性，而線402表示到在Vsft處高電阻率復(fù)位狀態(tài)的轉(zhuǎn)變。該示例示出了其中電壓的極性對(duì)于置位和復(fù)位開關(guān)二者相同的單極操作模式。為了確定RSL的狀態(tài)，可以在RSL的兩端施加電壓并測(cè)量所得到的電流。較高或較低的測(cè)量電流分別表示RSL處于低電阻率狀態(tài)或高電阻率狀態(tài)。在一些情況下，高電阻率狀態(tài)基本上較高，例如，比低電阻率狀態(tài)高兩個(gè)或三個(gè)數(shù)量級(jí)(100-1，000)。注意，具有不同1-V特性的其他RSL變型也可以與本文中的技術(shù)一起使用。在復(fù)位狀態(tài)下，RSME響應(yīng)于在O與V置位之間的施加電壓呈現(xiàn)由線404表示的電阻特性。然而，在置位狀態(tài)下，RSME響應(yīng)于在O與之間的施加電壓呈現(xiàn)由線400表示的電阻特性，其中，VSft<V置位。因此，取決于RSME的電阻狀態(tài)，RSME響應(yīng)于在相同電壓范圍內(nèi)(例如，在O與之間)的相同電壓呈現(xiàn)不同的電阻特性。在讀操作中，可以施加固定電壓V響應(yīng)于此，感測(cè)電流在置位狀態(tài)下為Ia或在復(fù)位狀態(tài)下為Ib。因此，可以通過識(shí)別RSL或RSME的1-V特性的至少一個(gè)點(diǎn)來確認(rèn)RSL或RSME的狀態(tài)。在一種方法中，RSME可以包括多個(gè)RSL，其中，每個(gè)RSL呈現(xiàn)出基本上相似的單極開關(guān)特性。圖4B是描繪兩個(gè)示例性單極RSL的不同1-V特性的曲線圖。例如，對(duì)于兩個(gè)或更多個(gè)單極RSL，1-V(電流-電壓)特性可以基本上相同，使得I隨著V以共同的速率增加，并且置位和/或復(fù)位電平可以基本上相同?；蛘撸琑SL的1-V特性可以不同，使得例如對(duì)于RSL中的一個(gè)RSL來說I隨著V更加迅速地增加，或者置位和/或復(fù)位電平可以不同。在該示例中，“A”表示第一種類型的RSL，“B”表示第二種類型的RSL，其中，RSL具有不同的單極電阻開關(guān)特性。X軸描繪電壓(V)，y軸描繪電流(I)。對(duì)于類型“A”的RSL，線400、線402、線404和線406與圖4A中相同。同樣，對(duì)于類型“A”的RSL，V置位A為置位電壓，為復(fù)位電壓，ISftA為復(fù)位電流，IM—MA為電流置位限值。對(duì)于類型“B”的RSL，線420、線422、線424和線426分別對(duì)應(yīng)于線400、線402、線404和線406。同樣對(duì)于類型“B”的RSL，Vw4b為置位電壓，Vmeb為復(fù)位電壓，為復(fù)位電流而I置位—Mb為電流置位限值。在此處所不出的方法中，V置位A>V置位B,V復(fù)位A>V復(fù)位B,I復(fù)位A>I復(fù)位B及I置位—限值A(chǔ)>I置位—K{tB，但是這僅是示例并且可以應(yīng)用其他可替代的關(guān)系。在兩個(gè)或更多個(gè)RSL在同一RSME中的情況下，RSME的開關(guān)特性將是每一個(gè)RSL的開關(guān)特性的函數(shù)。在置位過程期間，例如，如果將電壓均分到每個(gè)RSL上，隨著V增加，類型“B”的RSL可以先于類型“A”的RSL進(jìn)行開關(guān)。類似地，在復(fù)位過程期間，例如，假定在每個(gè)RSL上施加相同的電壓，隨著V增加，類型“B”的RSL可以先于類型“A”的RSL進(jìn)行開關(guān)。可替代地，類型“A”的RSL和類型“B”的RSL可以具有相反極性的不同1-V特性。例如，可以使得Vw4a>OV及V復(fù)位A>0V，而V置位B<OV及V復(fù)位B<0V。作為示例，類型“Α”的RSL的特性可以如圖4Α中所描述的，而類型“B”的RSL的特性可以如下文的圖4C中所描述的。理論上，下述情況也是可以的=RSME中的一個(gè)RSL具有單極特性而RSME中的另一個(gè)RSL具有雙極特性。然而，在RSME中的所有RSL中僅使用一種類型的開關(guān)特性(單極或雙極)可以實(shí)現(xiàn)簡(jiǎn)化的控制方案。在一些情況下，RSME的讀出使RSL中的一個(gè)RSL的數(shù)據(jù)狀態(tài)進(jìn)行轉(zhuǎn)換。例如，假定高電阻狀態(tài)比低電阻狀態(tài)高幾個(gè)數(shù)量級(jí)，對(duì)于處于低電阻狀態(tài)的第一RSL和處于高電阻狀態(tài)的第二RSL，讀操作基本上不會(huì)檢測(cè)到電流。即，等于每個(gè)RSL的電阻之和的RSME的電阻會(huì)非常高，因此電流會(huì)非常低或基本上為O。讀操作可以將第二RSL轉(zhuǎn)換到低電阻狀態(tài)，使得RSME的電阻較低，通過RSME的電流相對(duì)較高且可檢測(cè)。接下來可以執(zhí)行寫回操作來將第二RSL轉(zhuǎn)換回高電阻狀態(tài)。當(dāng)在RSME的電極上施加電壓時(shí)，電壓將會(huì)與每個(gè)RSL的電阻成比例地分至每個(gè)RSL0當(dāng)?shù)谝籖SL處于低電阻狀態(tài)而第二RSL處于高電阻狀態(tài)時(shí)，第一RSL將電極處的電位轉(zhuǎn)移到IL，使得基本上所有電壓施加在第二RSL上。如果電壓具有合適的大小和極性，那么該電壓將使第二RSL開關(guān)(轉(zhuǎn)換)。此外，RSL可以使用可作為單極或雙極器件來操作的材料，例如在通過引用并入本文的、Sun等人“CoexistenceofthebipolarandunipolarresistiVeswitchingbehavioursinAu/SrTi03/Ptcells,^J.Phys.DAppl.Phys.44,125404,March10,2011中所描述的。圖4C是描繪另一個(gè)示例性單極RSL的1-V特性的曲線圖。與圖4A的特性相比較，在置位過程和復(fù)位過程期間使用負(fù)電壓取代正電壓。在置位過程中，線434表示在高電阻率復(fù)位狀態(tài)下RSL的1-V特性，線436表示在Va4下到低電阻率置位狀態(tài)的轉(zhuǎn)變。在復(fù)位過程中，線430表示在低電阻率置位狀態(tài)下RSL的1-V特性，線432表示在Vsfi下到高電阻率復(fù)位狀態(tài)的轉(zhuǎn)變。Vli5oVSf1、Vw4及Vf均為負(fù)電壓。在讀操作中，可以施加固定電壓V讀取>V復(fù)位，響應(yīng)于此，感測(cè)電流在置位狀態(tài)下為Ia或在復(fù)位狀態(tài)下為Ib。圖4D是描繪示例性雙極RSL的I_V特性的曲線圖。此處，對(duì)于置位過程和復(fù)位過程使用相反極性的電壓。此外，對(duì)于置位過程使用正電壓而對(duì)于復(fù)位過程使用負(fù)電壓。在該雙極RSL中，當(dāng)施加正電壓時(shí)發(fā)生置位過程，而在施加負(fù)電壓時(shí)發(fā)生復(fù)位過程。在置位過程中，線444表示在高電阻率復(fù)位狀態(tài)下RSL的1-V特性，線446表示在Vw4下到低電阻率置位狀態(tài)的轉(zhuǎn)變。在復(fù)位過程中，線440表示在低電阻率置位狀態(tài)下RSL的1-V特性，線442表示在Vsfi下到高電阻率復(fù)位狀態(tài)的轉(zhuǎn)變。Va4和Vf為正電壓而Vsfi為負(fù)電壓。圖4E是描繪另一個(gè)示例性雙極RSL的1-V特性的曲線圖。在該雙極RSL中，在施加正電壓時(shí)發(fā)生復(fù)位過程，而在施加負(fù)電壓時(shí)發(fā)生置位過程。在置位過程中，線454表示在高電阻率復(fù)位狀態(tài)下RSL的1-V特性，線456表示在Va4下到低電阻率置位狀態(tài)的轉(zhuǎn)變。在復(fù)位過程中，線450表示在低電阻率置位狀態(tài)下RSL的1-V特性，線452表示在Vsfi下到高電阻率復(fù)位狀態(tài)的轉(zhuǎn)變。Vw4和Vf為正電壓而Vsfi為負(fù)電壓。雖然圖4D和圖4C中的Ig水平(電平)高于Iw4水平，但是應(yīng)當(dāng)強(qiáng)調(diào)的是，可以是另一相反的方式。這意味著，對(duì)于相反極性，圖4D和圖4C中的Ia4水平可以高于1冑{4水平。圖5描繪了用于讀取存儲(chǔ)單元的狀態(tài)的電路的實(shí)施方案。存儲(chǔ)陣列的一部分包括存儲(chǔ)單元550、552、554和556。描繪了多個(gè)位線中的兩個(gè)位線和多個(gè)字線中的兩個(gè)字線。位線559被耦接到單元550和單元554，位線557被耦接到單元552和單元556。位線559是被選中的位線并且可以處于例如2V。位線557是未選中的位線并且可以處于例如接地。字線547是被選中的字線并且可以處于例如0V。字線549是未選中的字線并且可以處于例如2V。描繪了用于位線559中的一個(gè)位線的讀電路經(jīng)由晶體管558連接到位線，晶體管558由列解碼器312提供的柵電壓控制，以選擇或不選擇相應(yīng)的位線。晶體管558將位線連接到數(shù)據(jù)總線563。寫電路560(其是系統(tǒng)控制邏輯電路330的一部分)連接到數(shù)據(jù)總線。晶體管562連接到數(shù)據(jù)總線并且作為箝位器件操作，其由箝位控制電路564(其是系統(tǒng)控制邏輯電路330的一部分)控制。晶體管562還連接到感測(cè)放大器566，感測(cè)放大器566包括數(shù)據(jù)鎖存器568。感測(cè)放大器566的輸出被連接到數(shù)據(jù)輸出終端(到系統(tǒng)控制邏輯電路330、控制器和/或主機(jī))。寫電路560還連接到感測(cè)放大器566及數(shù)據(jù)鎖存器568。當(dāng)試圖讀取RSME的狀態(tài)時(shí)，所有字線均首先偏置為Vw(例如，近似2V)并且所有位線均接地。然后，被選中的字線被拉到接地。例如，該討論將假定選擇存儲(chǔ)單元550以進(jìn)行讀取。一個(gè)或更多個(gè)被選中的位線559通過數(shù)據(jù)總線(通過導(dǎo)通晶體管558)和箝位器件(晶體管562，其接收2V+Vth，Vth為晶體管562的閾值電壓)被拉到Vli取。箝位器件的柵極高于但被控制成使位線保持在附近。在一種方法中，被選擇的存儲(chǔ)單元550通過晶體管562從感測(cè)放大器中的感測(cè)節(jié)點(diǎn)拉取電流。感測(cè)節(jié)點(diǎn)可以接收處于高電阻率狀態(tài)電流與低電阻率狀態(tài)電流之間的參考電流。感測(cè)節(jié)點(diǎn)對(duì)應(yīng)于在單元電流與參考電流之間的電流差移動(dòng)。通過比較感測(cè)電壓和參考讀取電壓，感測(cè)放大器566生成數(shù)據(jù)輸出信號(hào)。如果存儲(chǔ)單元電流大于參考電流，則存儲(chǔ)單元處于低電阻率狀態(tài)并且在感測(cè)節(jié)點(diǎn)處的電壓將低于參考電壓。如果存儲(chǔ)單元電流小于參考電流，則存儲(chǔ)單元處于高電阻率狀態(tài)并且在感測(cè)節(jié)點(diǎn)處的電壓將高于參考電壓。來自感測(cè)放大器566的輸出數(shù)據(jù)信號(hào)被鎖存在數(shù)據(jù)鎖存器568中。再次參考圖4A，例如，當(dāng)處于高電阻率狀態(tài)時(shí)，如果施加電SVm和足夠的電流，RSL將會(huì)被置位到低電阻率狀態(tài)。線404表示當(dāng)施加Vw4時(shí)的行為。電壓將保持相當(dāng)恒定并且電流將朝向Iw4增加。在某一點(diǎn)，RSL將被置位并且器件的行為將會(huì)基于線406。注意，第一次置位RSL時(shí)，需要Vf(形成電壓)來置位器件。之后，Vw4足以置位該器件以進(jìn)行使用。形成電壓Vf可以在絕對(duì)值上高于VW4。當(dāng)處于低電阻率狀態(tài)(線400)時(shí)，如果施加Vg和足夠的電流(Ig)，RSL將被復(fù)位到高電阻率狀態(tài)。線400示出了當(dāng)施加Vsfi時(shí)的行為。在某一點(diǎn)處，RSL將被復(fù)位并且器件的行為將會(huì)基于線402。在Iv頭施方案中，V置位為約7V，V復(fù)位為約9V，I置位-限值為約IOyA以及I復(fù)位可以低至ΙΟΟηΑ。將這些電壓和電流施加到圖5的具有串聯(lián)的RSME和二極管的電路上。例如，圖6A至圖6M可以是RSME的在垂直面或水平面上的橫截面圖。圖6A描繪了具有RSME和位于RSME下方的導(dǎo)引元件(SE)的示例性存儲(chǔ)單元。存儲(chǔ)單元可以具有各種構(gòu)型。一種構(gòu)型是如下堆疊式構(gòu)型，其中，在層中設(shè)置每種類型的材料，并且每個(gè)層被定位在位于其上方的層之下并且每個(gè)層通常具有相似的橫截面區(qū)域。在另一個(gè)可能的構(gòu)型中，一個(gè)或更多個(gè)層可以與一個(gè)或更多個(gè)其他層端對(duì)端布置(見圖6F至圖6J)?！ぷ⒁?，在圖中，圖示的彼此相鄰的任何兩個(gè)層或材料可以彼此接觸。然而，除非另有規(guī)定，這不是必需的，并且圖示的彼此相鄰的任何兩個(gè)層或材料可以被未描繪出的、其他材料的一個(gè)或更多個(gè)層隔離。此外，在一些情況下，材料可能會(huì)被形成為制造的副產(chǎn)物，例如在Si層上形成的SiOx層。沒有必要在圖中描繪這樣的副產(chǎn)物。此外，所描述的實(shí)施的變型也是可以的。例如，每個(gè)實(shí)施中的層的順序可以反轉(zhuǎn)，例如使得字線在頂部而位線在底部?？梢栽谒枥L的每個(gè)層之間設(shè)置一個(gè)或更多個(gè)中間層。此外，可以改變導(dǎo)引元件的位置使得其位于包括RSL的其他層的上方或下方。層的取向可以從垂直方向修改到水平方向或任何其他方向。可以形成公共導(dǎo)電路徑的多個(gè)層或部分可以被稱為串聯(lián)連接。存儲(chǔ)單元包括連接到存儲(chǔ)器件的位線的位線接觸(BLC)材料(例如W或NiSi)。位線是一種控制線，使得BLC也是對(duì)第一控制線的接觸。在串聯(lián)路徑中的BLC之后是幫助BLC粘合到RSME以及用作為勢(shì)壘的第一粘合層(ALl)，如TiN。TiN層可以通過任何傳統(tǒng)的方法(例如濺射)來沉積。在串聯(lián)路徑中的RSME之后是導(dǎo)引元件(SE)，如二極管。導(dǎo)引元件使得信號(hào)(例如電壓或電流)經(jīng)由字線和位線選擇性地施加到一個(gè)或更多個(gè)存儲(chǔ)單元以獨(dú)立地控制存儲(chǔ)單元，例如通過開關(guān)存儲(chǔ)單元的RSME來控制存儲(chǔ)單元各自的數(shù)據(jù)狀態(tài)。RSME的電阻開關(guān)行為不依賴于SE。SE可以具有本身的電阻開關(guān)行為；然而，該行為將不依賴于RSME的電阻開關(guān)行為。在串聯(lián)路徑中的SE之后是第二粘合層(AL2)(例如TiN)。在串聯(lián)路徑中的AL2之后是連接到存儲(chǔ)器件的字線的字線接觸(WLC)材料，如W或NiSi。字線是一種控制線，使得WLC也是到第二控制線的接觸。存儲(chǔ)單元的所描繪部分因而串聯(lián)地布置。圖6B描繪了具有RSME的存儲(chǔ)單元的替代構(gòu)型，其中，導(dǎo)引元件(SE)位于RSME的上方。其它層的從頂部到底部的順序也可以從底部到頂部反轉(zhuǎn)。圖6C描繪了圖6A的RSME的作為垂直堆疊方式的鏡像電阻開關(guān)(MRS)的示例性實(shí)施方案。RSME包括在一些構(gòu)型中作為頂部電極的第一電極(El);第一電阻開關(guān)層(RSLl)；以及用作散射層、耦合電極或耦合層的導(dǎo)電中間層(IL)。RSME還包括第二RSL(RSL2)和在一些構(gòu)型中作為底部電極的第二電極(E2)。例如，RSL可以是可逆RSL?？赡鍾SL可以從一個(gè)狀態(tài)轉(zhuǎn)換到另一個(gè)狀態(tài)并轉(zhuǎn)換回所述一個(gè)狀態(tài)。IL串聯(lián)地電連接在El與E2之間。RSLl串聯(lián)地電連接在El與IL之間。RSL2串聯(lián)地電連接在E2與IL之間?！半娺B接在...之間”或類似用語可以表示處于導(dǎo)電路徑中。例如，IL可以電連接在El與E2之間并以物理的方式連接在El與E2之間或不是以物理的方式連接El與E2之間。例如，可以通過將兩個(gè)雙極憶阻器(memristor)(存儲(chǔ)器-電阻器)元件反串聯(lián)成一個(gè)鏡像電阻開關(guān)(MRS)中來形成RSME。憶阻器是無源的雙端電路元件，其中，電阻是通過器件的電流和器件上的電壓的歷史的函數(shù)。這樣的MRS可以由第一憶阻元件構(gòu)成，該第一憶阻元件包括E1，例如η型硅；RSL1，其可以是過渡金屬氧化物(例如氧化鉿(HfO2))或氧氮硅鉿(HfSiON);以及IL，其可以是能夠與氧發(fā)生化學(xué)反應(yīng)的可氧化電極(例如TiN)。RSME包括第二憶阻元件，該第二憶阻元件由相同(或不同)材料制成，但以相反順序來共享IL的可氧化電極。此外，在一種方法中，第一憶阻元件和第二憶阻元件均可以具有雙極或單極1-V(電流-電壓)特性。在另一種方法中，憶阻元件中的一個(gè)憶阻元件具有單極特性而另一個(gè)憶阻元件具有雙極特性。通過將兩個(gè)憶阻元件合并到一個(gè)RSME中，RSME具有疊加了組件憶阻元件的1-V特性的1-V特性，但是RSME具有另外的益處，那就是以比各個(gè)憶阻元件顯著低的電流進(jìn)行操作。更一般地，RSME將具有疊加了組件RSL的1-V特性的1-V特性，但是能夠以低電流操作。IL用作散射層，散射從RSL進(jìn)入IL的電子，由此減緩對(duì)開關(guān)機(jī)制沒有貢獻(xiàn)的電流，以避免對(duì)導(dǎo)引元件的損壞。此外，IL用作耦合電極或耦合層，其電容性地耦合到通過設(shè)置El和E2的電位施加在RSME上的電壓。通過這樣的散射，IL提供了在置位過程或復(fù)位過程期間減小峰值電流并同時(shí)實(shí)現(xiàn)低電流操作的電阻。限流操作被認(rèn)為源自IL層的兩個(gè)方面。第一，熱電子在IL層中通過電子與電子的相互作用被很好地散射。第二，一旦RSL中之一開始擊穿并向IL傳遞過量的電荷Q，則在RSL上所施加的電壓通過V=Q/C而被有效地降低，其中，C是IL層朝向電極El和E2的電容。同時(shí)，較高的電壓此刻在第二RSL上，導(dǎo)致第二RSL擊穿。因?yàn)殡姾蒕的可用數(shù)量是有限的，能夠從此處流過的電流也非常有限。以此方式，該RSME使得存儲(chǔ)單元能夠以低電流操作。電阻被視為基于IL散射電子的能力并向所施加的偏置電壓提供非常有效的負(fù)反饋，使得形成允許以低電流發(fā)生開關(guān)的小的導(dǎo)電絲。如果沒有IL，則當(dāng)施加電壓時(shí)將形成具有非常低的電阻的絲，導(dǎo)致在存儲(chǔ)單元中的高電流峰值(由于I=V/R的關(guān)系)，并且所需開關(guān)電流也會(huì)非常高。RSME具有關(guān)于IL的鏡像構(gòu)型，這是因?yàn)镽SL和電極的序列在IL的每一側(cè)延伸。鏡像構(gòu)型還可以針對(duì)RSL和電極使用相同的材料。El、RSLl和IL的組合形成第一憶阻元件(存儲(chǔ)器-電阻器)，而E2、RSL2和IL的組合形成第二憶阻元件。所述兩個(gè)憶阻元件可以是被反串聯(lián)地或串聯(lián)地連接成一個(gè)鏡像電阻開關(guān)(MRS)的雙極憶阻元件。在使用中，當(dāng)在El和E2上施加電壓時(shí)，生成電場(chǎng)(E)，該電場(chǎng)是電壓除于El與E2之間的距離。IL可以浮置，這意味著它不直接以電壓/電流信號(hào)來驅(qū)動(dòng)，而是可以電容性地耦合到一個(gè)或更多個(gè)以電壓/電流信號(hào)直接驅(qū)動(dòng)的其他電極(例如El和/或E2)。由于電容性耦合，El與E2之間的電壓的一部分將從El施加到耦合層并施加在RSLl上，而El與E2之間的電壓的另一部分將從耦合層施加到E2并施加在RSL2上。電壓按照每個(gè)RSL的電阻的比例被分至每個(gè)RSL。此外，第一憶阻器可以具有第一1-V特性，而第二憶阻器具有第二1-V特性，使得存儲(chǔ)單元的整體的1-V特性是第一憶阻器的1-V特性和第二憶阻器的1-V特性的疊加，但是具有額外的益處，即其以顯著低于各個(gè)憶阻元件的電流進(jìn)行操作。在一種方法中，第一憶阻器的1-V特性與第二憶阻器的1-V特性不同但是具有相同的極性。在另一種方法中，第一憶阻器的1-V特性與第二憶阻器的1-V特性具有相反的極性。之前討論的圖4A至圖4E提供了RSL的示例性1-V特性?？梢砸栽S多可能的構(gòu)型來提供RSME的元件，這將在下面進(jìn)一步詳細(xì)描述。用于El的示例性材料包括n+Si(多晶硅)、p+Si(多晶硅)、TiN、TiSix,TiAlN,TiAl、W、WN、WSix、Co、CoS1、p+S1、Ni及NiSi。用于RSLl和RSL2的示例性材料包括金屬材料，例如MeOx和MeN0然而，還可以使用如在本文的一些實(shí)施方案中所討論的非金屬材料。RSLl和RSL2可以是相同類型或不同類型。RSL也可以是基于碳的、基于碳納米管的、納米離子型存儲(chǔ)器、導(dǎo)電橋的相變單元，或者是改變其相態(tài)、自旋、磁分量等的單元。RSL可以具有在MΩ范圍(例如，1-10ΜΩ)或更大范圍內(nèi)的導(dǎo)通電阻(導(dǎo)電狀態(tài)電阻)。這與可編程金屬化單元形成對(duì)照，可編程金屬化單元(PMC)(例如導(dǎo)電橋RAM或CBRAM)形成量子點(diǎn)接觸，并且具有大約25ΚΩ或更低的顯著低的電阻。較高的電阻提供了低電流操作和更好的可測(cè)量性。用于E2的示例性材料包括n+S1、n+SiC、p+SiC和p+Si(多晶硅)、TiN、TiAIN、TiAl、W、WNCo、CoS1、p+S1、Ni和NiSi。在不同層中的材料的特定組合可以是有利的。以下對(duì)各種構(gòu)型進(jìn)行更加詳細(xì)的討論。用于IL的示例性材料包括TiN、TiN、Al、Zr、La、Y、T1、TiAIN、TixNy、TiAl合金及p+SiC。IL因此可以由可氧化的材料(例如，TiN、Al、Zr、La、Y、Ti)或者不可氧化的材料(例如，TiAIN、TixNy、TiAl合金和碳，包括例如石墨、無定形碳、碳納米管、具有不同晶體結(jié)構(gòu)的碳以及P+SiC)構(gòu)成。一般地，對(duì)于IL層，El和E2可以使用相同材料。在一些情況下，有意地或無意地形成一個(gè)或更多個(gè)氧化物層，作為沉積和形成步驟的副產(chǎn)物。例如，可以通過在Si的頂部上沉積MeOx來氧化Si。甚至可以在一側(cè)上通過MeOx沉積來氧化TiN或其他所提議的金屬并且可以通過MeOx和TiN的界面反應(yīng)來在界面處氧化TiN或其他所提議的金屬。如所提到的，E1、E2及IL由導(dǎo)電材料構(gòu)成。導(dǎo)電材料可以通過其電導(dǎo)率σ=1/P或者電導(dǎo)率的倒數(shù)即電阻率P=E/J來表征。電導(dǎo)率按西門子/米(S/m)來計(jì)量，電阻率按歐姆-米(Ω-m)或Ω-cm來計(jì)量。E是以V/m為單位的電場(chǎng)大小，J是以A/m2為單位的電流密度大小。對(duì)于絕緣體，P>IO8Q-Cm或σ<10_8S/cm。對(duì)于半導(dǎo)體，10_3Ω-cm<P<IO8Ω-cm或IO3S/cm>σ>108S/cm。對(duì)于導(dǎo)體，103Ω-cm>P或IO3S/cm<σ。半導(dǎo)體可以區(qū)別于導(dǎo)體，在于半導(dǎo)體通常是通過對(duì)要成為P型或η型半導(dǎo)體的絕緣體進(jìn)行摻雜而形成的，而導(dǎo)體不依靠摻雜。半導(dǎo)體還可以區(qū)別于導(dǎo)體，在于半導(dǎo)體基于所施加的電壓的極性來允許電流流動(dòng)，使得電流可以在一個(gè)方向上大量地流動(dòng)而在相反方向上不流動(dòng)。半導(dǎo)體允許正向電流流動(dòng)的方向取決于該半導(dǎo)體是P型半導(dǎo)體還是η型半導(dǎo)體。相反地，導(dǎo)體允許電流在每個(gè)方向上均等地流動(dòng)。導(dǎo)電材料意味著包括半導(dǎo)體(半導(dǎo)電材料)和導(dǎo)體。導(dǎo)體還可以被稱為導(dǎo)電材料。導(dǎo)體與半導(dǎo)體相比具有較高的電導(dǎo)率。注意，因?yàn)镮L是可以接收耦合電壓的導(dǎo)電材料，所以RSME不依賴于高帶隙三疊層(相對(duì)高的帶隙材料位于相對(duì)低的帶隙材料的層之間)。圖6D描繪了圖6Α的RSME的在RSL之間使用多個(gè)不同類型的IL的示例性實(shí)施。使用了多個(gè)相鄰的中間層，包括類型“I”的第一IL(ILl)和類型“2”的第二IL(IL2)。該實(shí)施方案的優(yōu)點(diǎn)是，IL可以具有不同的類型，其具有不同的散射特性和功函數(shù)，以提供額外的能力來調(diào)節(jié)RSME的性能。此外，使用多個(gè)相同類型或不同類型的IL可以增加路徑中的散射/電阻，并因?yàn)镮=V/R,由此降低了電流。多個(gè)相鄰的IL可以增加散射，可以類似于較厚的單個(gè)IL。然而，較厚的IL提出了尺寸的挑戰(zhàn)如果堆疊高度增加，則柱體蝕刻的縱橫比增加。作為結(jié)果，制造工藝?yán)缥g刻、清潔及空隙填充變得非常有挑戰(zhàn)性。優(yōu)選地，可以具有兩個(gè)(或更多個(gè))相鄰的(或不相鄰的)較薄的IL(或相似的或不相似的特性/材料)來取代一個(gè)較厚的IL。例如，兩個(gè)5nm厚的IL可以提供與例如20nm厚的單個(gè)較厚的IL相當(dāng)?shù)纳⑸?。例如，ILl和IL2可以具有不同的材料,該不同的材料具有不同的電阻率和晶體結(jié)構(gòu)。它們還可以具有相同的材料，但可以具有不同的晶體結(jié)構(gòu)或取向或不同的晶粒尺寸，會(huì)不同地散射電荷載流子。作為另一個(gè)示例，一個(gè)IL可以由細(xì)晶粒材料或納米顆粒(其可以與其他IL相同或不同)構(gòu)成。如果RSLl和RSL2具有不同的材料，并且ILl和IL2具有不同的材料和/或不同類型的材料，則IL相對(duì)于RSL的最優(yōu)布置將與材料有關(guān)。一個(gè)可能的實(shí)施方案使用ρ-η結(jié)，其中，ILl為n+Si，IL2為p+Si。ILl和IL2每個(gè)可以具有例如至少20nm的厚度。另一個(gè)可能的組合對(duì)于IL中的一個(gè)IL使用金屬例如TiN而對(duì)于IL中的另一個(gè)IL使用n+Si或p+Si，例如參見附圖10C。圖6E描繪了圖6A的RSME使用重復(fù)的RSL/IL模式的示例實(shí)施方案。RSL與IL的模式或組合被重復(fù)至少兩次。例如，除了RSL2和第二IL(IL2)之外，還提供了RSLl和第一IL(ILl)。第三RSL(RSL3)與E2相鄰。RSL可以是相同或不同的類型，IL可以是相同或不同的類型。該實(shí)施方案的優(yōu)點(diǎn)是，多個(gè)散射層可以增加RSME在路徑上的散射/電阻的量。此外，使用不同類型的IL和RSL的能力提供了調(diào)節(jié)RSME的性能的另外的能力。下述情況是可以的三個(gè)RSL具有多種特性(所有均相同、兩個(gè)相同而一個(gè)不同、所有均不同等)。多于一個(gè)IL的IL與不同的RSL—起使用將改變RSME的特性并提供調(diào)節(jié)其性能的另外的功能性。在RSME上施加電壓時(shí)，根據(jù)每個(gè)RSL的電阻將電壓分至每個(gè)RSL上。在一種可能的實(shí)施方案中，RSL中的兩個(gè)RSL具有相同的1-V特性，而其他RSL具有不同的1-V特性，例如使得當(dāng)所述其他RSL處于高電阻狀態(tài)時(shí)所述兩個(gè)RSL均處于低電阻狀態(tài)，或者當(dāng)所述其他RSL處于低電阻狀態(tài)時(shí)所述兩個(gè)RSL均處于高電阻狀態(tài)。其他變型是可以的。圖6F描繪了圖6A的RSME的示例性實(shí)施方案，其中RSME的每個(gè)層水平地延伸并且所述層中的一個(gè)或更多個(gè)層端對(duì)端布置。除了完全堆疊的(垂直的)構(gòu)型，RSME的一些部分與RSME的其他部分側(cè)向地布置(即，布置到其他部分的側(cè)面)或端對(duì)端地布置。例如，EURSLl和IL在一個(gè)堆疊中，而RSL2和E2在另一個(gè)堆疊中，并且RSL2與IL并排布置。參照?qǐng)D6A，BLC和ALl可以設(shè)置在El的上方，并且SE、AL2及WLC可以設(shè)置在E2的下方。在一種可能的方法中，非導(dǎo)電(NC)層可以設(shè)置在IL的下方，并且與E2并排布置。RSME的一些部分/層仍然串聯(lián)布置。在另一個(gè)可能的實(shí)施中，E2是在RSL2的一側(cè)而不是在其下方，使得三個(gè)部分(IL、RSL2和E2)端對(duì)端布置。其他變型是可以的。將RSME的一些部分彼此端對(duì)端地或者以其他方式側(cè)向地延伸來提供調(diào)節(jié)RSME的布局的額外能力。例如，可以降低RSME的高度。在一種方法中，BLC和ALl可以設(shè)置在El的上方，而SE、AL2和WLC可以設(shè)置在E2的下方。圖6G描繪了圖6A的RSME的另一個(gè)示例性實(shí)施方案，其中RSME的每個(gè)層水平地延伸并且所述層中的一個(gè)或更多個(gè)層被端對(duì)端布置。RSME的一些部分與RSME的其他部分側(cè)向地或端對(duì)端地布置。RSLl、IL和RSL2在一個(gè)堆疊中，而E2、非導(dǎo)電層(NC)及E2在另一個(gè)相鄰的堆疊中。El被端對(duì)端地布置在RSLl的一側(cè)，E2被端對(duì)端地布置在RSL2的一偵U。所述部分可以仍然被說成是串聯(lián)地布置，例如布置在El、RSLUIL、RSL2、E2的串聯(lián)路徑上。在另一個(gè)選擇中，例如，El側(cè)向地延伸并位于RSL的上方，并且E2側(cè)向地延伸并位于RSL的下方。在一種方法中，BLC和ALl可以設(shè)置在El的上方，SE、AL2和WLC可以設(shè)置在E2的下方。一般地，可以說，至少一個(gè)El、E2、IL、RSLl和RSL2可以至少部分地與至少另一個(gè)El、E2、IL、RSLl和RSL2側(cè)向地布置。在圖6F和圖6G中，側(cè)向布置為端對(duì)端。例如，RSLl與El側(cè)向地、端對(duì)端地布置，和/或RSL2與E2側(cè)向地、端對(duì)端地布置。此外，IL與RSLl和RSL2中的至少一個(gè)側(cè)向地、端對(duì)端地布置。圖6H描繪了圖6A的RSME的另一個(gè)示例性實(shí)施方案，其中RSME的每個(gè)層垂直地延伸。RSME的一些部分與RSME的其他部分側(cè)向地、面對(duì)面地布置。例如，BLC可以在El的上方、下方或側(cè)面，而WLC在E2的上方、下方或側(cè)面。BLC和WLC與RSME處于串聯(lián)路徑中。制造可以包括層沉積和層間隔蝕刻的η個(gè)重復(fù)周期，最終為CMP步驟。例如，可以將El層沉積為水平延伸層，然后進(jìn)行蝕刻以形成所示出的垂直延伸部分。然后，可以將RSLl層沉積為水平延伸層，然后進(jìn)行蝕刻以形成所示出的垂直延伸部分。對(duì)于IL、RSL2及Ε2中的每個(gè)重復(fù)該步驟。在一種方法中，ALl和BLC(圖6A)從El垂直向上延伸，而SE、AL2和WLC從E2垂直向下延伸。所述層中的兩個(gè)或更多個(gè)層可以彼此側(cè)向地、面對(duì)面地布置。例如，RSLUIL和RSL2可以彼此側(cè)向地、面對(duì)面地布置。此外，EURSLl、IL、RSL2和E2可以彼此側(cè)向地、面對(duì)面地布置。相比于圖61的RSME的L形橫截面以及圖6J的U形橫截面，例如圖6D至圖6H的RSME部分具有矩形橫截面。圖61描繪了圖6A的RSME的另一個(gè)示例性實(shí)施方案，其中RSME包括用于RSL1、IL、RSL2和E2的L形部分。例如，假定橫截面圖是具有正交的軸x和軸y的垂直面或水平面。在X方向，El具有厚度tlx，RSLl具有厚度t2x，IL具有厚度t3x，RSL2具有厚度t4x以及E2具有厚度t5x。在y方向，El具有厚度tly，RSLl具有厚度t2y，IL具有厚度t3y，RSL2具有厚度t4y以及E2具有厚度t5y。對(duì)于每個(gè)部分，x方向厚度可以與相應(yīng)的y方向厚度相同或不同。所述層的順序可以反轉(zhuǎn)，使得它們以E2、RSL2、IL、RSLUEl的順序而不是E1、RSL1、IL、RSL2、E2的順序延伸。例如，BLC可以在El的上方、下方或側(cè)面，而WLC在E2的上方、下方或側(cè)面。BLC和WLC與RSME處于串聯(lián)路徑中。通過提供L形部分，可以在RSME的置位過程中形成導(dǎo)電絲，其中，所述絲在X方向和y方向兩個(gè)方向延伸。因?yàn)榻z可以延伸相對(duì)大的面積，所以能夠潛在地有助于它們的生成。所圖示的實(shí)施還可以旋轉(zhuǎn)90°或180。。在該方法中，所述層的一些部分彼此側(cè)向布置，與圖6F至圖6H的構(gòu)思類似，但是所述層呈嵌套的L形，使兩個(gè)部分相對(duì)于彼此以直角延伸。例如，L形RSL2被嵌套在L形E2內(nèi)，L形IL被嵌套在L形RSL2內(nèi)，L形RSLl被嵌套在L形IL內(nèi)。在該示例中，El被嵌套在L形RSLl內(nèi)但El本身不是L形。每個(gè)部分在一個(gè)或更多個(gè)維度中可以相同或不同。此處，可以說，至少一個(gè)E1、E2、IL、RSL1和RSL2至少部分地與至少另一個(gè)E1、E2、IL,RSLl和RSL2側(cè)向地布置。圖6J描繪了圖6A的RSME的另一個(gè)示例性實(shí)施方案，其中RSME包括用于RSL1、IL、RSL2和E2的U形部分。例如，假定橫截面圖處于具有正交的軸x和軸y的垂直面或水平面中。在X方向上，El具有厚度tlx，RSLl具有厚度t2xa和t2xb，IL具有厚度t3xa和t3xb,RSL2具有厚度t4xa和t4xb，以及E2具有厚度t5xa和t5xb。在y方向上，El具有厚度tly，RSLl具有厚度t2y，IL具有厚度t3y，RSL2具有厚度t4y，以及E2具有厚度t5y。xa厚度可以與相應(yīng)的xb厚度相同或不同。此外，xy厚度可以與相應(yīng)的xa和/或xb厚度相同或不同。所述層的順序可以反轉(zhuǎn)，使得它們以E2、RSL2、IL、RSL1、E1的順序而不是El、RSLUIL、RSL2、E2的順序延伸。例如，BLC可以在El的上方、下方或側(cè)面，而WLC在E2的上方、下方或側(cè)面。BLC和WLC與RSME位于串聯(lián)路徑中。通過提供U形部分，可以在RSME的置位過程中形成導(dǎo)電絲，其中，所述絲在El的任一側(cè)的X方向上和在y方向上延伸。所圖示的實(shí)施還可以旋轉(zhuǎn)90°或180°。在該方法中，所述層的一些部分彼此側(cè)向地布置，與圖6F至圖6H的構(gòu)思類似，但是所述層呈嵌套的U形，使兩個(gè)平行部分相對(duì)于基底部分以直角延伸。例如，U形RSL2被嵌套在U形E2內(nèi)，U形IL被嵌套在U形RSL2內(nèi)，U形RSLl被嵌套在U形IL內(nèi)。在該示例中，U形El被嵌套在U形RSLl內(nèi)但El本身不是U形。每個(gè)部分在一個(gè)或更多個(gè)維度上可以相同或不同。一般地，任何的垂直堆疊實(shí)施方案可以適用于L形或U形實(shí)施方案。此處，可以說，至少一個(gè)E1、E2、IL、RSL1和RSL2至少部分地與至少另一個(gè)E1、E2、IL,RSLl和RSL2側(cè)向地布置。圖6K1描繪了圖6A的RSME的示例性實(shí)施方案，其中RSME使用了一個(gè)RSL和一個(gè)位于RSL下方的擊穿層。如之前所討論的來使用RSL1，但是在IL與E2之間使用擊穿層來取代RSL2。擊穿層是不具有電阻開關(guān)行為的材料，并且可以在IL與E2之間提供阻擋層。具有電阻開關(guān)行為的材料通常可以在起始電阻狀態(tài)與結(jié)束電阻狀態(tài)之間反復(fù)地轉(zhuǎn)換。相反地，擊穿層材料是已經(jīng)通過施加相對(duì)高的電壓和/或電流從具有相關(guān)的1-V特性的初始狀態(tài)擊穿到具有另一個(gè)相關(guān)的ι-v特性的擊穿狀態(tài)的材料，并且一般地可以僅一次就從初始狀態(tài)轉(zhuǎn)變到擊穿狀態(tài)。電阻開關(guān)材料可以被視為多次可編程材料而擊穿材料可以被視為一次性可編程材料。此處，可編程可以包括具有改變電阻狀態(tài)的能力。雖然電阻開關(guān)材料可以與熔絲或反熔絲配對(duì)來構(gòu)成一次性可編程，但是電阻開關(guān)材料本身仍然保持多次可編程。一次性可編程材料是有用的，例如，在對(duì)芯片設(shè)置唯一的標(biāo)識(shí)符中，或者在設(shè)置操作參數(shù)例如時(shí)鐘或電壓參數(shù)中。用于擊穿層的示例性材料(以及針對(duì)在初始狀態(tài)中在擊穿之前的一些示例的電阻率P的相關(guān)范圍)包括SiN(在25°C時(shí)，對(duì)于Si3N4，P=IO14Ω-cm)、Si02(在25°C時(shí)，P=1014-1016Ω-οιι)、SiC(P=IO2-1O6Ω-cm)、SiCN、SiON，或者任何可以被擊穿(例如從較高電阻的、通常不導(dǎo)電的狀態(tài)變化到較低電阻的、導(dǎo)電狀態(tài))但其本身通常不被認(rèn)為是可逆電阻開關(guān)材料的層。擊穿層可以是在處于擊穿狀態(tài)導(dǎo)電時(shí)保持至少約1-10ΜΩ的電阻的材料。在初始狀態(tài)的電阻通常比在擊穿狀態(tài)的電阻高一個(gè)或更多個(gè)數(shù)量級(jí)。如果所述層的電阻太低，則作為保護(hù)層不太有效。擊穿層材料的電阻為R=P1/A，其中，I是材料的長度，A是橫截面積。所述長度是擊穿層的厚度。如果已知P和R，則可以使用A和I來選擇材料的尺寸。擊穿層可以是一次性可編程擊穿層。這樣的擊穿層可以被視為不可開關(guān)擊穿層或一次性可開關(guān)擊穿層，因?yàn)閾舸┻^程是不可逆的。即，一旦擊穿層從起始不導(dǎo)電狀態(tài)被擊穿，則擊穿層保持在擊穿狀態(tài)并且不能返回到起始狀態(tài)。相反地，在一些情況下，單極或雙極單元可以以一次性可編程模式進(jìn)行操作，但是通常不是在物理上被擊穿的，其在導(dǎo)電時(shí)保持至少約1-10ΜΩ的電阻。一個(gè)或更多個(gè)RSL可以例如通過向RSL施加相對(duì)高的電壓或電流來被配置成處于擊穿狀態(tài)。例如，所施加的電壓可以顯著地高于材料的閾值電壓。擊穿過程可以部分地歸因于熱效應(yīng)。進(jìn)一步的細(xì)節(jié)見圖6K2和圖6K3。圖6K2是示出擊穿層從初始狀態(tài)到擊穿狀態(tài)的轉(zhuǎn)變的曲線圖?？梢酝ㄟ^在可以延長的一段時(shí)間(如幾分鐘)內(nèi)向擊穿層施加電流或電壓實(shí)現(xiàn)轉(zhuǎn)變。在時(shí)間tb處，當(dāng)發(fā)生擊穿事件時(shí)，穿過擊穿層的電流階躍式地增加(因?yàn)殡娮桦A躍式地減小)。在一些情況下，會(huì)發(fā)生多個(gè)擊穿事件。對(duì)于所施加的電壓，施加在RSME上的電壓將按照與擊穿層和RSLl的相應(yīng)電阻成比例地分至擊穿層和RSL1。RSLl可以被配置成處于低電阻狀態(tài)使得基本上所有電壓均施加在擊穿層上。圖6K3是示出擊穿層在初始狀態(tài)(實(shí)線)和在擊穿狀態(tài)(虛線)的1-V特性的曲線圖。對(duì)于給定電壓，在擊穿狀態(tài)，電流較高(并且電阻較低)。其中擊穿層處于初始狀態(tài)的RSME可以區(qū)別于其中擊穿層處于擊穿狀態(tài)的RSME，使得可以根據(jù)擊穿層的狀態(tài)來存儲(chǔ)數(shù)據(jù)位。還可以在兩個(gè)狀態(tài)之間調(diào)整RSL來存儲(chǔ)數(shù)據(jù)位。通過施加合適的讀取電壓，可以確定擊穿層和RSL的狀態(tài)。圖6L描繪了圖6A的RSME的示例向?qū)嵤┓桨福渲蠷SME使用了一個(gè)可逆的RSL(RSLl)和一個(gè)位于RSLl上方的擊穿RSL。這是圖6K1的構(gòu)型的替代。圖6M描繪了圖6A的RSME的示例性實(shí)施方案，其中電阻開關(guān)層(RSL)為不同類型。RSLl和RSL2可以由具有不同開關(guān)特性的不同類型材料制成，例如以允許多于一個(gè)的數(shù)據(jù)位被RSME存儲(chǔ)。用于RSLl和RSL2的示例性材料包括Ti02、NiOx,HfSiON,HfOx,ZrO2及ZrSiON。圖7A描繪了圖6A的存儲(chǔ)單元的導(dǎo)引元件(SE)如Si二極管的示例性實(shí)施方案。SE是具有η型區(qū)、本征(i)區(qū)及ρ型區(qū)的Si二極管。如所提到的，SE選擇性地限制RSME上的電壓和/或流過RSME的電流。SE允許存儲(chǔ)單元被寫和/或讀，而不影響陣列中的其他存儲(chǔ)單元的狀態(tài)。圖7B描繪了圖6A的存儲(chǔ)單元的導(dǎo)引元件(SE)如穿通二極管的示例性實(shí)施方案。穿通二極管包括η+區(qū)、P-區(qū)及η+區(qū)。穿通二極管在兩個(gè)方向上均是可操作的。特別地，穿通二極管允許交叉點(diǎn)存儲(chǔ)陣列的雙極操作，并且可以具有對(duì)稱的非線性電流/電壓關(guān)系。穿通二極管對(duì)于選中的單元在高的偏壓下具有高電流而對(duì)于未選中的單元在低的偏壓下具有低的漏電流。因此，它與具有電阻開關(guān)元件的交叉點(diǎn)存儲(chǔ)陣列中的雙極開關(guān)是相容的。穿通二極管可以是n+/p-/n+器件或p+/n-/p+器件。盡管提供了涉及具有二極管作為導(dǎo)引元件的存儲(chǔ)單元的示例性實(shí)施，但是本文所提供的技術(shù)一般地適用于其他器件和導(dǎo)引元件，包括晶體管、穿通晶體管、穿通二極管、PN二極管、NP二極管、PIN二極管、齊納二極管、NPN二極管、PNP二極管、肖特基二極管、MIN二極管、碳硅二極管、晶體管布圖等。在另一種方法中，導(dǎo)引元件可以是例如為雙極或CMOS晶體管的晶體管。此外，在一些構(gòu)型中不需要使用導(dǎo)引元件。圖8描繪了連接在位線和字線之間的圖6A的存儲(chǔ)單元的示例性實(shí)施方案。位線接觸(BLC)為W或NiSi，第一粘合層(ALl)為TiN，第一電極(El)為n+Si，RSLl為MeOx(例如HfO2)，IL為TiN,RSL2為MeOx(例如HfO2)，針對(duì)作為導(dǎo)引元件(SE)的Si二極管提供了另一個(gè)粘合層(AL)，第二粘合層(AL2)為TiN并且字線接觸(WLC)為W或NiSi。此外，可以使用選自TiOpAlWpZrOpLaOjPYOx的材料設(shè)置一個(gè)或更多個(gè)蓋層。一般地，蓋層可以為金屬氧化物。在該不例中，蓋層與IL和RSL相鄰。具體地,一個(gè)蓋層(Capl)位于RSLl與IL之間并與RSLl和IL中的每一個(gè)相鄰，并且另一個(gè)蓋層(Cap2)位于IL與RSL2之間并與IL和RSL2相鄰。從MeOx的角度來看，蓋層可以用作氧的源或吸氣劑，這有助于RSL中的開關(guān)。例如，在蓋層用作氧的吸氣劑的情況下，蓋層可以幫助從MeOxRSL提供氧給IL/電極。例如，在蓋層用作氧的源的情況下，蓋層可以幫助從IL/電極提供氧給Me0xRSL。吸氣劑是其中物質(zhì)例如氧被移動(dòng)到的位置。吸氣是其中物質(zhì)例如氧被移動(dòng)到吸氣劑位置的過程。吸氣劑位置是其中由于氧處于低能量狀態(tài)而導(dǎo)致氧將優(yōu)選駐留的可替代位置。RSME由從El延伸到E2的層構(gòu)成。在示例性實(shí)施方案中，El和E2均具有例如約l-3nm或約1-1Onm的厚度或高度，IL可以具有例如約l_5nm或約Ι-lOnm的厚度或高度。因此，RSME的整體厚度可以非常小。圖9A描繪了圖6C的RSME的實(shí)施方案，其中El由Co、CoS1、n+S1、p+Si或p+SiC制成而E2由n+Si制成。層從頂部到底部的順序?yàn)镋1、RSLUCapUIL、Cap2、RSL2、E2。RSME還包括=RSLl(例如MeOx)、IL(例如TiN)、RSL2(例如MeOx)、以及第二電極(E2)(例如n+Si)。此外，可以在RSLl與IL之間設(shè)置蓋層(Capl)(例如TiOx)以及在IL與RSL2之間設(shè)置蓋層(Cap2)(例如TiOx)。該實(shí)施方案可以提供在El和E2由不同材料制成的情況下的非對(duì)稱結(jié)構(gòu)。例如，由鈷(Co)構(gòu)成的El是期望的，因?yàn)殁?Co)具有相對(duì)高的、約_5eV的、接近Ni的功函數(shù)的功函數(shù)，并且可以導(dǎo)致更好的開關(guān)。這歸因于可以作為具有高的功函數(shù)的益處的較高的勢(shì)壘高度。在另一種方法中，由硅化鈷(CoSi)構(gòu)成的El也是期望的，這是因?yàn)楣杌捯簿哂邢鄬?duì)高的功函數(shù)。在另一種方法中，El由n+Si(多晶硅)制成，其提供高的功函數(shù)(約4.1eV至4.15eV)以及抗氧化的益處。其他合適的材料包括具有約5.1eV至5.2eV的功函數(shù)的p+Si(多晶硅)、歸因于高能隙而具有約6.6eV至6.9eV的非常高的功函數(shù)的P+碳化娃(SiC)。見圖9C。例如，能隙對(duì)于4H多型體(polytype)為約3.23eV,對(duì)于6Hα多型體為約3.05eV。這些能隙顯著地高于例如Si的能隙，Si能隙為約1.1eV0在一個(gè)實(shí)施方案中，可以沉積p+SiC并然后例如通過離子注入、通過摻雜劑(例如B、Al、Be或Ga)來對(duì)p+SiC進(jìn)行摻雜，使得濃度為約10E1910E20原子每立方厘米。這是原位摻雜的示例。SiC是化學(xué)惰性的并因此抗氧化。實(shí)際上，由于升華溫度2700°C，SiC不會(huì)熔化，并且具有3.6至4.9W/(cm*K)的高熱導(dǎo)率(與Si相比，Si為1.49W(cm*K))，由于高的電流密度，該熱導(dǎo)率可以有利于存儲(chǔ)單元操作。圖9B描繪了圖6C的RSME的實(shí)施方案，其中El和IL由p+SiC制成，E2由n+S1、n+SiC或p+SiC制成。層的順序從頂部到底部為E1(例如，p+SiC),RSLl、IL(例如，p+SiC)、RSL2、E2。El和IL的高的功函數(shù)可以有助于單元電流降低，其中IL用作散射層。此外，通過調(diào)整IL的摻雜，可能調(diào)整層的電阻來增加散射和降低電流。隨著摻雜增加，IL電阻變小，使得耗盡寬度變小并且耗盡層上的電壓降變小。此外，E2可以由n+S1、n+SiC或p+SiC制成。在E2由n+SiC制成的情況下，在制造期間在E2與RSL2之間形成較薄的SiO2層。因?yàn)楸苊釹iO2層上的電壓降，所以減小操作電壓。相反地，在n+Si底部電極的情況下，可以在E2與RSL2之間形成較厚的SiO2層。作為n+SiC的替代，E2可以由p+SiC制成。RSLl和RSL2可以是例如MeOx0在一種方法中，IL可以由納米顆粒制成，例如通過將IL設(shè)置為納米晶體SiC膜。例如見下文中W.Yu等人所論述的?！D9C是描繪p+SiC相對(duì)于其他材料的費(fèi)米能級(jí)的曲線圖。如上所述，歸因于高的能隙，P+SiC具有非常高的、約6.6eV-6.9eV的功函數(shù)。為了闡明該事實(shí)，提供了關(guān)于4H-SiC的能圖,其描繪了在真空中的能級(jí)(Evacuum)、導(dǎo)帶的能級(jí)(Ec)、本征能級(jí)(Ei)以及價(jià)帶的能級(jí)(Εν)。該曲線圖來自從Τ·Ayalew的論文“SiCSemiconductorDevicesTechnology,ModelingAndSimulation,，，InstituteforMicroelectronics,Vienna,Austria,Jan.2004,其通過引用并入本文。其他示例性材料和它們的費(fèi)米能級(jí)也描繪如下A1(4.28eV)、T1、Zn(4.33eV)、W(4.55eV)、Mo(4.60eV)、Cu(4.65eV)、Ni(5.1OeV)、Au(5.15eV)及Pt(5.65eV)。如所提到的，p+SiC具有相對(duì)高的功函數(shù)。特別地，費(fèi)米能級(jí)將接近價(jià)帶能級(jí)。在實(shí)際中，如果未摻雜的SiC被覆以氧，則未摻雜的SiC具有約4.5-4.8eV或約4.9eV的功函數(shù)。然而，對(duì)于p+SiC，費(fèi)米能級(jí)將更接近價(jià)帶，使得功函數(shù)更高。取決于ρ+摻雜的水平和SiC多型體(對(duì)于4H-SiC，能量帶隙Eg=3.23-3.26eV，或者對(duì)于6H_SiC，能量帶隙Eg=3.05eV)，功函數(shù)q(tM可以為如所示的約6.6-6.9eV。SiC可以通過在合適的、不過分高的溫度下的沉積來應(yīng)用。對(duì)于相對(duì)低的溫度沉積，許多技術(shù)是可用的。例如，已經(jīng)在1.Golecki等人的“Single-crystalline,epitaxialcubicSiCfilmsgrownon(100)Siat750°Cbychemicalvapordeposition,’’AppliedPhysicsLetter,vol.60,issue14,pp.1703-1705,April1992中描述了在75CTC時(shí)的沉積，其通過引用并入本文。在該方法中，通過低壓化學(xué)氣相沉積使用甲基硅烷(SiCH3H3)(具有1:1的SiC比的單一前體)以及H2來生長SiC膜。在另一個(gè)示例性方法中，已經(jīng)在低溫使用分子束外延來沉積SiC，如在A.Fissel等人的"Low-temperaturegrowthofSiCthinfilmsonSiand6H_SiCbysolid-sourcemolecularbeamepitaxy,"AppliedPhysicsLetter,vol.66,issue23,pp.3182-3184，June1995中所描述的，其通過引用并入本文。該方法涉及在約800-1000°C的低溫下使用由基于磁通計(jì)的四級(jí)質(zhì)譜儀控制的固體源分子束外延、在Si(Ill)及2。-5°的偏晶向(off-oriented)的6H_SiC(0001)襯底上外延生長化學(xué)計(jì)量的SiC。在SiC(OOOl)的情況下，在表示(3x3)和(2x2)超結(jié)構(gòu)的Si穩(wěn)定表面上獲得膜。在T>900°C下6H-SiC(0001)生長期間的反射高能衍射(RHEED)圖案和阻尼的RHEED-振蕩表明臺(tái)階上的二維成核是主要的生長過程。在W.Yu等人的"LowtemperaturedepositionofhydrogenatednanocrystalIineSiCfilmsbyheliconwaveplasmaenhancedchemicalvapordeposition,"J.Vac.Sc1.Technol.A28(5),AmericanVacuumSociety,p.1234-1239，Sept.3,2010中描述了另一種示例性的用于沉積SiC的低溫方法，其通過引用并入本文。此處，通過使用螺旋波等離子體增強(qiáng)化學(xué)氣相沉積技術(shù)在低的襯底溫度下來沉積氫化納米碳化硅(nc-SiC:H)膜。研究了射頻(rf)功率和襯底溫度對(duì)所沉積的nc-SiC:H膜的特性的影響。發(fā)現(xiàn)以低的rf功率形成氫化非晶體SiC膜，同時(shí)可以在rf功率為400W或更大的情況下沉積具有埋入非晶體對(duì)應(yīng)物中的SiC納米晶體的微觀結(jié)構(gòu)的nc-SiC:H膜。從電容性受控放電到具有高的等離子體強(qiáng)度的螺旋波放電的等離子體轉(zhuǎn)換影響膜的微結(jié)構(gòu)和表面形態(tài)。對(duì)以各種襯底溫度所沉積的膜的分析表明在襯底溫度低至150°C時(shí)開始發(fā)生SiC的結(jié)晶化。圖1OA描繪了圖6C的RSME的實(shí)施方案，其中描述了可替代的IL材料。層的順序從頂部到底部為=El(例如，TiN)、El(例如，n+Si)、RSLl(例如，MeOx)、Capl(例如，TiOx)、IL(例如，TiN)、Cap2(例如，TiOx)、RSL2(例如，MeOx)、E2(例如，n+Si)。在一個(gè)實(shí)施中，El包括位于n+Si層上方的TiN層的組合。此外，蓋層(例如TiOx)設(shè)置在RSLl與IL之間以及設(shè)置在IL與RSL2之間。另一個(gè)Ti接觸(未示出)可以位于El的上方。作為替代，IL可以選自么1、21'、1^、￥、11、1141隊(duì)11!^和1141合金。這些是可以使得能夠進(jìn)行較低的V和I的單元操作的優(yōu)選耦合層。該實(shí)施方案提供了關(guān)于IL的鏡像結(jié)構(gòu)，這是因?yàn)樯w層、RSL和電極以相同的順序且優(yōu)選地具有相同的材料從IL的兩側(cè)延伸(例如，位于IL的上方和下方的相同的蓋層材料(如TiOx)，接著是位于IL的上方和下方的相同的RSL材料(如MeOx)、接著是位于IL的上方和下方的相同的電極材料(如n+Si))。圖10B描繪了反向的鏡像堆疊構(gòu)型的圖6C的RSME的實(shí)施方案。層的順序從頂部到底部為E1(例如，TiN)、capI(例如，TiOx),RSLl(例如，MeOx)、IL(例如，n+Si)、RSL2(例如，MeOx)、cap2(例如，TiOx)、E2(例如，TiN)。在一種方法中，El由TiN制成，IL由n+Si制成以及E2由TiN制成。IL層可以是具有例如IO-1OOnm厚度的n+Si。該實(shí)施方案是相對(duì)于圖10A中的實(shí)施方案的反向鏡像構(gòu)型，其提供了反向堆疊，因?yàn)閚+Si層此刻是IL而不是El層或E2層，并且蓋層位于RSL與電極層之間(capl位于RSLl與El之間；cap2位于RSL2與E2之間)而不是位于RSL與IL之間。具體地，RSL、蓋層和電極以相同的順序且優(yōu)選地具有相同的材料從IL的兩側(cè)延伸(例如，位于IL的上方和下方的相同的RSL材料(如MeOx)，接著是位于IL的上方和下方的相同的蓋層材料(如TiOx)、接著是位于IL的上方和下方的相同的電極材料(如TiN))。圖10C描繪了非對(duì)稱的正立堆疊(uprightstack)構(gòu)型的圖6C的RSME的實(shí)施方案。層的順序從頂部到底部為E1(例如，TiN)、Capl(例如，TiOx)、RSLl(例如，MeOx)、IL(例如，n+Si)、IL(例如，TiN)、Cap2(例如，TiOx)、RSL2(例如，MeOx)、E2(例如，n+Si)。在一種方法中，IL是在TiN層的上方的n+Si層(例如，IO-1OOnm厚)的組合。蓋層(例如TiOx)被設(shè)置在MeOx層的上方并與MeOx層相鄰。例如，capl位于RSLl的上方并與RSLl相鄰，以及cap2位于RSL2的上方并與RSL2相鄰。該構(gòu)型是非對(duì)稱的并且是所有層被垂直布置的正立堆疊。沒有使用鏡像構(gòu)型。該構(gòu)型是非對(duì)稱的，因?yàn)樵贗L(n+Si)上方延伸的層包括RSLl以及緊接著的capl，而在IL(TiN)下方延伸的層包括cap2以及緊接著的RSL2。該構(gòu)型是正立的，因?yàn)閏apl位于RSLl的上方以及cap2位于RSL2的上方。圖1OD描繪了非對(duì)稱的反向堆疊構(gòu)型的圖6A的RSME的實(shí)施方案。層的順序從頂部到底部為=El(例如，TiN)、E1(例如，n+Si),RSLl(例如，MeOx)、capl(例如，TiOx)、IL(例如，TiN)、IL(例如，n+Si)、RSL2(例如，MeOx)、cap2(例如，TiOx)、E2(例如，TiN)。沒有使用鏡像構(gòu)型。該構(gòu)型是非對(duì)稱的，因?yàn)樵贗L上方蓋層之后是RSL，但在IL下方RSL之后是蓋層。該構(gòu)型相對(duì)于圖1OC的實(shí)施方案是反向的，因?yàn)閚+Si層此時(shí)是El層而不是E2層，以及TiN層此時(shí)是E2層而不是下部El層。IL層可以是具有例如IO-1OOnm厚的n+Si與TiN的組合(與圖1OC的方式相反)。IL的其他實(shí)施方案使用一種或更多種金屬，例如選自TiAIN、WN、W、NiS1、CoSi和C的金屬。圖1IA描繪了示出在E2為n+Si時(shí)SiOx生長的圖6C的RSME的實(shí)施方案。層的順序從頂部到底部為=El(例如，n+Si)、RSLl(例如，MeOx)、Capl(例如，TiOx)、IL(例如，TiN)、Cap2(例如，TiOx)、RSL2(例如，MeOx)、SiOx、E2(例如，n+Si)。由于在E2由Si制成以及RSL2包括金屬氧化物的情況下在RSL2與E2之間形成的SiOx層的厚度變化，則在RSL中的形成電壓可以存在較大的變化。例如，在RSL2為金屬氧化物并直接沉積在包含n+Si的E2上并與E2接觸的情況下，n+Si層的頂部部分被氧化，產(chǎn)生SiOx層。在示例性實(shí)施中，可以在RSL2與E2之間形成l-2nm的SiOx層，其中，RSL均由2_4nm的MeOx(例如HfO2)制成而E2由n+Si制成?？商娲兀珽l和/或E2可以由p+S1、氮化鎢(例如，WN、WN2、N2W3)、TiN或SiGe制成。圖1lB描繪了圖6C的RSME的實(shí)施方案，其中示出在E2為TiN的時(shí)低帶隙材料(例如TiOx)的生長。層的順序從頂部到底部為E1(例如，n+Si)、RSLl(例如，MeOx)、Capl(例如，TiOx)、IL(例如，TiN)、Cap2(例如，TiOx)、RSL2(例如，MeOx)、Ti/TiOx、E2(例如，TiN)。為了阻止SiOx形成，可以利用在TiN電極上沉積的材料(例如Ti)來取代n+Si層。Ti層可以被視為電極的一部分。具體地，在Ti層的上方沉積MeOx層(RSL2)(例如HfOx)期間，Ti層(l_5nm)的頂部部分被氧化并被轉(zhuǎn)換為TiOx層。TiOx層的厚度取決于MeOx沉積的溫度。在該情況下，第二電極(E2)包括TiN層上的Ti層，第二電阻開關(guān)層(RSL2)包括MeOx,并且TiOx層在Ti層上形成并與第二電阻開關(guān)層接觸。Ti/TiOx的帶隙顯著低于SiOx的帶隙，所以可以避免形成電壓的巨大變化。El可以為n+Si或高功函數(shù)材料(例如Ni或NiSi)。在示例性實(shí)施中，RSL每個(gè)均由2_4nm的MeOx(例如HfO2)制成。此外，對(duì)于El可以使用高功函數(shù)材料來減小操作電流。例如，可以使用具有5.1eV的功函數(shù)的Ni。NiSi是另一種替代。相比之下，TiN的功函數(shù)為約4.2-4.7eV，以及n+Si的功函數(shù)為約4.1-4.3eV0圖1lC描繪了圖6C的RSME的實(shí)施方案，其中RSL由摻雜的金屬氧化物制成以降低操作電壓。層的順序從頂部到底部為E1(例如，n+Si),RSLl(例如，摻雜的MeOx),Capl(例如，TiOx)、IL(例如，TiN)、Cap2(例如，TiOx)、RSL2(例如，摻雜的MeOx)、SiOx、E2(例如，n+Si)。例如，可以使用重?fù)诫s的MeOx層(例如HfOx或HfSiON)?？梢酝ㄟ^以約O.01-5%的濃度將摻雜劑(例如T1、Al或Zr)注入或擴(kuò)散到MeOx層中來實(shí)現(xiàn)對(duì)MeOx的摻雜。測(cè)試結(jié)果表明，這些摻雜劑提供了良好的特性。例如，可以使用離子注入或原位原子層沉積(ALD)。在示例性實(shí)施方案中，RSL每個(gè)均由2-4nm的MeOx(例如HfO2)制成以及在E2(其為n+Si)上形成l-2nm的SiOx層，。圖1lD描繪了圖1lC的RSME的實(shí)施方案，其中E2是TiN而不是n+Si。層的順序從頂部到底部為=El(例如，n+Si)、RSLl(例如，摻雜的MeOx)、CapI(例如，TiOx)、IL(例如，TiN)、Cap2(例如，TiOx)、RSL2(例如，摻雜的MeOx)、Ti/TiOx、E2(例如，TiN)。在示例性實(shí)施方案中，RSL每個(gè)均由2-4nm的MeOx(例如HfO2)制成以及在E2上形成Ti/TiOx。圖1lE描繪了非對(duì)稱的鏡像單元構(gòu)型的圖6C的RSME的實(shí)施方案，其中RSL由不同材料制成。層的順序從頂部到底部為E1(例如，n+Si)、RSLl(例如，類型A的MeOx)、Capl(例如，TiOx)、IL(例如，TiN)、Cap2(例如，TiOx)、RSL2(例如，類型B的MeOx)、SiOx、E2(例如，n+Si)?？赡艹蔀閱栴}的是使RSME在正方向和負(fù)方向兩個(gè)方向上進(jìn)行開關(guān)，這樣可能會(huì)優(yōu)先在特定極性下進(jìn)行開關(guān)。一個(gè)可能的方案是針對(duì)RSLl和RSL2使用不同的材料。例如，RSLl可以為類型“A”，而RSL2可以為類型“B”。例如，可以使用兩種不同類型的MeOx來控制開關(guān)極性，使得RSLl為類型“A”的MeOx而RSL2為類型“B”的MeOx。MeOx的示例包括A10x、Ti0x、Ni0x、Zr0x、Cu0x、W0x，這樣RSLl可以使用這些材料中的一種材料而RSL2可以使用這些材料中的另一種材料。可以選擇RSL材料來獲得期望的開關(guān)性能，其中在期望的條件下(例如指定的1-V條件)發(fā)生開關(guān)。El和E2可以由例如n+Si或TiN制成。圖1lF描繪了非對(duì)稱的鏡像單元構(gòu)型的圖6C的RSME的實(shí)施方案，在該構(gòu)型中不具有SiOx。層的順序從頂部到底部為EI(例如，n+Si)、RSLI(例如，類型A的MeOx)、capI(例如，TiOx)、IL(例如，TiN)、cap2(例如，TiOx)、RSL2(例如，類型B的MeOx)、Ti/TiOx、E2(例如，TiN)。在該情況下，電極E2是例如TiN的材料而不是n+Si，使得在制造期間不形成SiO2層。如結(jié)合圖1lB所討論的，在TiN電極上沉積Ti，并且在Ti上沉積MeOx層(例如HfOx)的期間，Ti層的頂部部分被氧化，導(dǎo)致形成TiOx層。圖12描繪了圖6C的RSME的能量曲線圖。水平軸描繪了沿著RSME的從El到E2的距離，而豎直軸表示能級(jí)。Ec為導(dǎo)帶，其范圍從EI與RSLl之間的節(jié)點(diǎn)處的高能級(jí)Ec2到E2與RSL2之間的節(jié)點(diǎn)處的低值Ecl0Eei是El的能級(jí)，Eil是IL的能級(jí)，以及Ee2是E2的能級(jí)。Ev為價(jià)帶。導(dǎo)帶中的凹口代表在IL處實(shí)現(xiàn)的較低能級(jí),如下文所述。MRS依賴離子導(dǎo)電作為開關(guān)機(jī)制。在離子導(dǎo)體中，通過離子到處運(yùn)動(dòng)以及通過電子或空穴的運(yùn)動(dòng)來傳輸電流。例如，在被稱作電解質(zhì)的導(dǎo)電液體和也被稱作固體電解質(zhì)的離子導(dǎo)電固體中發(fā)現(xiàn)了通過離子或離子和電子/空穴的電流傳輸。此外，離子導(dǎo)電性對(duì)于許多產(chǎn)品(例如類型I電池和類型II電池(即，常規(guī)的和可再充電的)、燃料電池、電致變色窗和顯示器、固態(tài)傳感器)尤其對(duì)于活性氣體、導(dǎo)電橋開關(guān)以及本文所述的雙極MeOx開關(guān)是非常重要的。與純電子流傳輸相比較，存在化學(xué)反應(yīng)(例如，系統(tǒng)隨著時(shí)間而變)，該化學(xué)反應(yīng)系于在離子電流被轉(zhuǎn)化成電子流的任何地方(即，接觸或電極)，所發(fā)生的電流流動(dòng)。這是與具有電子(或空穴)的電流電流相比較的顯著的區(qū)別，其中對(duì)于流過接觸的電流不需要化學(xué)反應(yīng)。雙極MeOx開關(guān)試圖移動(dòng)MeOx中的氧空位來生成金屬絲(filament),由此在界面處存儲(chǔ)氧。可以通過如下機(jī)制來提供電子導(dǎo)電，所述機(jī)制包括Fowler-Nordheim、肖特基、空間電荷受限電流(SCLC)、SCLC與Poole-Frenkel(PF)—起、PF與希爾定律。離子導(dǎo)電包括電導(dǎo)率、擴(kuò)散和場(chǎng)類型。典型的離子電導(dǎo)率值相對(duì)較低并取決于來自電極的空氣的氧的供應(yīng)、溫度以及電場(chǎng)(按指數(shù)規(guī)律)。圖13描繪了RSL的置位過程中的高電場(chǎng)的施加。該掃描電子顯微圖像描繪了包括SiO2生長層的n+Si左側(cè)電極(EL),HfO2的RSL和TiN右側(cè)電極(ER)?？梢允┘痈唠妶?chǎng)來將氧移動(dòng)到MeOx(HfO2)的RSL中。此處，在示例性實(shí)施方案中，高電場(chǎng)存在于HfO2的區(qū)域中，其為3-5nm寬。使用5nm的值，由此電場(chǎng)為5V/5nm=10MV/cm。圖14A至圖14D描繪了RSL的置位過程中導(dǎo)電絲的形成中的不同階段。描繪了單個(gè)!^(^膜的正常發(fā)生的擊穿。例如，左側(cè)電極(EL)被設(shè)置為OV以作為接地電極，中間區(qū)域表示RSL(例如HfO2)，右側(cè)區(qū)域表示在5V的被驅(qū)動(dòng)的右側(cè)電極(EL)。5V是對(duì)于在沒有電流限制器(電阻器)的情況下的近似值。這些圖示出具有兩個(gè)或更多個(gè)這樣的RSL的RSME的行為。注意，在RSME中，右側(cè)電極會(huì)接收耦合電壓并且不被直接地驅(qū)動(dòng)。在置位過程或形成過程中，RSL最初是不導(dǎo)電的?？招膱A圈或白色圓圈表示氧離子，而實(shí)心圓圈或黑色圓圈表示金屬。高電場(chǎng)稱合至帶負(fù)電荷的氧離子，從HfO2中提取出氧離子并將它們吸引到ER。在圖14A的狀態(tài)之后，出現(xiàn)圖14B的狀態(tài)，其中，一些氧離子已經(jīng)被提取并存儲(chǔ)在ER處(如ER處的空心圓圈所表示的)，并且從其中提取氧的HfO2區(qū)域變成金屬性的(如實(shí)心圓圈所表示的)。該過程繼續(xù)，使得在圖14B的狀態(tài)之后達(dá)到圖14C的狀態(tài)，其中另外的氧離子已經(jīng)被提取并存儲(chǔ)在中間電極處，并且從其中提取氧離子的HfO2的另外區(qū)域變成金屬性的。最終，在圖14C的狀態(tài)之后，達(dá)到圖14D的狀態(tài)，其中另外的氧離子已經(jīng)被提取并存儲(chǔ)在ER處，并且從其中提取氧離子的HfO2的足夠部分變成金屬性的，形成通過RSL的導(dǎo)電絲或路徑，以作為電極與電極之間的短路。因此，存在從關(guān)斷狀態(tài)到導(dǎo)通狀態(tài)的轉(zhuǎn)變，其中，在關(guān)斷狀態(tài)中，RSL處于類似于開路(不導(dǎo)電的)的相對(duì)高的電阻狀態(tài)，在導(dǎo)通狀態(tài)中，RSL處于類似于短路(導(dǎo)電的)或閉合電路的相對(duì)低的電阻狀態(tài)。圖14E、圖14F和圖14G分別是描述圖14A、圖14B和圖14D的置位過程階段的能量曲線圖。y軸表示能量而X軸表示RSME中的距離。峰值表達(dá)由HfO2中的氧施加的、對(duì)電子傳輸?shù)膭?shì)壘。峰值跟隨導(dǎo)帶Ec，其范圍為從Ecl到Ec2。導(dǎo)帶在圖14E至圖14G中保持該固定范圍。Ea是EL的能量，Eek是ER的能量。此外，描繪了線性帶彎曲的理想情況。在過程開始時(shí)，電場(chǎng)(E)處于10MV/cm(5V/5nm)的起始能級(jí)，假定在EL和ER上施加5V，并且EL與ER相隔5nm。相對(duì)小量的電流流動(dòng)，如通過細(xì)虛線箭頭所表示的(圖14E)。隨著過程繼續(xù)，氧被從RSL中提取并被作為生長絲的一部分的金屬區(qū)域取代。金屬區(qū)域基本上變成Si電極的延伸部分，使得EL與ER之間的有效距離減小(例如，從5nm減小到4nm)，并且E場(chǎng)相應(yīng)地增加到12MV/cm(5V/4nm)。歸因于較高的電場(chǎng)，較大量的電流流動(dòng)，如通過較粗的虛線箭頭所表示的(圖14F)。隨后，另外的氧被從HfO2中提取使得絲生長并且EL與ER之間的距離減小(例如，從4nm減小到Inm)，并且由于電場(chǎng)與距離之間的指數(shù)關(guān)系，所以E場(chǎng)增加到50MV/cm(5V/lnm)。歸因于更高的電場(chǎng)，更大量的電流作為沖擊電流流動(dòng)，如通過更加粗的虛線箭頭所表示的(圖14G)。注意，圖14E至圖14G中，第一能量峰值與最終能量峰值的高度大致相同，而存在較少的峰值表明對(duì)電子傳輸?shù)膭?shì)壘較低。所提出的RSME因此可以在形成過程和置位過程中通過IL層的電流限制效應(yīng)來有利地避免沖擊電流。圖15A至圖15C描繪了在RSL的復(fù)位過程中的移除導(dǎo)電絲中的不同階段。圖15D、圖15E和圖15F分別是描述圖15A、圖15B和圖15C的復(fù)位過程階段的能量曲線圖。左側(cè)區(qū)域表示接地電極(EL)，中間區(qū)域表示RSL(例如HfO2)，以及右側(cè)區(qū)域表示驅(qū)動(dòng)電極(ER)。所描繪的電壓和電子是針對(duì)不存在IL的電流限制效應(yīng)情況的近似值。這些圖表明RSL的預(yù)期行為。注意，RSME包括至少兩個(gè)串聯(lián)的RSL，并且在RSME中，右側(cè)電極會(huì)接收耦合電壓并且不直接被驅(qū)動(dòng)，因此有效地減小了電流。復(fù)位過程基本上是圖14A至圖14D的置位過程的反轉(zhuǎn)。在復(fù)位過程(圖15A和圖15D)開始時(shí)，E場(chǎng)為50MV/cm，相對(duì)小的數(shù)目的氧離子被返回到靠近ER的HfO2部分，中斷由絲形成的短路。在ER和EL上施加例如-5V的電壓，其使用了與置位過程相反的極性。因此，在復(fù)位期間，可以開始于例如-5V。E場(chǎng)所施加的有效距離為例如lnm，導(dǎo)致50MV/cm的E場(chǎng)。隨后，在1.3nm的距離上施加-7V的電壓，導(dǎo)致53MV/cm的E場(chǎng)(圖15B和圖15E)。隨后，在1.6nm的距離上施加-9V的電壓，導(dǎo)致56MV/cm的E場(chǎng)(圖15C和圖15F)。該過程在RSME中完全不同，這因此可以在復(fù)位過程中有利地避免沖擊電流。對(duì)于雙極MeOx開關(guān)，提供其中從RSL移走離子的離子運(yùn)動(dòng)，使得RSL變得更加具有金屬性。這是一種自放大效應(yīng)，因?yàn)橐坏┮谱咭粋€(gè)離子，會(huì)加速其他離子的移走，這是因?yàn)殡妶?chǎng)增加了并且運(yùn)動(dòng)對(duì)電場(chǎng)的依賴是按指數(shù)規(guī)律的。因此如果移走一個(gè)離子，則電場(chǎng)被增加并且離子移動(dòng)的遷移率按指數(shù)規(guī)律增加。因此所述器件具有較快的雪崩效應(yīng)。這解釋了置位和形成的相關(guān)性。除了離子運(yùn)動(dòng)，同時(shí)，電子可以通過跳過能量峰來在RSL中移動(dòng)。最初，僅小量的電子流動(dòng)。但是一旦電場(chǎng)增加，則更多電子可以流動(dòng)越過能量峰并且對(duì)于它們更易于流動(dòng)。最后，具有大量的電子沖擊地流向IL。然而，該電子流動(dòng)是非期望的，因?yàn)殡娮訉?duì)依賴各個(gè)離子的運(yùn)動(dòng)的開關(guān)機(jī)制沒有貢獻(xiàn)。為了移動(dòng)離子，需要建立足夠的電場(chǎng)。相關(guān)聯(lián)的電子流動(dòng)是非期望的，因?yàn)槿绻哂信cRSL串聯(lián)的導(dǎo)引元件例如二極管，該二極管需要能夠承受不僅來自小的離子電流的電流而且還要承受來自較大的電子流的電流。此外，在復(fù)位期間，氧移動(dòng)返回到電阻開關(guān)元件，并因此IL與El或E2的有效距離再次增加。電場(chǎng)增強(qiáng)，使得大量電子流動(dòng)。RSME結(jié)構(gòu)使得建立了足以稍微移動(dòng)離子的、沒有太多的電子流動(dòng)的電場(chǎng)。RSME基本上提供了不能傳導(dǎo)非常多的電子的不良導(dǎo)體。此外，IL提供了阻止電子和反射電子的勢(shì)壘。連同電容耦合效應(yīng)，可以因此移動(dòng)離子而不使得太多的電子流流動(dòng)。RSME可以是總體上對(duì)稱的，具有位于RSLl與RSL2之間的IL，因此可以將開關(guān)機(jī)制聚焦到位于RSL之間的IL處。IL允許電場(chǎng)建立在所述器件的中心，使得離子將在RSL中移動(dòng)，但是離子不穿過中間區(qū)域中的IL。IL是導(dǎo)體并能夠存儲(chǔ)氧離子。IL可以是金屬的，但I(xiàn)L不是金屬的也是可以的。IL可以非常薄，并應(yīng)當(dāng)能夠反射和/或保持電子使得它們位于IL處。IL的電容量可以通過改變IL的厚度來調(diào)節(jié)。這會(huì)對(duì)縮小的器件尤其重要。目的是提供一種具有如圖12所描繪的能量曲線圖的RSME、其包括其中電子被反射但盡管如此存在有建立的電場(chǎng)的電位階躍(potentialstep)。可以使用對(duì)稱的結(jié)構(gòu)，其中RSLl和RSL2具有相同的厚度，或者還可以是RSLl和RSL2具有不同的厚度。一個(gè)RSL可能比其他的RSL稍微厚一點(diǎn)，使得能夠建立場(chǎng)并不引起開關(guān)。這將導(dǎo)致如圖12中示出的、基于RSLl和RSL2的厚度的帶隙曲線圖位移。如果RSL的厚度是相同的，則它們的場(chǎng)將具有相同的行為，并且它們會(huì)以相同的電場(chǎng)進(jìn)行開關(guān)。在另一方面，通過引入非對(duì)稱，可以只對(duì)一個(gè)RSL進(jìn)行調(diào)整，在非對(duì)稱的情況中，另一個(gè)RSL成為阻擋層而不進(jìn)行開關(guān)。關(guān)于沖擊電流，這種情況發(fā)生，因?yàn)樵贗L與El或E2之間的距離非常短使得沒有機(jī)會(huì)與體積相互作用。在電導(dǎo)體中，電子在電場(chǎng)中被加速并在平均自由行程上行進(jìn)直到通過電子-電子、電子-聲子、電子-雜質(zhì)或電子-界面機(jī)制被散射為止。對(duì)于典型導(dǎo)體(例如硅或銅)，典型的散射平均自由行程為約40nm。在小型存儲(chǔ)器件中，電流為沖擊式的，因?yàn)榈湫统叽绶浅Ｐ?，使得電子過沖并被散射到電極的內(nèi)部深處，不將能量傳遞給開關(guān)區(qū)域。圖16A描繪了圖6A的RSME的置位過程。在步驟1600中，開始存儲(chǔ)單元的置位過程。在實(shí)際中，可以通過向合適的位線和字線施加合適的電壓來同時(shí)執(zhí)行在存儲(chǔ)器件中的多個(gè)存儲(chǔ)單元的置位過程或復(fù)位過程。在步驟1602中，在第一電極和第二電極上施加置位電壓。電壓經(jīng)由與電阻開關(guān)存儲(chǔ)單元串聯(lián)的導(dǎo)引元件施加在電阻開關(guān)存儲(chǔ)單元的第一電極和第二電極上。例如，置位電壓可以具有期望的波形，如固定的振幅脈沖或脈沖串、斜坡或階梯。因此，電壓可以是時(shí)變電壓信號(hào)，例如，隨時(shí)間增加其量值增加。例如，對(duì)于固定的振幅脈沖，振幅可以處于或高于例如為Vw4(圖4A)的電平。對(duì)于斜坡或階梯，置位電壓可以開始于低于Vw4的電平并增加至Vw4或更高。在一種方法中，摸索地施加置位電壓持續(xù)指定的時(shí)間段，而不確定實(shí)際上是否達(dá)到置位狀態(tài)。在該情況下，置位電壓具有如下持續(xù)時(shí)間和/或量值，其基于存儲(chǔ)器件的現(xiàn)有的統(tǒng)計(jì)學(xué)分析足以針對(duì)接近100%的所有存儲(chǔ)單元達(dá)到置位狀態(tài)。在另一種方法中，在施加置位電壓的同時(shí)，監(jiān)測(cè)存儲(chǔ)單元的狀態(tài)，并且當(dāng)監(jiān)測(cè)表明已經(jīng)達(dá)到置位狀態(tài)時(shí)移除置位電壓。移除電壓可以意味著允許第一電極和第二電極浮置。該方法在例如于2010年4月8日公布的名稱為"SetAndResetDetectionCircuitsForReversibleResistanceSwitchingMemoryMaterial,"的US2010/0085794和于2008年6月24日公布的名稱為"Memorydeviceforprotectingmemorycellsduringprogramming"的US7，391，638中被進(jìn)一步描述,兩者均通過引用并入本文。在步驟1604中，電壓被耦合至中間層(IL)，并且IL散射從RSL進(jìn)入IL的電子。在步驟1606中，在RSL中形成一個(gè)或更多個(gè)絲。同樣參見圖14A至圖14D。絲的形成在不同的RSL中可以以不同的速率進(jìn)行并以不同的時(shí)間完成。例如，參照?qǐng)D4B，在置位電壓達(dá)到Vw4b時(shí)類型“B”的RSL將首先達(dá)到置位狀態(tài)，隨后在置位電壓達(dá)到Vw4a時(shí)類型“A”的RSL達(dá)到置位狀態(tài)。置位電壓足以在每個(gè)RSL中形成絲來提供RSL中的導(dǎo)電路徑，由此提供貫穿RSME和存儲(chǔ)單元的導(dǎo)電路徑。作為結(jié)果，在每個(gè)RSL中和在RSME中實(shí)現(xiàn)低電阻狀態(tài)。RSME的低電阻狀態(tài)可以被指派為第一二進(jìn)制數(shù)據(jù)狀態(tài)，例如，O或I。在步驟1608中，移除置位電壓，并且將包括RSME的存儲(chǔ)單元放電。注意，步驟1602至步驟1606至少部分地同時(shí)地發(fā)生。可選地，可能的是，僅RSL中的一個(gè)RSL完成置位過程，或者并非RSME中的所有RSL完成置位過程。圖16B描繪了圖6A的RSME的復(fù)位過程。在步驟1620中，存儲(chǔ)單元的復(fù)位過程開始。在步驟1622中，在第一電極和第二電極上施加復(fù)位電壓(V，見圖4A)。電壓經(jīng)由與電阻開關(guān)存儲(chǔ)單元串聯(lián)的導(dǎo)引元件施加在電阻開關(guān)存儲(chǔ)單元的第一電極和第二電極上。置位電壓可以具有期望的波形，例如固定的振幅脈沖或斜坡。因此，電壓可以是時(shí)變電壓信號(hào)，例如，隨時(shí)間增加其量值增加。如上所述，在一種方法中，摸索地施加置位電壓，而不確定是否實(shí)際上達(dá)到置位狀態(tài)。在該情況下，復(fù)位電壓具有如下持續(xù)時(shí)間和/或量值，其足以針對(duì)接近100%的所有存儲(chǔ)單元實(shí)現(xiàn)復(fù)位狀態(tài)。在另一種方法中，在施加復(fù)位電壓的同時(shí)，監(jiān)測(cè)存儲(chǔ)單元的狀態(tài)，并且在監(jiān)測(cè)表明已經(jīng)達(dá)到復(fù)位狀態(tài)時(shí)移除復(fù)位電壓。在以上提到的US2010/0085794和US7，391，638中進(jìn)一步描述了該方法。在步驟1624中，電壓被耦合至中間層，并且IL散射從RSL進(jìn)入IL的電子。在步驟1626中，在RSL中去除或破壞一個(gè)或更多個(gè)絲。同樣參見圖15A至圖15C。絲的去除在不同RSL中可以以不同的速率進(jìn)行并以不同的時(shí)間完成。例如，參照?qǐng)D4B，當(dāng)復(fù)位電壓達(dá)到Vfifie時(shí)類型“B”的RSL首先達(dá)到復(fù)位狀態(tài)，并且隨后當(dāng)復(fù)位電壓達(dá)到Vmea時(shí)類型“A”的RSL達(dá)到復(fù)位狀態(tài)。復(fù)位電壓足以去除在每個(gè)RSL中的絲，以去除RSL中的導(dǎo)電路徑，由此去除貫穿RSME和存儲(chǔ)單元的導(dǎo)電路徑。作為結(jié)果，在每個(gè)RSL中和在RSME中實(shí)現(xiàn)高電阻狀態(tài)。RSME的高電阻狀態(tài)可以被指派為與低電阻數(shù)據(jù)狀態(tài)相反的第二二進(jìn)制數(shù)據(jù)狀態(tài)，例如，I或O。在步驟1628中，移除復(fù)位電壓，并且將包括RSME的存儲(chǔ)單元放電。注意，步驟1622至步驟1626至少部分地同時(shí)地發(fā)生?？蛇x地，可能的是，僅RSL中的一個(gè)RSL完成復(fù)位過程，或者并非RSME中的所有RSL完成復(fù)位過程。上述方法可以包括在電阻開關(guān)存儲(chǔ)單元的第一電極和第二電極上施加電壓來在存儲(chǔ)單元中設(shè)置第一數(shù)據(jù)狀態(tài)，其中電壓被電容性地耦合到串聯(lián)地電連接在第一電極與第二電極之間的導(dǎo)電中間層，并且電壓引起在以下層中的至少一個(gè)中進(jìn)行電阻狀態(tài)轉(zhuǎn)換(a)串聯(lián)地電連接在第一電極與導(dǎo)電中間層之間的第一電阻開關(guān)層，以及(b)串聯(lián)地電連接在第二電極與導(dǎo)電中間層之間的第二電阻開關(guān)層，并去除電壓，以使得電阻開關(guān)存儲(chǔ)單元放電。電阻開關(guān)層可以是可逆的或不可逆的。上述方法還可以包括通過以下步驟來改變電阻開關(guān)存儲(chǔ)單元中的電阻狀態(tài)(a)增加施加在電阻開關(guān)存儲(chǔ)單元上的時(shí)變電壓的量值，直到電阻開關(guān)存儲(chǔ)單元的第一電阻開關(guān)層和第二電阻開關(guān)層中之一的電阻狀態(tài)被轉(zhuǎn)換為止，以及(b)隨后，進(jìn)一步增加施加在電阻開關(guān)存儲(chǔ)單元上的時(shí)變電壓的量值，直到電阻開關(guān)存儲(chǔ)單元的第一電阻開關(guān)層和第二電阻開關(guān)層中的另一個(gè)的電阻狀態(tài)被轉(zhuǎn)換為止。電阻狀態(tài)的轉(zhuǎn)換可以是可逆的或不可逆的。上述方法還可以包括在第一控制線和第二控制線上施加電壓，其中第一控制線被連接到電阻開關(guān)存儲(chǔ)單元的一端，第二控制線被連接到與電阻開關(guān)存儲(chǔ)單元串聯(lián)的導(dǎo)引元件，并且電壓被施加在電阻開關(guān)存儲(chǔ)單元的第一電阻開關(guān)層和第二電阻開關(guān)層上，以及施加在位于第一電阻開關(guān)層與第二電阻開關(guān)層之間的導(dǎo)電中間層上，并去除電壓以使得電阻開關(guān)存儲(chǔ)單元放電。電阻開關(guān)層可以是可逆的或不可逆的。因此，可以看出，在一個(gè)實(shí)施方案中，電阻開關(guān)存儲(chǔ)單元包括第一電極和第二電極；串聯(lián)地電連接在第一電極與第二電極之間的導(dǎo)電中間層；串聯(lián)地電連接在第一電極與導(dǎo)電中間層之間的第一電阻開關(guān)層；以及串聯(lián)地電連接在第二電極與導(dǎo)電中間層之間的第二電阻開關(guān)層，第一電阻開關(guān)層和第二電阻開關(guān)層均具有雙極開關(guān)特性或者均具有單極開關(guān)特性。在另一個(gè)實(shí)施方案中，電阻開關(guān)存儲(chǔ)單元包括二極管導(dǎo)引元件；以及與二極管導(dǎo)引元件串聯(lián)的電阻開關(guān)存儲(chǔ)元件，該電阻開關(guān)存儲(chǔ)元件包括第一電極和第二電極；串聯(lián)地電連接在第一電極與第二電極之間的導(dǎo)電或半導(dǎo)電中間層；串聯(lián)地電連接在第一電極與導(dǎo)電或半導(dǎo)電中間層之間的第一電阻開關(guān)層；以及串聯(lián)地電連接在第二電極與導(dǎo)電或半導(dǎo)電中間層之間的第二電阻開關(guān)層。在另一個(gè)實(shí)施方案中，存儲(chǔ)器件包括包括多個(gè)電阻開關(guān)存儲(chǔ)單元的存儲(chǔ)陣列，每個(gè)電阻開關(guān)存儲(chǔ)單元包括與電阻開關(guān)存儲(chǔ)元件串聯(lián)的導(dǎo)引元件，每個(gè)電阻開關(guān)存儲(chǔ)元件包括電連接在第一電阻開關(guān)層與第二電阻開關(guān)層之間的中間層；多個(gè)字線和位線，每個(gè)電阻開關(guān)存儲(chǔ)單元的一端與多個(gè)位線中的相應(yīng)位線連通而另一端與多個(gè)字線中的相應(yīng)字線連通；以及與所述多個(gè)字線和位線連通的控制電路，該控制電路經(jīng)由相應(yīng)的位線和字線向至少一個(gè)電阻開關(guān)存儲(chǔ)單元施加電壓，以使得所述至少一個(gè)電阻開關(guān)存儲(chǔ)單元的電阻開關(guān)存儲(chǔ)元件從一個(gè)電阻狀態(tài)轉(zhuǎn)換到另一個(gè)電阻狀態(tài)。在另一個(gè)實(shí)施方案中，電阻開關(guān)存儲(chǔ)單元包括第一電極和第二電極；串聯(lián)地電連接在第一電極與第二電極之間的導(dǎo)電或半導(dǎo)電中間層；串聯(lián)地電連接在第一電極與導(dǎo)電或半導(dǎo)電中間層之間的第一電阻開關(guān)層；以及串聯(lián)地電連接在第二電極與導(dǎo)電或半導(dǎo)電中間層之間的第二電阻開關(guān)層，第一電極、第二電極、導(dǎo)電或半導(dǎo)電中間層、第一電阻開關(guān)層和第二電阻開關(guān)層中的至少一個(gè)至少部分地與第一電極、第二電極、導(dǎo)電或半導(dǎo)電中間層、第一電阻開關(guān)層以及第二電阻開關(guān)層中的至少另一個(gè)側(cè)向布置。在另一個(gè)實(shí)施方案中，電阻開關(guān)存儲(chǔ)單元包括第一電極和第二電極；串聯(lián)地電連接在第一電極與第二電極之間的導(dǎo)電或半導(dǎo)電中間層；串聯(lián)地電連接在第一電極與導(dǎo)電或半導(dǎo)電中間層之間的第一電阻開關(guān)層；以及串聯(lián)地電連接在第二電極與導(dǎo)電或半導(dǎo)電中間層之間的第二電阻開關(guān)層，該導(dǎo)電或半導(dǎo)電中間層、第一電阻開關(guān)層以及第二電阻開關(guān)層至少為L形和U形之一。在另一個(gè)實(shí)施方案中，存儲(chǔ)器件包括包括多個(gè)電阻開關(guān)存儲(chǔ)單元的存儲(chǔ)陣列，每個(gè)電阻開關(guān)存儲(chǔ)單元包括與電阻開關(guān)存儲(chǔ)元件串聯(lián)的導(dǎo)引元件，每個(gè)電阻開關(guān)存儲(chǔ)元件包括電連接在第一電阻開關(guān)層與第二電阻開關(guān)層之間的中間層以及第一電極和第二電極，對(duì)于每個(gè)電阻開關(guān)存儲(chǔ)單兀第一電極、第二電極、導(dǎo)電或半導(dǎo)電中間層、第一電阻開關(guān)層以及第二電阻開關(guān)層中的至少一個(gè)至少部分地與第一電極、第二電極、導(dǎo)電或半導(dǎo)電中間層、第一電阻開關(guān)層以及第二電阻開關(guān)層中的至少另一個(gè)側(cè)向布置；多個(gè)字線和位線，每個(gè)電阻開關(guān)存儲(chǔ)單元的一端與多個(gè)位線中的相應(yīng)位線連通而另一端與多個(gè)字線中的相應(yīng)字線連通；以及與所述多個(gè)字線和位線連通的控制電路，該控制電路經(jīng)由相應(yīng)的位線和字線向至少一個(gè)電阻開關(guān)存儲(chǔ)單元施加電壓，以使得所述至少一個(gè)電阻開關(guān)存儲(chǔ)單元的電阻開關(guān)存儲(chǔ)元件從一個(gè)電阻狀態(tài)轉(zhuǎn)換到另一個(gè)電阻狀態(tài)。在另一個(gè)實(shí)施方案中，用于改變電阻開關(guān)存儲(chǔ)單元中的電阻狀態(tài)的方法包括在電阻開關(guān)存儲(chǔ)單元的第一電極和第二電極上施加電壓來設(shè)置存儲(chǔ)單元的第一數(shù)據(jù)狀態(tài)，電壓被電容性地耦合到串聯(lián)地電連接在第一電極與第二電極之間的導(dǎo)電或半導(dǎo)電中間層，電壓使得以下層中至少之一的電阻狀態(tài)被轉(zhuǎn)換(a)串聯(lián)地電連接在第一電極與導(dǎo)電或半導(dǎo)電中間層之間的第一電阻開關(guān)層，和(b)串聯(lián)地電連接在第二電極與導(dǎo)電或半導(dǎo)電中間層之間的第二電阻開關(guān)層；以及去除電壓以使電阻開關(guān)存儲(chǔ)單元放電。在另一個(gè)實(shí)施方案中，用于改變電阻開關(guān)存儲(chǔ)單元中的電阻狀態(tài)的方法包括增加施加在電阻開關(guān)存儲(chǔ)單元上的時(shí)變電壓的量值，直到電阻開關(guān)存儲(chǔ)單元的第一電阻開關(guān)層和第二電阻開關(guān)層中之一的電阻狀態(tài)被轉(zhuǎn)換為止；以及隨后進(jìn)一步增加施加在電阻開關(guān)存儲(chǔ)單元上的時(shí)變電壓的量值，直到電阻開關(guān)存儲(chǔ)單元的第一電阻開關(guān)層和第二電阻開關(guān)層中的另一個(gè)的電阻狀態(tài)被轉(zhuǎn)換為止。在另一個(gè)實(shí)施方案中，用于改變電阻開關(guān)存儲(chǔ)單元中的電阻狀態(tài)的方法包括在·第一控制線和第二控制線上施加電壓，第一控制線被連接到電阻開關(guān)存儲(chǔ)單元的一端，第二控制線被連接到與電阻開關(guān)存儲(chǔ)單元串聯(lián)的導(dǎo)引元件，將電壓施加在電阻開關(guān)存儲(chǔ)單元的第一電阻開關(guān)層和第二電阻開關(guān)層上，以及施加在導(dǎo)電性地位于第一電阻開關(guān)層與第二·電阻開關(guān)層之間的導(dǎo)電或半導(dǎo)電中間層上；以及去除電壓以使電阻開關(guān)存儲(chǔ)單元放電。在另一個(gè)實(shí)施方案中，電阻開關(guān)存儲(chǔ)單元包括導(dǎo)引元件；以及與導(dǎo)引元件串聯(lián)的電阻開關(guān)存儲(chǔ)元件，該電阻開關(guān)存儲(chǔ)元件包括第一電極和第二電極；串聯(lián)在第一電極與第二電極之間的導(dǎo)電或半導(dǎo)電中間層；串聯(lián)在第一電極與導(dǎo)電或半導(dǎo)電中間層之間的第一電阻開關(guān)層；以及串聯(lián)在第二電極與導(dǎo)電或半導(dǎo)電中間層之間的第二電阻開關(guān)層。在另一個(gè)實(shí)施方案中，電阻開關(guān)存儲(chǔ)元件包括第一電極和第二電極；串聯(lián)在第一電極和第二電極之間的導(dǎo)電或半導(dǎo)電中間層；串聯(lián)在第一電極與導(dǎo)電或半導(dǎo)電中間層之間的第一電阻開關(guān)層，該第一電阻開關(guān)層包括MeOx;串聯(lián)在第二電極與導(dǎo)電或半導(dǎo)電中間層之間的第二電阻開關(guān)層，該第二電阻開關(guān)層包括MeOx;以及位于導(dǎo)電或半導(dǎo)電中間層與第一電極之間的蓋層，該蓋層選自Ti0x、Al203、ZrOx>LaOx、YOx,從第一電阻開關(guān)層的角度來看該蓋層用作氧的源或吸氣劑。在另一個(gè)實(shí)施方案中，存儲(chǔ)器件包括包括多個(gè)存儲(chǔ)單元的存儲(chǔ)陣列，每個(gè)存儲(chǔ)單元包括與電阻開關(guān)存儲(chǔ)元件串聯(lián)的導(dǎo)引元件，每個(gè)電阻開關(guān)存儲(chǔ)元件包括位于第一電阻開關(guān)層與第二電阻開關(guān)層之間的中間層；多個(gè)字線和位線，每個(gè)存儲(chǔ)單元的一端與所述多個(gè)位線中的相應(yīng)位線連通而另一端與所述多個(gè)字線中的相應(yīng)字線連通；以及與所述多個(gè)字線和位線連通的控制電路，該控制電路經(jīng)由相應(yīng)的位線和字線對(duì)至少一個(gè)存儲(chǔ)單元施加電壓，以使得所述至少一個(gè)存儲(chǔ)單元的電阻開關(guān)存儲(chǔ)元件從一個(gè)電阻狀態(tài)轉(zhuǎn)換到另一個(gè)電阻狀態(tài)。在另一個(gè)實(shí)施方案中，電阻開關(guān)存儲(chǔ)單元包括第一電極和第二電極；串聯(lián)地電連接在第一電極與第二電極之間的導(dǎo)電中間層；串聯(lián)地連接在第一電極和導(dǎo)電中間層之間的電阻開關(guān)層；串聯(lián)地電連接在第二電極與導(dǎo)電中間層之間的擊穿層，該擊穿層在處于導(dǎo)電狀態(tài)時(shí)保持至少約1-10ΜΩ的電阻。在另一個(gè)實(shí)施方案中，電阻開關(guān)存儲(chǔ)單元包括導(dǎo)引元件；與導(dǎo)引元件串聯(lián)的電阻開關(guān)存儲(chǔ)元件，該電阻開關(guān)存儲(chǔ)元件包括第一電極和第二電極；串聯(lián)地電連接在第一電極與第二電極之間的導(dǎo)電中間層；串聯(lián)地電連接在第一電極與導(dǎo)電中間層之間的電阻開關(guān)層；以及串聯(lián)地電連接在第二電極與導(dǎo)電中間層之間的擊穿層，該擊穿層在處于導(dǎo)電狀態(tài)時(shí)保持至少約1-10ΜΩ的電阻。在另一個(gè)實(shí)施方案中，電阻開關(guān)存儲(chǔ)單元包括導(dǎo)引元件；以及與導(dǎo)引元件串聯(lián)的電阻開關(guān)存儲(chǔ)元件。該電阻開關(guān)存儲(chǔ)元件包括第一電極和第二電極；串聯(lián)地電連接在第一電極與第二電極之間的導(dǎo)電或半導(dǎo)電中間層；串聯(lián)地電連接在第一電極與導(dǎo)電或半導(dǎo)電中間層之間的電阻開關(guān)層；以及串聯(lián)地電連接在第二電極與導(dǎo)電或半導(dǎo)電中間層之間的擊穿層，該擊穿層在處于導(dǎo)電狀態(tài)時(shí)保持至少約1-10ΜΩ的電阻。在另一個(gè)實(shí)施方案中，存儲(chǔ)器件包括包括多個(gè)存儲(chǔ)單元的存儲(chǔ)陣列，每個(gè)存儲(chǔ)單元包括與電阻開關(guān)存儲(chǔ)元件串聯(lián)的導(dǎo)引元件。每個(gè)電阻開關(guān)存儲(chǔ)元件包括第一電極和第二電極；串聯(lián)地電連接在第一電極與第二電極之間的導(dǎo)電或半導(dǎo)電中間層；串聯(lián)地電連接在第一電極與導(dǎo)電或半導(dǎo)電中間層之間的電阻開關(guān)層；以及串聯(lián)地電連接在第二電極與導(dǎo)電或半導(dǎo)電中間層之間的擊穿層，該擊穿層在處于導(dǎo)電狀態(tài)時(shí)保持至少約1-10ΜΩ的電阻。該存儲(chǔ)器件還包括多個(gè)字線和位線，每個(gè)存儲(chǔ)單元的一端與所述多個(gè)位線中的相應(yīng)位線連通而另一端與所述多個(gè)字線中的相應(yīng)字線連通；以及與所述多個(gè)位線和字線連通的控制電路，該控制電路經(jīng)由相應(yīng)的位線和字線向至少一個(gè)存儲(chǔ)單元施加電壓，以使得所述至少一個(gè)存儲(chǔ)單元的電阻開關(guān)存儲(chǔ)元件從一個(gè)電阻狀態(tài)轉(zhuǎn)換到另一個(gè)電阻狀態(tài)。為了示出和描述的目的，已經(jīng)呈現(xiàn)了以上對(duì)本發(fā)明的詳細(xì)描述。其并不旨在窮舉或?qū)⒈景l(fā)明限于所公開的精確形式。鑒于以上教導(dǎo)，很多修改和變體是可能的。選擇描述的實(shí)施例是為了最好地解釋本發(fā)明的原理及其實(shí)踐應(yīng)用，以使得本領(lǐng)域的普通技術(shù)人員能夠在各種實(shí)施例中并通過適合于想到的具體使用的各種修改，來最好地利用本發(fā)明。旨在由所附權(quán)利要求來限定本發(fā)明的范圍。權(quán)利要求1.一種電阻開關(guān)存儲(chǔ)單元，包括第一電極(El)和第二電極(E2)；串聯(lián)地電連接在所述第一電極與所述第二電極之間的導(dǎo)電或半導(dǎo)電中間層(IL)；串聯(lián)地電連接在所述第一電極與所述導(dǎo)電或半導(dǎo)電中間層之間的電阻開關(guān)層(RSL)；以及串聯(lián)地電連接在所述第二電極與所述導(dǎo)電或半導(dǎo)電中間層之間的擊穿層(擊穿RSL)，所述擊穿層在導(dǎo)電狀態(tài)下保持至少約1-10ΜΩ的電阻。2.根據(jù)權(quán)利要求1所述的電阻開關(guān)存儲(chǔ)單元，其中所述擊穿層選自SiN,Si02、SiC,SiCN和SiON03.根據(jù)權(quán)利要求1或2所述的電阻開關(guān)存儲(chǔ)單元，其中所述擊穿層具有擊穿狀態(tài)的ι-ν特性。4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的電阻開關(guān)存儲(chǔ)單元，其中所述電阻開關(guān)層包括MeOx。5.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的電阻開關(guān)存儲(chǔ)單元，其中所述擊穿層是一次可編程材料；以及所述電阻開關(guān)層是多次可編程材料。6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的電阻開關(guān)存儲(chǔ)單元，還包括與所述第一電極、所述第二電極、所述導(dǎo)電或半導(dǎo)電中間層、所述第一電阻開關(guān)層以及所述擊穿層串聯(lián)的導(dǎo)引元件(SE)。7.根據(jù)權(quán)利要求6所述的電阻開關(guān)存儲(chǔ)單元，其中所述導(dǎo)弓I元件包括二極管。8.一種包括多級(jí)存儲(chǔ)單元的整體式三維陣列，所述多級(jí)存儲(chǔ)單元包括根據(jù)權(quán)利要求1至7中任一項(xiàng)所述的電阻開關(guān)存儲(chǔ)單元，每個(gè)存儲(chǔ)級(jí)包括交叉點(diǎn)陣列形式的多個(gè)存儲(chǔ)單JLiο9.一種電阻開關(guān)存儲(chǔ)單元，包括導(dǎo)引元件(SE);以及與所述導(dǎo)引元件串聯(lián)的電阻開關(guān)存儲(chǔ)元件(RSME)，所述電阻開關(guān)存儲(chǔ)元件包括第一電極(El)和第二電極(E2)；串聯(lián)地電連接在所述第一電極與所述第二電極之間的導(dǎo)電或半導(dǎo)電中間層(IL)；串聯(lián)地電連接在所述第一電極與所述導(dǎo)電或半導(dǎo)電中間層之間的電阻開關(guān)層(RSL)；以及串聯(lián)地電連接在所述第二電極與所述導(dǎo)電或半導(dǎo)電中間層之間的擊穿層(擊穿RSL)，所述擊穿層在導(dǎo)電狀態(tài)下保持至少約1-10ΜΩ的電阻。10.根據(jù)權(quán)利要求9所述的電阻開關(guān)存儲(chǔ)單元，其中所述擊穿層選自SiN,Si02、SiC,SiCN和SiON011.根據(jù)權(quán)利要求9或10所述的電阻開關(guān)存儲(chǔ)單元，其中所述擊穿層具有擊穿狀態(tài)的ι-ν特性。12.根據(jù)權(quán)利要求9至11中任一項(xiàng)所述的電阻開關(guān)存儲(chǔ)單元，其中所述電阻開關(guān)層包括MeOx。13.根據(jù)權(quán)利要求9至12中任一項(xiàng)所述的電阻開關(guān)存儲(chǔ)單元，其中所述擊穿層是一次可編程材料；以及所述電阻開關(guān)層是多次可編程材料。14.根據(jù)權(quán)利要求9至13中任一項(xiàng)所述的電阻開關(guān)存儲(chǔ)單元，其中所述導(dǎo)弓I元件包括二極管。15.一種包括多級(jí)存儲(chǔ)單元的整體式三維陣列，所述多級(jí)存儲(chǔ)單元包括根據(jù)權(quán)利要求9至14中任一項(xiàng)所述的電阻開關(guān)存儲(chǔ)單元，每個(gè)存儲(chǔ)級(jí)包括交叉點(diǎn)陣列形式的多個(gè)存儲(chǔ)單全文摘要一種在三維的讀寫存儲(chǔ)器中的存儲(chǔ)器件，包括存儲(chǔ)單元。每個(gè)存儲(chǔ)單元包括與導(dǎo)引元件串聯(lián)的電阻開關(guān)存儲(chǔ)元件(RSME)。RSME具有電阻開關(guān)層、導(dǎo)電中間層、以及在RSME兩端的第一電極和第二電極。擊穿層串聯(lián)地電連接在第二電極與中間層之間。該擊穿層在導(dǎo)電狀態(tài)下保持至少約1-10MΩ的電阻。在存儲(chǔ)單元的置位或復(fù)位操作中，離子電流在電阻開關(guān)層中流動(dòng)，其有助于開關(guān)機(jī)制。由于導(dǎo)電中間層的散射，對(duì)開關(guān)機(jī)制沒有幫助的電子流被減小，以避免損壞導(dǎo)引元件。提供了用于RSME的不同層的具體材料和材料的組合。文檔編號(hào)H01L45/00GK103003971SQ201180029615公開日2013年3月27日申請(qǐng)日期2011年6月10日優(yōu)先權(quán)日2010年6月18日發(fā)明者弗朗茨·克羅伊普爾,付初辰,年一波申請(qǐng)人:桑迪士克3D有限責(zé)任公司