專利名稱：壓力傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ー種壓カ傳感器，本發(fā)明尤其涉及ー種在單一的半導(dǎo)體基板上形成有將壓カ轉(zhuǎn)換為電信號的壓カ轉(zhuǎn)換部、和對由該壓カ轉(zhuǎn)換部所轉(zhuǎn)換的電信號進(jìn)行處理的信號處理電路的壓カ傳感器。
背景技術(shù)：
以往，已提供有各種壓カ傳感器，該壓カ傳感器在単一的半導(dǎo)體基板上形成有由隔膜(diaphragm)及壓電電阻元件構(gòu)成的壓カ轉(zhuǎn)換部、和對壓カ轉(zhuǎn)換部所轉(zhuǎn)換的電信號進(jìn)行處理的信號處理電路。例如，專利文獻(xiàn)I所掲示的壓カ傳感器，在單晶硅基板上形成隔膜及壓電電阻元件，并且在該隔膜的周圍形成有信號處理電路。在該以往例中，通過同時進(jìn)行形成壓電電阻 元件的エ序與形成信號處理電路的エ序，可減小制造成本。[專利文獻(xiàn)I]日本特開平8-97439號公報(bào)然而，在專利文獻(xiàn)I所掲示的以往例中，在P型的單晶硅基板的主表面?zhèn)刃纬蒼型的外延硅層，在該n型的外延硅層形成由p型的雜質(zhì)擴(kuò)散區(qū)域構(gòu)成的壓電電阻元件。而且，在n型的外延硅層形成p阱區(qū)域，在該p阱區(qū)域內(nèi)形成信號處理電路的n溝道型M0S(MetalOxide Semiconductor,金屬氧化物半導(dǎo)體)構(gòu)造,并且在n型的外延娃層內(nèi)同時形成p溝道型 MOS 構(gòu)造，從而構(gòu)成 CMOS (Complementary Metal Oxide Semiconductor,互補(bǔ)金屬氧化物半導(dǎo)體)集成電路。然而，當(dāng)如上述以往例般，在n型的外延硅層形成p阱區(qū)域、進(jìn)而在該P(yáng)阱區(qū)域內(nèi)形成n溝道型MOS構(gòu)造時，會產(chǎn)生如下的問題n溝道型MOS構(gòu)造的專有面積增加了與p阱區(qū)域相當(dāng)?shù)牧浚蝗粼趎型的外延硅層形成p阱區(qū)域，則p阱的濃度變得過高，使n溝道型MOS構(gòu)造的性能降低。

發(fā)明內(nèi)容
發(fā)明概要本發(fā)明是鑒于上述情形而做出的，本發(fā)明提供ー種能夠?qū)崿F(xiàn)信號處理電路相對于半導(dǎo)體基板的專有面積減少和性能提聞的壓カ傳感器。根據(jù)本發(fā)明的ー個方式，提供ー種壓カ傳感器，在單ー的半導(dǎo)體基板上形成將壓カ轉(zhuǎn)換為電信號的壓カ轉(zhuǎn)換部、和對由該壓カ轉(zhuǎn)換部所轉(zhuǎn)換的電信號進(jìn)行處理的信號處理電路而成，上述壓カ轉(zhuǎn)換部包括使上述半導(dǎo)體基板部分地變薄而成的隔膜、和形成在該隔膜的表面的多個壓電電阻元件，上述信號處理電路由形成在P型導(dǎo)電型區(qū)域的CMOS集成電路構(gòu)成，該P(yáng)型導(dǎo)電型區(qū)域設(shè)置在上述半導(dǎo)體基板表面中的上述隔膜的周圍，上述壓電電阻元件通過在設(shè)置于上述隔膜的表面的P型導(dǎo)電型區(qū)域中形成因n型的雜質(zhì)擴(kuò)散而產(chǎn)生的n型的導(dǎo)電型區(qū)域、并且使p型的雜質(zhì)擴(kuò)散至該n型導(dǎo)電型區(qū)域而形成。根據(jù)如上所述的構(gòu)成，上述信號處理電路形成于在上述半導(dǎo)體基板中在隔膜的周圍的表面設(shè)置的P型的導(dǎo)電型區(qū)域，在該P(yáng)型導(dǎo)電型區(qū)域形成因n型的雜質(zhì)擴(kuò)散而產(chǎn)生的n型的導(dǎo)電型區(qū)域，并且通過在n型導(dǎo)電型區(qū)域擴(kuò)散p型的雜質(zhì)而形成上述壓電電阻元件，因此，與在n型的導(dǎo)電型區(qū)域中形成壓電電阻元件以及信號處理電路的以往例相比，可實(shí)現(xiàn)信號處理電路相對于半導(dǎo)體基板的專有面積減少和性能提高。對上述壓力轉(zhuǎn)換部而言，可以在上述壓電電阻元件的形成區(qū)域以外將在上述信號處理電路的制造工序中形成于表面?zhèn)鹊谋∧映ァ８鶕?jù)如上所述的構(gòu)成，可抑制由于薄膜層引起的壓力轉(zhuǎn)換部的靈敏度降低。對上述壓力轉(zhuǎn)換部而言，可以將包含上述壓電電阻元件的形成區(qū)域在內(nèi)的上述薄膜層除去。由此，可進(jìn)一步抑制由于薄膜層引起的壓力轉(zhuǎn)換部的靈敏度降低。也可以在上述隔膜的表面形成保護(hù)膜和用以對該保護(hù)膜的應(yīng)力進(jìn)行調(diào)整的應(yīng)力 調(diào)整膜。由此,可利用應(yīng)力調(diào)整膜的應(yīng)力來將產(chǎn)生在保護(hù)膜的應(yīng)力抵消。也可以在上述壓電電阻元件的表面形成絕緣薄膜層，在上述絕緣薄膜層的表面形成導(dǎo)體薄膜層。由此，導(dǎo)體薄膜層成為屏蔽(shield)，從而可抑制由外部電場所引起的壓電電阻元件的電阻值變化。上述導(dǎo)體薄膜層也可與供電至上述信號處理電路的電源電壓的高電位側(cè)或低電位側(cè)電連接。上述壓電電阻元件也可通過雜質(zhì)擴(kuò)散區(qū)域與其它壓電電阻元件以及上述信號處理電路電連接，該雜質(zhì)擴(kuò)散區(qū)域具有比該壓電電阻元件的電阻值更低的電阻值、并形成在上述半導(dǎo)體基板表面。由此，可使壓電電阻元件以外的部分的電阻值變化的影響減小，使檢測精度提高。形成有上述壓電電阻元件的上述n型導(dǎo)電型區(qū)域也可與供電至上述信號處理電路的電源電壓的高電位側(cè)電連接。上述壓力轉(zhuǎn)換部也可被由絕緣體薄膜構(gòu)成的保護(hù)膜覆蓋。由此，可電氣性、化學(xué)性、及物理性地保護(hù)壓力轉(zhuǎn)換部。


本發(fā)明的目的以及特征基于與以下的附圖一起被提供的后述的優(yōu)選的實(shí)施方式的說明而變得明確。圖I表示本發(fā)明的實(shí)施方式1，圖I (a)是俯視圖，圖I (b)是側(cè)視剖視圖，圖I(C)是主要部分剖視圖。圖2是上述實(shí)施方式I中的信號處理電路的電路構(gòu)成圖。圖3表示本發(fā)明的實(shí)施方式2，圖3 Ca)是俯視圖，圖3 (b)是將圖3 Ca)的一部分予以省略的A-A線剖面箭視圖，圖3 (c)是將圖3 (a)的一部分予以省略的B-B線剖面箭視圖。圖4表示本發(fā)明的實(shí)施方式3，圖4 (a)是俯視圖，圖4 (b)是將圖4 (a)的一部分予以省略的A-A線剖面箭視圖，圖4 (c)是將圖4 (a)的一部分予以省略的B-B線剖面箭視圖。圖5表示本發(fā)明的實(shí)施方式4，圖5 Ca)是適用于實(shí)施方式I的主要部分剖視圖，圖5 (b)是適用于實(shí)施方式2的主要部分剖視圖，圖5 (c)是適用于實(shí)施方式3的主要部分剖視圖。圖6是本發(fā)明的實(shí)施方式5的主要部分剖視圖。圖7是表示形成有本發(fā)明的實(shí)施方式6中的壓電電阻元件的區(qū)域的主要部分俯視圖。
具體實(shí)施例方式以下，參照圖式來詳細(xì)地對本發(fā)明的實(shí)施方式進(jìn)行說明。在附圖整體中，對相同或類似的部分標(biāo)記相同的部件符號且省略與此相關(guān)的重復(fù)說明。
(實(shí)施方式I)圖I (a)是本實(shí)施方式的壓力傳感器的俯視圖，圖I (b)是本實(shí)施方式的壓力傳感器的剖視圖，圖I (C)是本實(shí)施方式的壓力傳感器的主要部分剖視圖。該壓力傳感器具備壓力轉(zhuǎn)換部10 (參照圖2)，該壓力轉(zhuǎn)換部10在由單晶硅基板構(gòu)成的半導(dǎo)體基板I的隔膜2的主表面?zhèn)?圖I (b)中的上表面?zhèn)?，形成四個壓電電阻元件(以下簡稱為壓電電阻)Rl、R2、R3、R4。隔膜2通過利用各向異性蝕刻技術(shù)等，在半導(dǎo)體基板I的背面?zhèn)?圖I (b)中的下表面?zhèn)?設(shè)置側(cè)面觀察時大致呈角錐臺形狀的凹處IA而形成。再者，以下將半導(dǎo)體基板I中具有均勻的厚度的隔膜2的外側(cè)的部分稱為框架3。四個壓電電阻R1、R2、R3、R4從半導(dǎo)體基板I的厚度方向(圖I (b)中的上下方向)觀察時，配置在隔膜2的四個邊的大致中央。并且如圖2所示，壓力轉(zhuǎn)換部10在電路方面是由四個壓電電阻Rl、R2、R3、R4的橋接電路構(gòu)成。通過信號處理電路B來對壓力轉(zhuǎn)換部10的輸出電壓Vs進(jìn)行放大。信號處理電路B具備運(yùn)算放大器0P1，其非反轉(zhuǎn)輸入端子與壓力轉(zhuǎn)換部10的一個輸出端即壓電電阻R3和壓電電阻R4的連接點(diǎn)連接；以及運(yùn)算放大器0P2，其非反轉(zhuǎn)輸入端子與壓力轉(zhuǎn)換部10的另一個輸出端即壓電電阻Rl和壓電電阻R2的連接點(diǎn)連接。通過另外的運(yùn)算放大器0P3來對這兩個運(yùn)算放大器OPl、0P2的輸出進(jìn)行差動放大。信號處理電路B由上述三個運(yùn)算放大器0P1、0P2、0P3、電阻Rll R14、以及電阻R12’ R14’構(gòu)成。此處，電阻R12與電阻R12’被設(shè)計(jì)為成為相同的電阻值，同樣地，電阻R13與電阻R13’被設(shè)計(jì)為成為相同的電阻值，電阻R14與電阻R14’被設(shè)計(jì)為成為相同的電阻值。再者，壓力轉(zhuǎn)換部10經(jīng)由在半導(dǎo)體基板I的主表面?zhèn)刃纬傻奈磮D示的焊墊電極等而與電源VDD和接地GND連接。因此，圖2所示的信號處理電路B的輸出電壓Vout為，Vout = Vs (1 + 2R12/RlD X (R14/R13) (Vs為施加至運(yùn)算放大器0P1、0P2的非反轉(zhuǎn)輸入端子的輸入電壓差)。并且，信號處理電路B是按照所期望的傳感器特性，在數(shù)百PPm至數(shù)千PPm的范圍內(nèi)，分別適當(dāng)?shù)貙﹄娮鑂11以及電阻R12的電阻溫度系數(shù)進(jìn)行設(shè)定(概括地說，使電阻Rll與電阻R12的電阻溫度系數(shù)有所不同)，從而利用電阻Rll與電阻R12來構(gòu)成溫度補(bǔ)償電路。同樣地，利用電阻Rll與電阻R12’來構(gòu)成溫度補(bǔ)償電路。也就是說，信號處理電路B具有對壓力轉(zhuǎn)換部10的輸出進(jìn)行放大的功能與進(jìn)行溫度補(bǔ)償?shù)墓δ?。并且，上述信號處理電路B的電阻Rll R14、電阻R12’ R14’由擴(kuò)散電阻構(gòu)成。進(jìn)而，上述各運(yùn)算放大器OPl 0P3分別由 MOSFET(Metal Oxide Semiconductor Field Effect Transistor,金屬氧化物半導(dǎo)體場效應(yīng)晶體管)等構(gòu)成。但是，上述信號處理電路B的功能以及電路構(gòu)成分別僅為一例，當(dāng)然亦可追加其它功能，或利用另外的電路構(gòu)成來實(shí)現(xiàn)相同的功能。然而，如圖I (C)所示，上述信號處理電路B包含通過以往已眾所周知的CMOSエ序而形成在半導(dǎo)體基板I的主表面?zhèn)鹊腃MOS集成電路。再者，信號處理電路B僅形成在半導(dǎo)體基板I中的與框架3相對應(yīng)的區(qū)域X (參照圖I (a)以及圖I (C))。如圖I (C)所示，在半導(dǎo)體基板I的整個主表面?zhèn)刃纬蓀型導(dǎo)電型區(qū)域(例如，p型的外延娃層)20,進(jìn)而將形成在p型導(dǎo)電型區(qū)域20的氧化膜22圖案化(patterning),在利用圖案化除去氧化膜22的部分的p型導(dǎo)電型區(qū)域20內(nèi)形成n型的雜質(zhì)擴(kuò)散區(qū)域21A、21B。接著，上述n型雜質(zhì)擴(kuò)散區(qū)域(n型導(dǎo)電型區(qū)域)21A、21B中擴(kuò)散p型的雜質(zhì)，由此，在ー個n型導(dǎo)電型區(qū)域21A中形成構(gòu)成壓電電阻Ri (i=l、2、3、4)的p型雜質(zhì)擴(kuò)散區(qū)域24A，在另ー個n型導(dǎo)電型區(qū)域21B中形成成為p型MOSFET的漏極區(qū)域及源極區(qū)域的p型雜質(zhì)擴(kuò)散區(qū)域24B、24C。再者，在p型雜質(zhì)擴(kuò)散區(qū)域24B、24C所夾持的n型導(dǎo)電型區(qū)域21B的表 面?zhèn)?圖I (a) 圖I (c)中的上表面?zhèn)?，形成成為上述p型MOSFET的柵極區(qū)域的多晶硅層25。如此，可通過CMOSエ序同時形成壓電電阻Rl R4與信號處理電路B。其中，雖省略圖示，但在P型導(dǎo)電型區(qū)域20中亦同時形成有n型的MOSFET構(gòu)造。另外，形成有壓電電阻Ri的n型導(dǎo)電型區(qū)域21A通過后述的層間布線38等而與電源VDD的高電位側(cè)連接。而且，在p型導(dǎo)電型區(qū)域20的表面?zhèn)刃纬捎胁季€用的薄膜層30。該薄膜層30包括由硅氧化膜構(gòu)成的第I 第4絕緣薄膜層31 34、由形成在第I 第3絕緣薄膜層31 33的表面(與第2 第4絕緣薄膜層32 34的界面)的金屬薄膜構(gòu)成的第I 第3導(dǎo)體薄膜層35 37、以及將上述第I 第3導(dǎo)體薄膜層35 37彼此電連接的層間布線38。再者，壓電電阻Ri與信號處理電路B經(jīng)由層間布線38，通過第I導(dǎo)體薄膜層35而電連接。這里，在專利文獻(xiàn)I所掲示的以往例中，在P型的半導(dǎo)體基板的主表面?zhèn)刃纬蒼型的導(dǎo)電型區(qū)域(n型的外延硅層)，在該n型導(dǎo)電型區(qū)域形成有壓電電阻元件以及CMOS集成電路。因此，存在如下的問題n溝道型MOS構(gòu)造的專有面積增加；若在n型導(dǎo)電型區(qū)域中形成P阱區(qū)域，則P阱的濃度變得過高，n溝道型MOS構(gòu)造的性能降低。相對在此，在本實(shí)施方式中，如上所述，在半導(dǎo)體基板I的主表面?zhèn)刃纬蒔型導(dǎo)電型區(qū)域20，在該p型導(dǎo)電型區(qū)域20形成CMOS集成電路，在該p型導(dǎo)電型區(qū)域20形成因n型的雜質(zhì)擴(kuò)散而產(chǎn)生的n型導(dǎo)電型區(qū)域21A，并且在該n型導(dǎo)電型區(qū)域21A通過p型的雜質(zhì)擴(kuò)散而形成有上述壓電電阻Ri，因此，可解決專利文獻(xiàn)I的以往例中的上述問題，實(shí)現(xiàn)信號處通電路B相對半導(dǎo)體基板I的專有面積減少和性能提聞。(實(shí)施方式2)在實(shí)施方式I中，包含隔膜2在內(nèi)，在半導(dǎo)體基板I的整個主表面?zhèn)刃纬捎斜∧?0。在該情形時，會產(chǎn)生如下所述的問題。I)隔膜2的實(shí)質(zhì)性厚度因薄膜層30而增加，因此，隔膜2難以彎折，檢測靈敏度降低。2)通過在壓電電阻Ri上設(shè)置薄膜層30等，從壓カ傳感器的垂直剖面觀察，壓電電阻Ri位在中間附近的位置，因此，與壓電電阻Ri位于壓カ傳感器的表面時相比較，對于相同壓力的彎折量變小，檢測靈敏度降低。3)即使在未自外部施加壓力時，隔膜2也由于薄膜層30的內(nèi)部應(yīng)力而彎折，因此，導(dǎo)致壓力轉(zhuǎn)換部10的輸出電壓Vs的偏移(offs et)變大。4)由于薄膜層30的內(nèi)部應(yīng)力的影響，壓力轉(zhuǎn)換部10的輸出電壓Vs不與自外部施加的壓力的大小成比例。因此，在本實(shí)施方式中，如圖3所示，利用蝕刻等適當(dāng)?shù)姆椒▽⑿纬稍诟裟?的主表面?zhèn)鹊谋∧?0中、壓電電阻Ri的形成區(qū)域以外的薄膜層30 (圖3 (a)中的斜線部分)除去。亦即，對壓力轉(zhuǎn)換部10而言，如圖3 (b)所示，僅壓電電阻Ri的形成區(qū)域被薄膜層30覆蓋，如圖3 (c)所示，在除去壓電電阻Ri的形成區(qū)域以外的隔膜2的主表面?zhèn)嚷冻鲇蠵型導(dǎo)電型區(qū)域20。
而且，通過將隔膜2的主表面?zhèn)鹊谋∧?0除去，可解決上述I) 4)的全部的問題。然而，為了電氣性、化學(xué)性、及物理性地保護(hù)隔膜2，優(yōu)選地是如后述的圖4 (b)以及圖4 (c)所示，利用由絕緣體薄膜(氧化膜)構(gòu)成的保護(hù)膜，將露出至隔膜2的主表面?zhèn)鹊膒型導(dǎo)電型區(qū)域20覆蓋。(實(shí)施方式3)在實(shí)施方式2中，將形成在隔膜2的主表面?zhèn)鹊谋∧?0中、壓電電阻Ri的形成區(qū)域以外的薄膜層30除去。相對在此，本實(shí)施方式的特征在于如圖4所示，包含壓電電阻Ri的形成區(qū)域在內(nèi)，將形成在隔膜2的主表面?zhèn)鹊谋∧?0 (圖4 Ca)中的斜線部分)除去。而且，如上所述，通過將壓電電阻Ri的形成區(qū)域的薄膜層30除去，可進(jìn)一步改善上述1)、2)的問題。其中，為了電氣性、化學(xué)性、及物理性地保護(hù)隔膜2以及壓電電阻、薄膜層30的端面，優(yōu)選的是利用由絕緣體薄膜(氧化膜)構(gòu)成的保護(hù)膜40將隔膜2以及壓電電阻、薄膜層30的端面覆蓋(參照圖4 (b)、圖4 (C))。(實(shí)施方式4)如已經(jīng)說明的那樣，當(dāng)在隔膜2的主表面?zhèn)刃纬杀∧?0時，由在薄膜層30的絕緣薄膜層31 34產(chǎn)生的壓縮應(yīng)力而產(chǎn)生如下的問題3)即使在未自外部施加壓力時，隔膜2也由于薄膜層30的內(nèi)部應(yīng)力而彎折，因此，導(dǎo)致壓力轉(zhuǎn)換部10的輸出電壓Vs的偏移變大；4)由于薄膜層30的內(nèi)部應(yīng)力的影響，壓力轉(zhuǎn)換部10的輸出電壓Vs不與自外部施加的壓力的大小成比例。再者，上述3)、4)的問題也會因介于薄膜層30與p型導(dǎo)電型區(qū)域20之間的氧化膜22而產(chǎn)生。因此，在本實(shí)施方式中，如圖5 Ca)所示，為了將產(chǎn)生在薄膜層30的絕緣薄膜層31 34或氧化膜22的壓縮應(yīng)力抵消，而在與隔膜2對置的絕緣薄膜層31 34的層間形成產(chǎn)生拉伸應(yīng)力的應(yīng)力調(diào)整膜41。再者，可使用氮化硅膜作為應(yīng)力調(diào)整膜41，根據(jù)該氮化硅膜形成時的條件或膜厚來對拉伸應(yīng)力的大小進(jìn)行調(diào)整。并且，有時會由于為了電氣性、化學(xué)性、及物理性地保護(hù)隔膜2以及壓電電阻、薄膜層30的剖面而設(shè)置的保護(hù)膜40而產(chǎn)生應(yīng)力，本實(shí)施方式的應(yīng)力調(diào)整膜41也可抵消由保護(hù)膜40產(chǎn)生的應(yīng)力。如上所述，根據(jù)本實(shí)施方式，通過產(chǎn)生在應(yīng)力調(diào)整膜41的拉伸應(yīng)力來將產(chǎn)生在保護(hù)膜40、絕緣薄膜層31 34或氧化膜22的壓縮應(yīng)力抵消，從而可解決上述3)、4)的問題。再者，應(yīng)力調(diào)整膜41不僅可為圖5 (a)所示的實(shí)施方式I的構(gòu)造，而且可為圖5 (b)所示的實(shí)施方式2的構(gòu)造以及圖5 (c)所示的實(shí)施方式3的構(gòu)造中的任ー個構(gòu)造。例如，如圖5 (b)所示，可在壓電電阻與將氧化膜22覆蓋的絕緣膜層31之間形成應(yīng)カ調(diào)整膜41，或如圖5 (c)所示，可在壓電電阻與將氧化膜22和隔膜2的上側(cè)覆蓋的保護(hù)膜40之間設(shè)置應(yīng)力調(diào)整膜41。(實(shí)施方式5)然而，當(dāng)將外部電場(在外部電源VDD的供電路徑的周圍產(chǎn)生的電場或外來噪聲等)施加在壓カ轉(zhuǎn)換部10的壓電電阻Ri時，有可能壓電電阻Ri的電阻值發(fā)生變化而產(chǎn)生
檢測誤差。因此，在本實(shí)施方式中，如圖6所示，在壓電電阻Ri的表面(上表面)形成絕緣薄膜層43，并且在該絕緣薄膜層43的表面(上表面)形成導(dǎo)體薄膜層42。而且，將該導(dǎo)體薄膜層 42與供電至信號處理電路B的電源電壓VDD的高電位側(cè)或低電位側(cè)(GND)電連接。
而且，導(dǎo)體薄膜層42能夠成為屏蔽而抑制由外部電場的影響所引起的壓電電阻Ri的電阻值變化，并防止壓カ傳感器的檢測誤差(輸出變動)。再者，本實(shí)施方式的構(gòu)造不僅可適用于圖6所示的實(shí)施方式I的構(gòu)造，而且亦可適用于實(shí)施方式2 4中的任一個的構(gòu)造。(實(shí)施方式6)如圖7所示，實(shí)際的壓電電阻Ri為如下的構(gòu)成，S卩，ー個以上的壓電電阻元件部50通過元件間連接部51而電氣串聯(lián)連接，并且通過ー對電路連接部52而與信號處理電路B以及電源(VDD)、接地(GND)電連接。此處，元件間連接部51或電路連接部52作為導(dǎo)電路徑而發(fā)揮功能，因此，優(yōu)選地是施加壓カ時產(chǎn)生的電阻值的變化少。因此，在本實(shí)施方式中，使形成元件間連接部51及電路連接部52的雜質(zhì)擴(kuò)散區(qū)域的雜質(zhì)濃度充分地高于壓電電阻元件部50的雜質(zhì)濃度，使元件間連接部51及電路連接部52的電阻值下降。結(jié)果，由在元件間連接部51及電路連接部52的電阻值在壓電電阻Ri的電阻值中所占的比例降低，因此，可使壓カ傳感器的檢測靈敏度提高。再者，本實(shí)施方式的構(gòu)造可適用于實(shí)施方式I 5的全部的構(gòu)造。以上，對本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行了說明，但本發(fā)明并不限于這些特定的實(shí)施方式，可進(jìn)行不脫離權(quán)利要求的范疇的各種變更以及變形，這些變更以及變形亦屬在本發(fā)明的范疇內(nèi)。
權(quán)利要求
1.一種壓力傳感器，在單一的半導(dǎo)體基板上形成將壓力轉(zhuǎn)換為電信號的壓力轉(zhuǎn)換部、和對由該壓力轉(zhuǎn)換部所轉(zhuǎn)換的電信號進(jìn)行處理的信號處理電路而成， 上述壓力轉(zhuǎn)換部包括使上述半導(dǎo)體基板部分地變薄而成的隔膜、和形成在該隔膜的表面的多個壓電電阻元件， 上述信號處理電路由形成在P型導(dǎo)電型區(qū)域的CMOS集成電路構(gòu)成，該P(yáng)型導(dǎo)電型區(qū)域設(shè)置在上述半導(dǎo)體基板表面的上述隔膜的周圍， 上述壓電電阻元件通過在設(shè)置于上述隔膜的表面的P型導(dǎo)電型區(qū)域中形成因η型的雜質(zhì)擴(kuò)散而產(chǎn)生的η型的導(dǎo)電型區(qū)域、并且使P型的雜質(zhì)擴(kuò)散至該η型導(dǎo)電型區(qū)域而形成。
2.如權(quán)利要求I所述的壓力傳感器， 在上述壓電電阻元件的形成區(qū)域以外將在上述信號處理電路的制造工序中形成于表面?zhèn)鹊谋∧映ザ纬缮鲜鰤毫D(zhuǎn)換部。
3.如權(quán)利要求2所述的壓力傳感器， 將包含上述壓電電阻元件的形成區(qū)域在內(nèi)的上述薄膜層除去而形成上述壓力轉(zhuǎn)換部。
4.如權(quán)利要求I 3中任一項(xiàng)所述的壓力傳感器， 在上述隔膜的表面形成有保護(hù)膜和用以對該保護(hù)膜的應(yīng)力進(jìn)行調(diào)整的應(yīng)力調(diào)整膜。
5.如權(quán)利要求I 3中任一項(xiàng)所述的壓力傳感器， 在上述壓電電阻元件的表面形成絕緣薄膜層，在上述絕緣薄膜層的表面形成有導(dǎo)體薄膜層。
6.如權(quán)利要求5所述的壓力傳感器， 上述導(dǎo)體薄膜層與供電至上述信號處理電路的電源電壓的高電位側(cè)或低電位側(cè)電連接。
7.如權(quán)利要求I 6中任一項(xiàng)所述的壓力傳感器， 上述壓電電阻元件通過雜質(zhì)擴(kuò)散區(qū)域與其它壓電電阻元件以及上述信號處理電路電連接，該雜質(zhì)擴(kuò)散區(qū)域具有比該壓電電阻元件的電阻值更低的電阻值、并形成在上述半導(dǎo)體基板表面。
8.如權(quán)利要求I 7中任一項(xiàng)所述的壓力傳感器， 形成有上述壓電電阻元件的上述η型導(dǎo)電型區(qū)域與供電至上述信號處理電路的電源電壓的高電位側(cè)電連接。
9.如權(quán)利要求I 8中任一項(xiàng)所述的壓力傳感器， 上述壓力轉(zhuǎn)換部被由絕緣體薄膜構(gòu)成的保護(hù)膜覆蓋。
全文摘要
一種壓力傳感器，在單一的半導(dǎo)體基板上形成將壓力轉(zhuǎn)換為電信號的壓力轉(zhuǎn)換部、和對該壓力轉(zhuǎn)換部所轉(zhuǎn)換的電信號進(jìn)行處理的信號處理電路而成。上述壓力轉(zhuǎn)換部包括使上述半導(dǎo)體基板部分地變薄而成的隔膜、和形成在該隔膜的表面的多個壓電電阻元件，上述信號處理電路由形成在p型導(dǎo)電型區(qū)域的CMOS集成電路構(gòu)成，該p型導(dǎo)電型區(qū)域設(shè)置在上述半導(dǎo)體基板表面中的上述隔膜的周圍，上述壓電電阻元件通過在設(shè)置于上述隔膜的表面的p型導(dǎo)電型區(qū)域中形成因n型的雜質(zhì)擴(kuò)散而產(chǎn)生的n型的導(dǎo)電型區(qū)域、并且使p型的雜質(zhì)擴(kuò)散至該n型導(dǎo)電型區(qū)域而形成。
文檔編號H01L29/84GK102770743SQ201180007177
公開日2012年11月7日 申請日期2011年1月21日 優(yōu)先權(quán)日2010年1月29日
發(fā)明者加藤史仁, 新村雄一, 西川英男, 野邊武 申請人:松下電器產(chǎn)業(yè)株式會社