專利名稱：非易失性半導體存儲元件的制造方法
技術領域：
本發(fā)明涉及，因電壓脈沖的施加而電 阻值變化的電阻變化型的非易失性半導體存儲元件的制造方法。
背景技術：
近些年，隨著數字技術的進展，移動信息設備以及信息家電等的電子設備的高功能化進一步進展了。隨著這樣的電子設備的高功能化，所使用的半導體元件的細微化以及高速化迅速進展了。其中，以閃存為代表的大容量的非易失性存儲器的用途迅速擴大了。進而，作為可替代該閃存的下一代的新型非易失性存儲器，利用了所謂電阻變化元件的電阻變化型的易失性半導體存儲元件的研究開發(fā)進展了。在此，電阻變化元件是指，具有電阻值因電信號而可逆地變化的性質、進一步能夠非揮發(fā)地存儲與該電阻值相對應的信息的元件。對于該電阻變化元件的一個例子，提出了搭載有將含氧率不同的過渡金屬氧化物層疊來用在電阻變化層的電阻變化元件的非易失性半導體存儲元件。例如，在專利文獻I中公開，使與含氧率高的電阻變化層接觸的電極界面有選擇地發(fā)生氧化還原反應，使電阻
變化穩(wěn)定。(現有技術文獻)(專利文獻)專利文獻I :國際公開第2008/149484號在所述的非易失性半導體存儲元件中，為了轉變?yōu)殡娮枳兓€(wěn)定出現的狀態(tài)，而進行向電阻變化元件最初施加電壓、將含氧率高的電阻變化層的一部分局部短路的擊穿(初始擊穿)。此時重要的是，不向電阻變化元件以外的晶體管以及寄生電阻成分傳遞不用的電壓，而向電阻變化元件施加充分的電壓。發(fā)明人們，為此提出了，通過將電阻變化元件的側壁部分氧化并絕緣化，從而縮小活性(active)的面積，減少漏電流。圖9的(a)至圖9的(i)是示出，發(fā)明人們提出的非易失性半導體存儲元件的主要部分的制造方法的截面圖。首先，如圖9的(a)示出，在形成有晶體管以及下層布線等的襯底100上，形成由鋁(Al)等構成的導電層，將其圖形化(patterning)，從而形成下層布線101。進而，覆蓋下層布線101，在襯底100上形成絕緣膜后，將絕緣膜表面平坦化，從而形成層間絕緣層102。而且，利用所希望的掩膜，將層間絕緣層102圖形化，形成貫通層間絕緣層102而到達下層布線101的接觸孔103。接著，如圖9的(b)示出，首先，由以鎢(W)為主成分的填充材料，埋入接觸孔103，利用化學機械研磨法(CMP法)，將晶片整面平坦化研磨，除去層間絕緣層102上的不用的填充材料，在接觸孔103的內部形成接觸插塞104。接著，如圖9的(C)示出，覆蓋接觸插塞104，在層間絕緣層102上，通過濺射法，形成由以后成為下部電極105的鉭氮化物(TaN)構成的第一導電膜105'。
接著，如圖9的(d)示出，在第一導電膜105'上，將由過渡金屬氧化物構成的第一電阻變化膜106a'以及第二電阻變化膜106b'，按照此順序形成。第一電阻變化膜106a'的含氧率為50至65atm%，此電阻率為2至50m Q cm，膜厚為20至lOOnm，第二電阻變化膜106b'的含氧率為65至75atm%，此電阻率為1E7(即，lX107)mQ cm以上，膜厚為3至 10nm。接著，如圖9的(e)示出，在第二電阻變化膜106b'上，形成由圖形化后成為上部電極107的貴金屬(白金(Pt)，銥(Ir)，鈀(Pd)等)構成的第二導電膜107'。接著，如圖9的(f)示出，利用所希望的掩膜，將第二導電膜107'圖形化，形成上部電極107。接著，如圖9的(g)示出，利用所希望的掩膜，將第一電阻變化膜106a'以及第二電阻變化膜106b'圖形化，形成由第一電阻變化層106a和第二電阻變化層106b的層疊構造構成的電阻變化層106。進而，如圖9的(h)示出，利用所希望的掩膜，將第一導電膜105'圖形化，形成下部電極105，形成電阻變化層106由下部電極105和上部電極107夾持的電阻變化元件。通常，圖9的(f)至圖9的(h)，利用同一掩膜，被執(zhí)行為一連串的工序。這是因為，在元件的圖形化(蝕刻)中途，若進行其他的工序的處理，則會存在成品率降低、以及制造的吞吐量(through put)降低等擔憂。最后，如圖9的(i)示出，通過在氧氣氛中將電阻變化元件退火，從而將第一電阻變化層106a的端部氧化，來形成絕緣區(qū)域106c。此時，第二電阻變化層106b，由于從最初就近似于絕緣層，因此幾乎不被氧化。根據以上的制造方法，通過將電阻變化元件的側壁部分氧化并絕緣化，從而能夠縮小第一電阻變化層106a的活性的面積，減少在電阻變化層106中的損傷區(qū)域流動的漏電流，實現擊穿電壓的低電壓化、擊穿電壓的施加時間的短時間化。然而，為了實現所述的制造方法，存在細微化、存儲器的大容量化上的問題。圖10示出通過所述的制造方法形成的非易失性半導體存儲元件的不良比特的SEM像的截面圖?？芍氖牵陔娮枳兓c下層的接觸插塞104偏移而被形 成的情況下，以鎢為主成分的接觸插塞104的上面向下部電極的外側越出，通過圖9的(i)的氧退火被氧化。若鎢被氧化，則其電阻值就增大，據此，該接觸插塞104的電阻上升，寄生電阻就增大，導致需要的電壓不施加到電阻變化元件。據此，因不能將初始化所需要的電壓(擊穿電壓)施加到存儲單元，而不能將電阻變化元件擊穿，因不能施加電阻變化所需要的閾值電壓，而不能使電阻變化，從而構成不良比特。越使電阻變化元件細微化，就存在與下層的接觸插塞104的掩膜對準余量越減少的傾向，并且，越大容量化，各個電阻變化元件的位置的不均勻就增大，因此，存在該現象的發(fā)生頻度隨著細微化、大容量化而惡化的傾向。并且，即使由下部電極105完全覆蓋接觸插塞104，也存在接觸插塞104通過層間絕緣層102而被氧化的擔憂。

發(fā)明內容
為了解決所述的問題，本發(fā)明的目的在于提供，能夠進行擊穿時的低電壓高速工作、且能夠抑制接觸插塞的氧化的電阻變化型的非易失性半導體存儲元件的制造方法。特別是，目的在于提供能夠大大貢獻于存儲器的細微化和大容量化的非易失性半導體存儲元件的制造方法。為了實現所述目的，本發(fā)明的實施方案之一涉及的非易失性半導體存儲元件的制造方法的特點是，具有在襯底上形成接觸插塞的エ序；覆蓋接觸插塞，將第一導電膜成膜的エ序；在第一導電膜上將由含氧率不同的多個層構成的電阻變化膜成膜的エ序；在電阻變化膜上將第二導電膜成膜的エ序；將第二導電膜圖形化來形成上部電極的エ序；將電阻變化膜圖形化來形成電阻變化層的エ序；以及將第一導電膜圖形化來形成與接觸插塞連接的下部電極的エ序，進ー步，至少在形成下部電極的エ序前具有，為了使電阻變化層或成為電阻變化層的端部的電阻變化膜的一部分絕緣化而進行氧化的エ序。根據以上的制造方法，通過將電阻變化元件的側壁部分氧化并絕緣化，縮小活性的面積(影響到元件的電特性的有效面積)，減少漏電流，能夠實現擊穿電壓的低電壓化、施加時間的短時間化。并且，同吋，由于在將下部電極圖形化之前，將電阻變化層的側壁氧化，因此，整面被成膜的導電層成為氧的擴散阻擋層，原理上能夠防止接觸插塞的氧化。并且，在所述的非易失性半導體存儲元件的制造方法中，也可以是，將電阻變化層或電阻變化膜氧化的エ序是，在形成電阻變化層的エ序后，為了使電阻變化層的端部絕緣化而進行氧化的エ序。據此，具有不便氧從電阻變化層的端部脫離的效果。特別是，由于緊 在電阻變化膜的圖形化之后進行氧化，因此，電阻變化層被放置在大氣中的時間變少，具有電阻變化層的變動原因變少的效果。并且，形成在端部的側壁氧化區(qū)域成為保護層，也能夠減少將下部電極圖形化時的電阻變化層的蝕刻損傷。并且，在所述的非易失性半導體存儲元件的制造方法中，也可以是，將電阻變化層或電阻變化膜氧化的エ序是，在形成上部電極的エ序與形成電阻變化層的エ序之間，為了使電阻變化膜的一部分絕緣化而進行氧化的エ序。因此，由于在氧化處理時電阻變化膜沒有被圖形化，據此氧的擴散阻擋層被強化，能夠更可靠地防止接觸插塞的氧化。并且，若在電阻變化膜的整面殘存的狀態(tài)下進行氧化，則電阻變化膜的氧化率提高，能夠更集中電阻變化元件的活性面積，能夠更減少漏電流。而且，由于蝕刻的對象的電阻變化膜中含有大量氧，因此，形成在電阻變化膜的氧化區(qū)域成為保護層，也能夠減少將電阻變化膜以及第ー導電膜圖形化時的蝕刻損傷。并且，在所述的非易失性半導體存儲元件的制造方法中，也可以是，具有在上部電極上形成具有比上部電極高的壓縮應力的應カ強化層的エ序。據此，即使在成為下部電極的第一導電層、成為電阻變化層的電阻變化膜的整面殘存的狀態(tài)下進行氧化，也能夠防止因應カ變動而引起的上部電極的彎曲。最后，也可以是，電阻變化層，由鉭、鉿或鋯的氧化物層構成。這是因為，這些材料是，保持特性良好、且能夠高速工作的材料，即使是電阻變化開始時需要擊穿的電阻變化層的材料，也根據本發(fā)明的效果，能夠使其擊穿特性非常穩(wěn)定。本發(fā)明的非易失性半導體存儲元件的制造方法，在由形成在接觸插塞上的上部電極、電阻變化層和下部電極構成的電阻變化元件中，在形成下部電極之前，將電阻變化層的側壁氧化，據此能夠同時實現，因縮小電阻變化層的有效面積而引起的擊穿電壓的低電壓化以及短時間化，和接觸插塞的氧化防止。這是因為，沒有被圖形化的成為下部電極的導電層作為氧的擴散阻擋層來發(fā)揮功能，原理上能夠防止接觸插塞的氧化。本發(fā)明的非易失性半導體存儲元件的制造方法，尤其大大貢獻于存儲器的細微化、大容量化。


圖I是示出本發(fā)明的實施例I的非易失性半導體存儲元件的主要部分的制造方法的截面圖。
圖2是示出本發(fā)明的實施例I的非易失性半導體存儲元件的側壁氧化量與接觸電阻的關系的圖表。
圖3是示出本發(fā)明的實施例I的非易失性半導體存儲元件的側壁氧化量與初始擊穿電壓的關系(擊穿電壓特性)的圖表。圖4A是示出本發(fā)明的實施例I的非易失性半導體存儲元件的側壁氧化量與電阻變化元件的底部尺寸的關系的圖表。圖4B是示出基于本發(fā)明的實施例I的制造方法的電阻變化元件和基于圖9的制造方法的電阻變化元件的截面圖。圖5是示出本發(fā)明的實施例2的非易失性半導體存儲元件的主要部分的制造方法的截面圖。圖6是示出本發(fā)明的實施例2的非易失性半導體存儲元件的側壁氧化量與初始電阻的關系的圖表。圖7是示出本發(fā)明的實施例3的非易失性半導體存儲元件的主要部分的制造方法的截面圖。圖8A是本發(fā)明的實施例3的非易失性半導體存儲元件的比較例的SEM像的截面圖。圖8B是本發(fā)明的實施例3的非易失性半導體存儲元件的比較例的SEM像的截面圖。圖8C是本發(fā)明的實施例3的非易失性半導體存儲元件的SEM像的截面圖。圖9是示出非易失性半導體存儲元件的主要部分的制造方法的截面圖。圖10是非易失性半導體存儲元件的SEM像的截面圖。
具體實施例方式以下，參照

本發(fā)明的實施例。而且，以下的各個實施形例示出的膜厚以及孔徑等的數值，示出作為具體例的ー個例子，不僅限于這樣的數值。(實施例I)圖I是示出本發(fā)明的實施例I的非易失性半導體存儲元件的主要部分的制造方法的截面圖。首先，如圖I的(a)示出，在形成有晶體管以及下層布線等的襯底100上，形成由鋁(Al)等構成的導電層(膜厚400至600nm)，將其圖形化，從而形成下層布線101。進而，覆蓋下層布線101，在襯底100上形成絕緣膜后，將絕緣膜的表面平坦化，從而形成層間絕緣層102 (膜厚500至IOOOnm)。對于層間絕緣層102，利用等離子TEOS膜、以及用于降低布線間的寄生電容的含氟氧化物(例如，FSG)以及l(fā)ow-k材料等。而且，利用所希望的掩膜，將層間絕緣層102圖形化，形成貫通層間絕緣層102而到達下層布線101的接觸孔103 (直徑50至300nm)。在此，在下層布線101的寬度比接觸孔103的直徑小的情況下，由于掩膜結合偏倚的影響，下層布線101與接觸插塞104接觸的面積變化，例如槽(cell)電流變動。從防止該情況的觀點來看，將下層布線101的寬度設為比接觸孔103的直徑大。
接著，如圖I的(b)示出，首先，通過濺射法，將作為下層的、作為密接層以及擴散阻擋層發(fā)揮功能的鈦氮化物(TiN，膜厚5至50nm)以及鈦(Ti，膜厚5至30nm)層成膜，而且，通過CVD法，將作為其上層的、成為主成分的鎢(W，膜厚200至400nm)成膜。其結果為，接觸孔103由以鎢為主成分的填充材料埋入。而且，利用化學機械研磨法(CMP法)，將晶片整面平坦化研磨，除去層間絕緣層102上的不用的填充材料，在接觸孔103的內部的襯底100上形成接觸插塞104。接著，如圖I的(C)示出，覆蓋接觸插塞104，在層間絕緣層102上，通過濺射法，形成(成膜)由以后成為下部電極105的鉭氮化物構成的第一導電膜105' (TaN，膜厚50至 200nm)。接著，如圖I的(d)示出，在第一導電膜105'上，將由含氧率不同的多個層構成的電阻變化膜、即由過渡金屬氧化物構成的第一電阻變化膜106a'以及第二電阻變化膜106b'，按照此順序形成(成膜)。第一電阻變化膜106a'的含 氧率為50至65atm%，此電阻率為2至50mΩ · cm，膜厚為20至lOOnm，第二電阻變化膜106b'的含氧率為65至75atm%，此電阻率為1E7 Ω · cm以上，膜厚為3至10nm。在此，通過在氬(Ar)和氧氣(O2)氣氛中對鉭靶材進行濺射的所謂反應濺射法，形成第一電阻變化膜106a'以及第二電阻變化膜106b'。而且，第一電阻變化膜106a'是，相對于第二電阻變化膜106b'而低氧濃度以及低電阻的膜。接著，如圖I的(e)示出，在第二電阻變化膜106b'上，形成(成膜)由圖形化后成為上部電極107的貴金屬(白金(Pt)，銥(Ir)，鈀(Pd)等)構成的第二導電膜107'。接著，如圖I的(f)示出，利用所希望的掩膜，將第二導電膜107'圖形化，將圖形化后的第二導電膜107,形成為上部電極107。接著，如圖I的(g)示出，利用所希望的掩膜，將第一電阻變化膜106a'以及第二電阻變化膜106b'圖形化。例如，也可以將作為抗蝕刻材料的上部電極107作為掩膜來利用，將電阻變化膜圖形化。圖形化后的電阻變化膜被形成為，由第一電阻變化層106a和第ニ電阻變化層106b的雙層層疊構造構成的電阻變化層106。在此情況下，優(yōu)選的是，在成為下部電極105的第一導電膜105'通過電阻變化膜的圖形化不易被蝕刻的條件下進行。例如，優(yōu)選的是，利用第一導電膜105'不易被蝕刻的氣體，將第一電阻變化膜106a'以及第二電阻變化膜106b'干式蝕刻。這是因為，第一導電膜105'的膜厚越殘存，第一導電膜105'就越可靠地作為氧的擴散阻擋層來發(fā)揮功能的緣故。而且，第一電阻變化層106a是，相對于第二電阻變化層106b而低氧濃度以及低電阻的電阻變化膜。在此，第一電阻變化層106a(第一電阻變化膜106a')，由第一過渡金屬氧化物構成，例如，由以缺氧型的氧化鉭(Ta0，0 < X < 2. 5)為主成分的過渡金屬氧化物構成。構成第二電阻變化層106b (第二電阻變化膜106V )的第二過渡金屬氧化物的含氧率，比形成第一電阻變化層106a的第一過渡金屬氧化物的含氧率高。換而言之，第二過渡金屬氧化物的氧的組成比，比第一過渡金屬氧化物的氧的組成比高。例如，若第二電阻變化層106b由氧化鉭(TaOy)構成，則成為X < y。在第一電阻變化層106a以及第ニ電阻變化層106b由鉭以外的過渡金屬構成的情況下，由相對于表示絕緣性的化學計量組成(stoichiometriccomposition)的缺氧度小的材料構成。即使針對構成電阻變化層106的材料,利用其他的鉿(Hf)以及鋯(Zr)的氧化物，也能夠構成同樣的層疊構造的電阻變化層。
而且，缺氧型的過渡金屬氧化物是指，與具有化學計量組成的氧化物相比，氧的含有量(原子比總原子數中占有的氧原子數的比例)少的氧化物。在過渡金屬為Ta的情況下，化學計量的氧化物的組成為Ta2O5, Ta和O的原子數的比率(Ο/Ta)為2. 5。因此，在缺氧型的Ta氧化物中，Ta和O的原子比，比O大、比2. 5小。接著，如圖I的(h)示出，通過在包含氧的氣氛中，將第一導電膜105'沒有被圖形化的電阻變化元件退火(以下，簡單地記載為退火)(溫度300至450°C )，為了使第一電阻變化層106a的端部(側端部)絕緣化而進行氧化，從而形成絕緣區(qū)域106c。第二電阻變化層106b，在從最初就近似于絕緣層的情況下，幾乎不被氧化。并且，由于在第一導電膜105'的表面露出的狀態(tài)下被氧化處理，因此在第一導電膜105'的表層形成氧化層(未圖示)。在本實施例的情況下，鉭氮化物的表面被氧化，成為鉭氧化物或氧氮化物。最后，如圖I的⑴示出，利用所希望的掩膜，例如，將上部電極107作為掩膜利用，將第一導電膜105'圖形化，將圖形化后的第一導電膜105'，形成為與接觸插塞104連接的下部電極105。其結果為，形成電阻變化層106由下部電極105和上部電極107夾持的電阻變化元件。在此情況下，第一導電膜105'的表層近旁，因氧化處理而膜質變化。因此，具有第一導電膜105'的蝕刻的時間比通常需要花費時間、電阻變化元件的底部尺寸增加的傾向。以后，通常，具有由層間絕緣膜覆蓋電阻變化元件的エ序、形成與電阻變化元件的上部電極連接的接觸插塞的エ序、形成與該接觸插塞連接的上層布線的エ序等(未圖示)，通過進行這樣的エ序，能夠實現本發(fā)明的實施例I涉及的非易失性半導體存儲元件。根據以上的制造方法，在由形成在接觸插塞104上的上部電極107、電阻變化層106和下部電極105構成的電阻變化元件的制造方法中，在形成下部電極105之前，電阻變化層106的側壁被氧化。據此能夠同時實現，縮小電阻變化層的活性的面積，擊穿電壓的低電壓化以及擊穿時間的短時間化，和接觸插塞的氧化防止。圖2示出通過所述的制造方法制作的本發(fā)明的實施例I的非易失性半導體存儲元件的側壁氧化量與接觸插塞的接觸電阻的關系。在圖2中，橫軸表示將電阻變化層106的側壁氧化的量，縱軸表示接觸插塞104的接觸電阻。側壁氧化量是指，通過光學上的膜厚測量器測量以下的氧化量的推測量，即，利用在晶片整面形成有電阻變化層106的監(jiān)控晶片，按照與側壁氧化時相同的時間將其表面氧化，從電阻變化層106的表面在縱方向上進展的氧化量。對于在實際的電阻變化元件的側壁進展的氧化量，因其他的原因，而受到影響，會有與利用監(jiān)控晶片測量的側壁氧化量不同的情況，但是可以認為定性的特性不變化。根據圖2，在形成電阻變化元件后(形成下部電極后)執(zhí)行退火的圖9的制造方法中，在接觸電阻為32 Ω左右，若側壁氧化量成為70nm，則急劇上升到40 Ω以上。這啟發(fā)著以下的情況，即，通過使側壁氧化量増加，從而氧到達接觸插塞104，產生接觸插塞104被氧化的比持。另一方面，在本發(fā)明的實施例I的制造方法中可知，接觸電阻為30 Ω以下低，即使側壁氧化量 増加，電阻也不上升。并且，圖3示出本發(fā)明的實施例I的非易失性半導體存儲元件的側壁氧化量與擊穿電壓的關系。在圖3中，橫軸表示將電阻變化層106的側壁氧化的量，縱軸表示電阻變化元件的擊穿電壓。與形成電阻變化元件后執(zhí)行退火的圖9的制造方法同樣確認到，通過使側壁氧化量増加，從而電阻變化元件的活性面積縮小，出現擊穿電壓降低的效果。
最后說明，根據執(zhí)行側壁氧化的エ序的不同，如何影響到電阻變化元件的底部尺寸。圖4A示出本發(fā)明的實施例I的非易失性半導體存儲元件的側壁氧化量與電阻變化元件的底部尺寸的關系。在圖4A中，橫軸表示將電阻變化層的側壁氧化的量，縱軸表示電阻變化元件的底部的尺寸。圖4B示出基于本發(fā)明的實施例I的制造方法的電阻變化元件和基于圖9的制造方法的電阻變化元件。根據圖4B可知，緊在形成電阻變化層之后執(zhí)行退火的本發(fā)明的實施例I的制造方法的電阻變化元件的底部尺寸B，比形成電阻變化元件后(形成下部電極后)執(zhí)行退火的圖9的電阻變化元件的底部尺寸A大。該理由，起因于對下部電極105進行蝕刻時的表層狀態(tài)的不同。在本發(fā)明的實施例I中，在下部電極105的加工前，執(zhí)行電阻變化層106的氧化，因此下部電極105的表面被氧化。因此，若對下部電極105進行與圖9同樣的蝕刻，由于下部電極105中含有氧，下部電極105的蝕刻不易進展，下部電極105成為錐形狀。也就是說，相對于通過圖9的制造方法形成的下部電極105的上部 尺寸與底部尺寸的差a，通過本發(fā)明的實施例I的制造方法形成的形成的下部電極105的上部尺寸與底部尺寸的差b大，該差表現為電阻變化元件的底部尺寸的不同(z = b-a =(B-A)/2)。該z量的大小，雖然也依存于電阻變化元件的膜結構、尺寸以及蝕刻條件，但是，必然產生差。(實施例2)圖5是示出本發(fā)明的實施例2的非易失性半導體存儲元件的主要部分的制造方法的截面圖。在圖5中，對于與圖I相同的構成要素利用相同的符號，并省略說明。如圖5示出，本發(fā)明的實施例I的非易失性半導體存儲元件的制造方法，與本發(fā)明的實施例2的非易失性半導體存儲元件的制造方法的區(qū)別在于，在哪個定時進行用于電阻變化元件的側壁氧化的退火エ序(絕緣區(qū)域106c形成エ序)。在本發(fā)明的實施例I的制造方法中，在將第一電阻變化膜106a'圖形化后、即形成電阻變化層106后執(zhí)行退火，從而形成絕緣區(qū)域106c，對此，在本發(fā)明的實施例2的制造方法中，在將第二電阻導電膜107'圖形化后、即形成上部電極107后，直到通過蝕刻來形成電阻變化層106為止的期間，執(zhí)行退火，從而形成絕緣區(qū)域106c。據此，對于圖5的(e)以前的エ序，由于與圖I的(a)至圖I的(e)同樣，因此省略說明。首先，如圖5的(f)示出，覆蓋接觸插塞104，在層間絕緣層102上，形成以后成為下部電極105的第一導電膜105'、由過渡金屬氧化物構成的第一電阻變化膜106a'以及第二電阻變化膜106b'、和以后成為上部電極107的第二導電膜107'的狀態(tài)下，利用所希望的掩膜，將第二導電膜107'圖形化，形成上部電極107。在此情況下，優(yōu)選的是，在第一電阻變化膜106a'以及第二電阻變化膜106b通過所述第二導電膜107'的圖形化不易被蝕刻的條件下進行。例如，優(yōu)選的是，利用第一電阻變化膜106a'以及第二電阻變化膜106b'不易被蝕刻的氣體，將第二導電膜107'干式蝕刻。這是因為，為了防止以下的情況的緣故，即，若電阻變化膜的殘存膜厚不均勻，則在下一個エ序的退火中，導致側壁氧化量的不均勻。接著，如圖5的(g)示出，通過將第一導電膜105'、第一電阻變化膜106a'以及第二電阻變化膜106b'沒有被圖形化的狀態(tài)下的電阻變化元件，在包含氧的氣氛中退火(溫度300至450°C)，為了使第一電阻變化膜106a'的一部分(位于上部電極107和下部電極105間，且以后成為第一電阻變化層106a的端部的部分和在表面露出的部分)絕緣化而進行氧化，從而形成絕緣區(qū)域106y。此時的氧化，不僅在膜厚方向，也在電阻變化元件的內部方向進展。如上所述，第二電阻變化層106b'，在從最初就近似于絕緣層的情況下，幾乎不被氧化。并且，根據氧化的進展程度，會有第一導電膜105，的表面被氧化的情況(未圖示)。接著，如圖5的(h)示出，利用所 希望的掩膜，例如，將上部電極107作為掩膜利用，將第一電阻變化膜106a'以及第二電阻變化膜106b'(絕緣區(qū)域106c')圖形化，形成由第一電阻變化層106a和第二電阻變化層106b的層疊構造構成的電阻變化層106。在電阻變化元件的內部進展的氧化區(qū)域成為絕緣區(qū)域106c，從而覆蓋電阻變化元件的端部。據此，由于電阻變化元件的端部由含有大量的氧的絕緣區(qū)域覆蓋，因此能夠抑制將電阻變化層106蝕刻時的蝕刻氣體的注入等。并且，第二電阻變化膜106b，因氧化而成為含有大量的氧的狀態(tài)，因此膜質變化。因此，具有蝕刻的時間比通常需要花費時間、電阻變化元件的底部尺寸増加的傾向。最后，如圖5的⑴示出，利用所希望的掩膜，例如，將上部電極107作為掩膜，將第一導電膜105'圖形化，形成下部電極105。其結果為，形成電阻變化層106由下部電極105和上部電極107夾持的電阻變化元件。以后，通常，具有由層間絕緣膜覆蓋電阻變化元件的エ序、形成與電阻變化元件的上部電極連接的接觸插塞的エ序、形成與該接觸插塞連接的上層布線的エ序等(未圖示)，通過進行這樣的エ序，能夠實現本發(fā)明的實施例2涉及的非易失性半導體存儲元件。根據以上的制造方法，在由形成在接觸插塞104上的上部電極107、電阻變化層106以及下部電極105構成的電阻變化元件的制造方法中，在形成下部電極105之前，電阻變化層106的側壁被氧化。據此，能夠同時實現，縮小電阻變化層的有效面積而引起的擊穿電壓的低電壓化以及擊穿時間的短時間化，和接觸插塞的氧化防止。對于通過所述的制造方法制作的本發(fā)明的實施例2的非易失性半導體存儲元件，與本發(fā)明的實施例I的非易失性半導體存儲元件相比，具有以下表示的有利的效果。圖6示出本發(fā)明的實施例2的制造方法的非易失性半導體存儲元件的側壁氧化量與初始電阻的關系。在圖6中，橫軸表示將電阻變化層106的側壁氧化的量，縱軸表示電阻變化元件的初始電阻。側壁氧化量是，在所述的監(jiān)控晶片的縱方向上進展的氧化量，也是一定的基準。根據圖6可知，與圖9的制造方法、本發(fā)明的實施例I的制造方法相比，在本發(fā)明的實施例2的制造方法中，得到同樣的初始電阻(形成同樣的絕緣區(qū)域106c)所需要的側壁氧化量少即可。換而言之，可知的是，在緊在形成上部電極107之后將電阻變化層106氧化的情況下，有效的側壁氧化率提高，進ー步能夠將電阻變化元件氧化到內側。對此，雖然不明確，但可以推測以下的原因，即，在經由電阻變化層的情況下，電阻變化層中的氧的擴散系數變大。(實施例3)如上所述，在圖6中確認到，若紫在形成上部電極107之后執(zhí)行用于電阻變化元件的側壁氧化的退火，則有效的側壁氧化率提高，但可知的是，另ー方面，若使側壁氧化過大，初始電阻非常高電阻化，成為不能擊穿的存儲單元。通過將其分析，明確存在上部電極107剝離的原因?？梢哉J為，這是因為，在電阻變化層106的整面殘留的狀態(tài)下的氧化處理，應力變動大，受到其影響而上部電極107剝離的緣故。本發(fā)明的實施例3的制造方法用于解決所述內容。
圖7是示出本發(fā)明的實施例3的非易失性半導體存儲元件的主要部分的制造方法的截面圖。在圖7中，對于與圖I相同的構成要素利用相同的符號，并省略說明。如圖7示出，本發(fā)明的實施例3的非易失性半導體存儲元件的制造方法，與本發(fā)明的實施例2的非易失性半導體存儲元件的制造方法的區(qū)別在于，在上部電極107上配置有應カ強化層(anti-stress layer) 108。因此,對于圖7的(d)以前的エ序，由于與圖5的(a)至圖5的(d)同樣，因此省略說明，對于圖7的(h)以后的エ序，由于與圖5的(h)至圖5的⑴同樣，因此省略說明。首先，如圖7的(e)示出，覆蓋接觸插塞104，在層間絕緣層102上，將以后成為下部電極105的第一導電膜105'、由過渡金屬氧化物構成的第一電阻變化膜106a'和第二電阻變化膜106b'、以后成為上部電極107的第二導電膜107'、以及應カ強化膜108'，按照此順序形成。對于應力強化膜108'，為了抑制因以后的退火而引起的拉應カ(tensilestress),而利用具有比第二導電膜107 '(上部電極107)高的壓縮應力(compressivestress)的材料。換而言之，對于應力強化膜108'，為了使針對因退火(絕緣區(qū)域106c'的形成)而在上部電極107產生的拉應カ的應カ耐性強化，而利用在形成膜時具有比在上部電極107發(fā)生的應カ高的逆極性的應力、即壓縮應力，以作為膜本身的特性的材料。在此，對于構成應力強化膜108'的材料，選擇了鈦和鋁的氮化物(TiAlN)。對于應力強化膜108'，并不一定需要是導電性。這是因為，在是絕緣性的情況下，在形成與上部電極107連接的接觸部的情況下，也使應カ強化層108開ロ(形成貫通直到上部電極107的表面露出為止，而接觸插塞被埋入的貫通孔)即可。接著，如圖7的(f)示出，利用所希望的掩膜，將第二導電膜107'以及應力強化膜108'圖形化，形成上部電極107以及其上的應カ強化層108。在此情況下，優(yōu)選的是，在第一電阻變化膜106a'以及第二電阻變化膜106b通過所述第二導電膜107'以及應力強化膜108'的圖形化不易被蝕刻的條件下進行。例如，優(yōu)選的是，利用第一電阻變化膜106a'以及第二電阻變化膜106b'不易被蝕刻的氣體，將第二導電膜107'以及應力強化膜108'干式蝕刻。這是因為，為了防止以下的情況的緣故，即，若第二導電膜107'以及應力強化膜108'的圖形化后的電阻變化膜的殘存膜厚不均勻，則在下一個エ序的退火中，導致側壁氧化量的不均勻。接著，如圖7的(g)示出，通過將第一導電膜105'、第一電阻變化膜106a'以及第二電阻變化膜106b'沒有被圖形化的狀態(tài)下的電阻變化元件，在包含氧的氣氛中退火(溫度300至450°C)，將第一電阻變化膜106a'的一部分氧化，形成絕緣區(qū)域106c'。此時的氧化，不僅在膜厚方向，也在電阻變化元件的內部方向進展。如上所述，第二電阻變化層106b'，在從最初就近似于絕緣層的情況下，幾乎不被氧化。并且，根據氧化的進展程度，會有第一導電膜105'的表面被氧化的情況(未圖示)。在圖7的(g)的エ序中，由于配置有應カ強化層108，因此，能夠抑制上部電極107的彎曲，能夠防止上部電極107剝離。以后，通過與圖5的(h)至圖5的(i)同樣的エ序，能夠實現本發(fā)明的實施例3涉及的非易失性半導體存儲元件。根據以上的制造方法，在由形成在接觸插塞104上的上部電極107、電阻變化層106以及下部電極105構成的電阻變化元件的制造方法中，在形成下部電極105之前，電阻變化層106的側壁被氧化。據此能夠同時實現，縮小電阻變化層的有效面積而引起的擊穿、電壓的低電壓化以及擊穿時間的短時間化，和接觸插塞的氧化防止。并且，對于通過所述的制造方法制作的本發(fā)明的實施例3的非易失性半導體存儲元件，與本發(fā)明的實施例2的非易失性半導體存儲元件相比，具有以下表示的有利的效果。圖8A至圖8C示出非易失性半導體存儲元件的SEM像的截面圖。在圖8A以及圖8B中，示出沒有配置應カ強化層108的電阻變化元件，啟發(fā)著會導致上部電極107的剝離的電極的彎曲明顯。并且，啟發(fā)著，上部電極107越薄，彎曲量就越多，上部電極107的膜厚的不均勻也影響到電阻變化元件的特性。但是，如圖8C示出，在上部電極107的上部配置應カ強化層108(鈦和鋁的氮化物)的情況下，完全沒有上部電極107的彎曲，不需要擔心剝離。以上，根據實施例說明了本發(fā)明的非易失性半導體存儲元件的制造方法，但是，本發(fā)明不僅限于這樣的實施例。進行了在不脫離本發(fā)明的宗g的范圍內本領域的技術人員想到的各種變形的形態(tài)也包含在本發(fā)明的范圍內。并且，在不脫離發(fā)明的宗g的范圍內，能夠任意組合多個實施例中的各個構成要素。例如，在所述實施例中，構成第一電阻變化層106a以及第ニ電阻變化層106b的過渡金屬氧化物層為鉭氧化物層，但是，若因向上部電極和下部電極間的電壓施加而作為電阻變化層來發(fā)揮功能，則也可以是鉿(Hf)氧化物層以及鋯(Zr)氧化物層等的其他的過渡
金屬氧化物層。例如，在將鉿氧化物層的層疊構造采用在電阻變化層106的情況下，若第一鉿氧化物層的組成為HfOx、第二鉿氧化物層的組成為HfOy，優(yōu)選的是，O. 9彡X彡I. 6左右，y為I. 8 < y左右，第二鉿氧化物層的膜厚為3nm以上、4nm以下。并且，在將鋯氧化物層的層疊構造采用在電阻變化層106的情況下，若第一鋯氧化物層的組成為ZrOx、第二鋯氧化物層的組成為ZrOy，優(yōu)選的是，O. 9彡x彡I. 4左右，y為I. 9 < y左右，第二鋯氧化物層的膜厚為Inm以上、5nm以下。并且，在將鉿氧化物層的層疊構造采用在電阻變化層106的情況下，利用Hf靶材，通過在氬氣以及氧氣中進行濺射的所謂反應濺射法，在下部電極105上形成第一鉿氧化物層。在形成該第一鉿氧化物層后，將第一鉿氧化物層的表面暴露在IS氣和氧氣的等離子中，從而能夠形成第二鉿氧化物層。與所述的鉭氧化物層的情況同樣，通過改變反應濺射中的氧氣相對于氬氣的流量比，從而能夠容易調整第一鉿氧化物層的含氧率。而且，對于襯底溫度，可以不特意加熱，而設為室溫。并且，根據在氬氣和氧氣的等離子中的暴露時間，能夠容易調整第二鉿氧化物層的膜厚。在采用鋯氧化物層的層疊構造的情況下，利用Zr靶材，通過在氬氣以及氧氣中進行濺射的所謂反應濺射法，在下部電極105上形成第一鋯氧化物層。在形成該第一鋯氧化物層后，將第一鋯氧化物層的表面暴露在氬氣和氧氣的等離子中，從而能夠形成第二鋯氧化物層。與所述的鉭氧化物層的情況同樣，通過改變反應濺射中的氧氣相對于氬氣的流量比，從而能夠容易調整第一鋯氧化物層的含氧率。而且，對于襯底溫度，可以不特意加熱，而設為室溫。并且，根據在氬氣和氧氣的等離子中的暴露時間，能夠容易調整第二鋯氧化物層的膜厚。并且，在所述實施例中說明的上部電極107以及下部電極105的材料是ー個例子，可以利用其他的材料。例如，對于上部電極107，除了 Pt、Ir、Pd以外，還可以利用Au(金)、銅(Cu)、銀(Ag)等的、具有比構成電阻變化層的過渡金屬的標準電極電位大的標準電極電位的材料，對于下部電極105，除了 TaN以外，還可以利用鎢(W)、鎳(Ni)等的、標準電極電位比上部電極107的標準電極電位小的材料。上部電極107，被配置為與含氧率高的第二過渡金屬氧化物層106b接觸。并且，在所述實施例中，也可以配置為，電阻變化元件的層疊構造中的第一電阻變化層106a和第二電阻變化層106b的層疊順序上下相反。也就是說，也可以是，在第一導電膜105'上依次形成第二電阻變化膜106b'、和第一電阻變化膜106a'后，對這樣的膜進行圖形化和氧化，形成電阻變化元件。在此情況下，對含氧率高的第二電阻變化膜106b'被連接的第一導電膜105'(下部電極105)，利用Pt、Ir、Pd、Au、銅、銀等，對與含氧率低的第 一電阻變化膜106a'連接的上部電極107，利用TaN、W、Ni等即可。本發(fā)明提供電阻變化型的非易失性半導體存儲元件的制造方法，能夠實現穩(wěn)定エ作、可靠性高的非易失性存儲器，因此，有用于利用非易失性存儲器的各種電子設備領域。符號說明100 襯底101下層布線102層間絕緣層103接觸孔104接觸插塞105下部電極105'第一導電膜106電阻變化層106a第一電阻變化層106a'第一電阻變化膜106b第二電阻變化層106b'第二電阻變化膜106c、106c'絕緣區(qū)域107上部電極107'第二導電膜108應カ強化層108'應カ強化膜
權利要求
1.一種非易失性半導體存儲元件的制造方法，具有 在襯底上形成接觸插塞的エ序； 覆蓋所述接觸插塞，將第一導電膜成膜的エ序； 在所述第一導電膜上將由含氧率不同的多個層構成的電阻變化膜成膜的エ序； 在所述電阻變化膜上將第二導電膜成膜的エ序； 將所述第二導電膜圖形化來形成上部電極的エ序； 將所述電阻變化膜圖形化來形成電阻變化層的エ序；以及 將所述第一導電膜圖形化來形成與所述接觸插塞連接的下部電極的エ序， 進ー步，至少在形成所述下部電極的エ序前具有，為了使所述電阻變化層的端部或成為所述電阻變化層的端部的所述電阻變化膜的一部分絕緣化而進行氧化的エ序。
2.如權利要求I所述的非易失性半導體存儲元件的制造方法， 將所述電阻變化層或所述電阻變化膜氧化的エ序是，在形成所述電阻變化層的エ序后，為了使所述電阻變化層的端部絕緣化而進行氧化的エ序。
3.如權利要求I所述的非易失性半導體存儲元件的制造方法， 將所述電阻變化層或所述電阻變化膜氧化的エ序是，在形成所述上部電極的エ序與形成所述電阻變化層的エ序之間，為了使所述電阻變化膜的所述一部分絕緣化而進行氧化的ェ序。
4.如權利要求I所述的非易失性半導體存儲元件的制造方法， 還具有，在所述上部電極上形成具有比所述上部電極高的壓縮應力的應カ強化層的エ序。
5.如權利要求I至4的任一項所述的非易失性半導體存儲元件的制造方法， 所述電阻變化層，由鉭、鉿或鋯的氧化物層構成。
全文摘要
本發(fā)明的目的在于提供能夠初始擊穿時的低電壓以及高速工作、且能夠抑制接觸插塞的氧化的電阻變化型非易失性半導體存儲元件的制造方法，在包括由形成在接觸插塞(104)上的下部電極(105)、電阻變化層(106)、上部電極(107)構成的電阻變化元件的非易失性半導體存儲元件的制造方法中，在將第一導電膜(105′)圖形化來形成下部電極(105)之前具有，為了使電阻變化層(106)的端部絕緣化而進行氧化的工序。
文檔編號H01L49/00GK102630340SQ201180004319
公開日2012年8月8日 申請日期2011年11月10日 優(yōu)先權日2010年11月12日
發(fā)明者三河巧, 二宮健生, 川島良男, 早川幸夫 申請人:松下電器產業(yè)株式會社