專利名稱：碳化硅襯底、設(shè)置有外延層的襯底、半導(dǎo)體器件和用于制造碳化硅襯底的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及碳化硅襯底、設(shè)置有外延層的襯底、半導(dǎo)體器件和用于制造碳化硅襯底的方法，更具體來講，涉及都實(shí)現(xiàn)了使導(dǎo)通電阻減小的碳化硅襯底、設(shè)置有外延層的襯底、半導(dǎo)體器件和用于制造碳化硅襯底的方法。
背景技術(shù)：
傳統(tǒng)上，已提出均采用碳化硅(SiC)襯底的半導(dǎo)體器件(例如，參見日本專利特開公布No. 2007-141950(專利文獻(xiàn)1)和美國專利No. 6，803，243(專利文獻(xiàn)2))。例如，在日本專利特開公布No. 2007-141950中，在垂直型半導(dǎo)體器件中，在碳化硅襯底的背面表面上形成非熱處理型的歐姆電極。同時(shí)，美國專利No. 6，803，243公開了如下技術(shù)將離子注入碳化硅襯底的表面中，然后執(zhí)行激活退火，接著在碳化硅襯底的離子注入表面上形成歐姆電極。上述文件實(shí)現(xiàn)了碳化硅襯底中的低電阻歐姆接觸，其導(dǎo)致半導(dǎo)體器件的導(dǎo)通電阻減小。引用列表專利文獻(xiàn)PLTl 日本專利特開公布 No. 2007-141950PLT2 美國專利 No. 6，803，24
發(fā)明內(nèi)容
技術(shù)問題然而，上述的傳統(tǒng)半導(dǎo)體器件均存在下面的問題。也就是說，在上述的每個(gè)傳統(tǒng)半導(dǎo)體器件中，作為碳化硅襯底上形成的歐姆電極的接觸電阻減小的結(jié)果，導(dǎo)通電阻減小，但是沒有采取特別的措施來減小碳化硅襯底本身的電阻。這使得難以充分減小半導(dǎo)體器件 (尤其是垂直型半導(dǎo)體器件)中的導(dǎo)通電阻。雖然認(rèn)為研磨這種具有相對大的電氣電阻的碳化硅襯底以將其去除，但是碳化硅襯底的背面表面需要被研磨，同時(shí)在這種情況下保護(hù)其正面表面。這造成復(fù)雜的工藝。另外，當(dāng)在由此研磨的碳化硅襯底的表面上形成歐姆電極時(shí)，因?yàn)橐呀?jīng)形成器件，所以對于熱處理溫度等存在限制。這使得難以形成歐姆電極，這是不利的。本發(fā)明用于解決上述問題，并且本發(fā)明的目的在于提供碳化硅襯底、設(shè)置有外延層的襯底、半導(dǎo)體器件和碳化硅襯底，它們都實(shí)現(xiàn)了導(dǎo)通電阻的減小。問題的解決方法根據(jù)本發(fā)明的碳化硅襯底是具有主表面的碳化硅襯底，并且包括單晶構(gòu)件，其形成在所述主表面的至少一部分中；以及基底構(gòu)件，其被設(shè)置成環(huán)繞所述單晶構(gòu)件。所述基底構(gòu)件包括邊界區(qū)域和基底區(qū)域。邊界區(qū)域在沿著所述主表面的方向上與所述單晶構(gòu)件相鄰并且在邊界區(qū)域內(nèi)部具有晶粒邊界?；讌^(qū)域在垂直于所述主表面的方向上與所述單晶構(gòu)件相鄰，并且具有的雜質(zhì)濃度高于所述單晶構(gòu)件的雜質(zhì)濃度。以此方式，因?yàn)閱尉?gòu)件位于碳化硅襯底的主表面中，所以可以在主表面上容易地形成具有良好膜質(zhì)量的由碳化硅制成的外延層。另一方面，當(dāng)使用碳化硅襯底形成垂直型半導(dǎo)體器件時(shí)，碳化硅襯底需要具有大的傳導(dǎo)性，以便減小垂直型半導(dǎo)體器件的導(dǎo)通電阻。因此，通過設(shè)置具有的雜質(zhì)濃度高于單晶構(gòu)件中的雜質(zhì)濃度的基底區(qū)域，碳化硅襯底沿著其厚度方向(垂直方向)上的傳導(dǎo)性可以變大(即，電氣電阻值可以減小)。因此，采用碳化硅襯底的半導(dǎo)體器件的導(dǎo)通電阻可以在垂直方向上減小。另外，高質(zhì)量外延膜基本上形成在碳化硅襯底的主表面上。因此，使用具有小缺陷密度(優(yōu)良結(jié)晶度)的單晶構(gòu)件。另一方面，只有基底構(gòu)件的一部分(邊界區(qū)域)暴露于主表面。因此，基底構(gòu)件可以適于具有要滿足的與單晶構(gòu)件中的缺陷密度水平相比更低的缺陷密度水平等。因此，可以使用以高濃度(具有增大的傳導(dǎo)性)摻雜有導(dǎo)電雜質(zhì)的材料作為基底構(gòu)件，而不受產(chǎn)生缺陷的限制。另外，這種基底構(gòu)件可以用作加固構(gòu)件，用于維持碳化硅襯底的機(jī)械強(qiáng)度。另外，可以在具有高雜質(zhì)濃度的基底構(gòu)件上容易地形成歐姆電極。另外，因?yàn)槿缟纤龌讟?gòu)件中所需的結(jié)晶度水平不高，所以可以使用低質(zhì)量 (結(jié)晶度差)的材料(碳化硅材料)作為基底構(gòu)件。因此，與由諸如單晶構(gòu)件的高質(zhì)量材料構(gòu)成整個(gè)碳化硅襯底的情況相比，碳化硅襯底的制造成本可以降低。根據(jù)本發(fā)明的一種設(shè)置有外延層的襯底包括碳化硅襯底；以及外延層，其形成在所述碳化硅襯底的主表面上并且由碳化硅制成。另外，優(yōu)選地，外延層具有的雜質(zhì)濃度低于單晶構(gòu)件的雜質(zhì)濃度。在這種情況下，可以使用由此利用了具有高結(jié)晶度(缺陷小)的碳化硅的外延層，容易地制造高質(zhì)量的半導(dǎo)體。使用碳化硅襯底來構(gòu)造根據(jù)本發(fā)明的半導(dǎo)體器件。在這種情況下，例如，當(dāng)形成垂直型半導(dǎo)體器件時(shí)，可以充分地確保碳化硅襯底沿著其厚度方向的傳導(dǎo)性，由此獲得具有減小的導(dǎo)通電阻的半導(dǎo)體器件。在根據(jù)本發(fā)明的用于制造碳化硅襯底的方法中，首先，執(zhí)行準(zhǔn)備由碳化硅制成并且具有主面的單晶構(gòu)件的步驟。此后執(zhí)行如下步驟形成基底構(gòu)件以便覆蓋所述單晶構(gòu)件的主面和端面，所述基底構(gòu)件由具有比所述單晶構(gòu)件的雜質(zhì)濃度高的雜質(zhì)濃度的碳化硅制成，所述端面連接到所述主面并且在與所述主面交叉的方向上延伸。接下來執(zhí)行如下步驟 通過從與所述單晶構(gòu)件的所述主面的相反側(cè)部分地去除所述單晶構(gòu)件和所述基底構(gòu)件，將所述單晶構(gòu)件的至少表面平坦化。以此方式，可以容易地制造根據(jù)本發(fā)明的碳化硅襯底。另外，對于基底構(gòu)件，可以使用具有的結(jié)晶度低于單晶構(gòu)件的結(jié)晶度(例如，缺陷密度高于單晶構(gòu)件的缺陷密度)的材料(碳化硅)。因此，與由諸如單晶構(gòu)件的高質(zhì)量碳化硅構(gòu)成整個(gè)碳化硅襯底的情況相比，碳化硅襯底能夠以較低的成本來制造。本發(fā)明的有益效果因此，本發(fā)明可以提供碳化硅襯底、設(shè)置有外延層的襯底、半導(dǎo)體器件和用于制造碳化硅襯底的方法，它們都實(shí)現(xiàn)了減小的導(dǎo)通電阻。


圖1是示意性示出根據(jù)本發(fā)明的碳化硅襯底的橫截面圖。
圖2是示出制造圖1所示的碳化硅襯底的方法的流程圖。圖3是示出圖2的流程圖的示意圖。圖4是示出圖2的流程圖的示意圖。圖5是示出圖2的流程圖的示意圖。圖6是示出圖2的流程圖的示意圖。圖7是示出圖2的流程圖的示意圖。圖8是示出圖2的流程圖的示意圖。圖9是示意性示出采用圖1所示的碳化硅襯底的示例性半導(dǎo)體器件的橫截面圖。圖10是示出用于制造圖9所示的半導(dǎo)體器件的方法的示意圖。圖11是示出用于制造圖9所示的半導(dǎo)體器件的方法的示意圖。圖12是示出用于制造圖9所示的半導(dǎo)體器件的方法的示意圖。圖13是示意性示出采用本發(fā)明中的碳化硅襯底的另一個(gè)示例性半導(dǎo)體器件的橫截面圖。圖14是示意性示出本發(fā)明中的圖1所示的碳化硅襯底的第一實(shí)施例的變形的橫截面圖。圖15是示出用于制造圖14所示的碳化硅襯底的方法的示意圖。圖16是示出用于制造圖14所示的碳化硅襯底的方法的示意圖。圖17是示意性示出本發(fā)明中的第二實(shí)施例的碳化硅襯底的橫截面圖。圖18是示意性示出根據(jù)本發(fā)明的設(shè)置有外延層的襯底的橫截面圖。圖19是示意性示出圖18所示的設(shè)置有外延層的襯底的變形的橫截面圖。圖20是示意性示出圖18所示的設(shè)置有外延層的襯底的變形的橫截面圖。圖21是示意性示出本發(fā)明中的第四實(shí)施例的碳化硅襯底的橫截面圖。圖22是示出本發(fā)明的半導(dǎo)體器件實(shí)例中的漏電壓和漏電流之間的關(guān)系的測量結(jié)果的曲線圖。
具體實(shí)施例方式以下參照附圖來描述本發(fā)明的實(shí)施例。應(yīng)該注意，在以下提及的附圖中，為相同或相應(yīng)的部分賦予相同的附圖標(biāo)記，并且對其不再重復(fù)描述。(第一實(shí)施例)參照圖1，將描述根據(jù)本發(fā)明的第一實(shí)施例的碳化硅襯底。如圖1中所示，根據(jù)本發(fā)明的碳化硅襯底10是復(fù)合襯底，其包括SiC單晶襯底1， 其均用作單晶構(gòu)件；以及基底構(gòu)件20，其用作支撐基底。具有圓形平面形狀的碳化硅襯底 10具有一個(gè)主表面，在所述一個(gè)主表面中，多個(gè)SiC單晶襯底1被布置成暴露，如圖1所示。 這些SiC單晶襯底1被布置成相互間具有間隔。例如，每個(gè)SiC單晶襯底具有與(0-33-8) 平面對應(yīng)的主面。由SiC制成的基底構(gòu)件20被設(shè)置成填充SiC單晶襯底1之間的空間并且覆蓋SiC單晶襯底1中的每個(gè)的下表面。根據(jù)不同的觀點(diǎn)，可以說，在基底構(gòu)件20的一個(gè)主表面中，多個(gè)SiC單晶襯底被設(shè)置成其間具有間隔(被嵌入使得它們表面的一些部分被暴露)。基底構(gòu)件20在SiC單晶襯底1之間的部分中的每個(gè)是邊界區(qū)域11，邊界區(qū)域11 是其內(nèi)具有晶粒邊界的多晶區(qū)域。另外，基底構(gòu)件20在SiC單晶襯底1下方的部分是基底區(qū)域12，該基底區(qū)域12由單晶形成?；讌^(qū)域12具有的雜質(zhì)濃度高于SiC單晶襯底1中的每個(gè)的雜質(zhì)濃度。應(yīng)該注意，邊界區(qū)域11能夠具有的寬度(在沿著碳化硅襯底10的主表面的方向上的寬度)不小于1 μ m，更優(yōu)選地，不小于IOym且不大于1000 μ m。出于以下原因來確定這種數(shù)值范圍。也就是說，這種邊界區(qū)域11用于抑制缺陷的傳播，并且因此需要具有Iym或更大的寬度，就可以傳播的位錯(cuò)的尺寸而言，其是足夠大。另一方面，邊界區(qū)域 11是從其沒有得到器件特性的部分。因此，所期望的是，邊界區(qū)域11具有的寬度為1000 μ m 或更小。以此方式，SiC單晶襯底1位于碳化硅襯底10的主表面中，由此可以在其主表面上容易地形成具有良好膜質(zhì)量的由碳化硅制成的外延層。另外，基底區(qū)域12的雜質(zhì)濃度相對高，這允許碳化硅襯底10的厚度方向(垂直方向)上的大傳導(dǎo)性(減小的電氣電阻值)。 因此，在采用這個(gè)碳化硅襯底10的半導(dǎo)體器件中，在垂直方向上能夠減小導(dǎo)通電阻。另外，作為基底構(gòu)件20和邊界區(qū)域11，能夠采用具有比每個(gè)SiC單晶襯底1中的結(jié)晶度低的結(jié)晶度(較高位錯(cuò)密度)的碳化硅。因此，能夠以低成本來制造碳化硅襯底10。 此外，可以利用基底構(gòu)件20和邊界區(qū)域11作為用于維持碳化硅襯底10的機(jī)械強(qiáng)度的加固構(gòu)件，并且因此提供了減少翹曲的效果。另外，可以在具有高雜質(zhì)濃度的基底構(gòu)件20上容易地形成歐姆電極。另外，因?yàn)槎鄠€(gè)SiC單晶襯底1位于基底構(gòu)件20的正面表面中并且其間具有間隔，所以在SiC單晶襯底1中傳播的位錯(cuò)被吸收在邊界區(qū)域11中。這抑制位錯(cuò)傳播通過碳化硅襯底10。另外，在碳化硅襯底10中，邊界區(qū)域11中的每個(gè)的雜質(zhì)濃度可以高于SiC單晶襯底1中的每個(gè)的雜質(zhì)濃度。在這種情況下，通過邊界區(qū)域11能夠更有效地吸收SiC單晶襯底1中的每個(gè)中傳播的位錯(cuò)(例如，基面位錯(cuò))。這抑制了原本會由于在整個(gè)碳化硅襯底 10中傳播的位錯(cuò)造成的碳化硅襯底10的翹曲。參照圖2至圖8，將描述用于制造圖1所示的碳化硅襯底的方法。如圖2中所示，首先，執(zhí)行準(zhǔn)備單晶構(gòu)件的步驟(SlO)。具體來講，準(zhǔn)備多個(gè)SiC單晶襯底1 (參見圖1)，每個(gè)SiC單晶襯底是用作瓦片襯底的單晶構(gòu)件。這些SiC單晶襯底1 的主面優(yōu)選地具有相同的晶體取向。另外，SiC單晶襯底1的平面形狀的每個(gè)主面可以是任意形狀，并且可以是例如四邊形形狀或圓形形狀。接著，如圖2中所示，執(zhí)行形成基底構(gòu)件的步驟(S20)。具體來講，使用升華法，由碳化硅制成的基底構(gòu)件20 (參見圖幻被形成為與多個(gè)SiC單晶襯底1的背面表面相鄰。以下，將參照圖3至圖5來更詳細(xì)地描述這個(gè)步驟(S20)。在步驟(S20)中，采用圖3所示的處理裝置。參照圖3，作為示例性處理裝置的熱處理裝置30包括腔室31 ；基底圓形板32，其設(shè)置在腔室31內(nèi)并且相互堆疊；多組SiC單晶襯底1和SiC構(gòu)件37，其被設(shè)置成在基底圓形板32之間相互面對面；以及主加熱器33和輔助加熱器34，其被設(shè)置成環(huán)繞基底圓形板32的下部和側(cè)部?；讏A形板32中的每個(gè)可以具有圓形的平面形狀?；讏A形板32具有設(shè)置有多個(gè)凹陷的上表面，多個(gè)凹陷中的每個(gè)具有預(yù)定的平面形狀(例如，圓形形狀)。在凹陷中的每個(gè)中，設(shè)置碳圓形板35。如圖4中所示，碳圓形板35具有設(shè)置有凹陷的上表面，凹陷用于定位，以便允許SiC單晶襯底1設(shè)置于其中。在凹陷中，設(shè)置SiC單晶襯底1。應(yīng)該注意，在圖4和圖5中，所設(shè)置的SiC單晶襯底1具有超出碳圓形板35的部分。因此，為了保持SiC單晶襯底1的所述部分，基底圓形板32設(shè)置有另外的凹陷，所述凹陷相對于用于將碳圓形板35設(shè)置其內(nèi)的凹陷而形成在外圍部處。然后，設(shè)置具有圓形平面形狀的圓柱體36，以覆蓋其間具有預(yù)定間隔的、布置在碳圓形板35上的多個(gè)SiC單晶襯底1的外圍。該圓柱體具有內(nèi)周設(shè)置有凹槽的上端。SiC構(gòu)件37被設(shè)置成裝配在這個(gè)凹槽中。SiC構(gòu)件37具有利用涂層膜38覆蓋的正面表面。這個(gè)涂層膜38被形成為防止在下述的升華步驟中將從SiC構(gòu)件37升華的碳化硅被消散到外面的圓柱體36。根據(jù)這個(gè)SiC構(gòu)件37，使用升華法形成基底構(gòu)件20 (參見圖5)，以覆蓋SiC單晶襯底1的正面表面。具體來講，利用將腔室31設(shè)定成內(nèi)部具有預(yù)定氣氛，使用主加熱器33 和輔助加熱器34對整個(gè)裝置(尤其是SiC構(gòu)件37)進(jìn)行加熱。結(jié)果，從SiC構(gòu)件37升華的碳化硅被積淀在與SiC構(gòu)件37相對放置的SiC單晶襯底1上，由此得到如圖5中所示的由碳化硅制成的基底構(gòu)件20。以此方式，如圖5中所示，形成連接多個(gè)SiC單晶襯底1的基底構(gòu)件20。接著，如圖2中所示，執(zhí)行后處理步驟(S30)。具體來講，如圖6中所示，從熱處理裝置30 (參見圖幻中取出SiC單晶襯底1、基底構(gòu)件20和碳圓形板35的復(fù)合體，然后將基底構(gòu)件20的表面(與其面對SiC單晶襯底1的表面相對的表面)被平坦化。例如，如圖6 中所示，將復(fù)合體放置在載物臺41上，并且使碳圓形板35的表面面對載物臺41。然后，使用研磨石42研磨基底構(gòu)件20的表面，以將其平坦化。結(jié)果，如圖7中所示，基底構(gòu)件的表面21變平坦。此后，如圖8中所示，將復(fù)合體放置在載物臺41上，使基底構(gòu)件20的表面接觸載物臺41，并且使用研磨石42研磨碳圓形板35，以將其去除。在研磨碳圓形板35中，SiC單晶襯底1的表面和基底構(gòu)件20位于相鄰的SiC單晶襯底1之間的部分被去除。此后，從基底構(gòu)件20去除載物臺41。結(jié)果，如圖1中所示，可以獲得具有平坦主表面的碳化硅襯底10。下面參照圖9來描述根據(jù)本發(fā)明的半導(dǎo)體器件。參照圖9，根據(jù)本發(fā)明的半導(dǎo)體器件是肖特基勢壘二極管(SBD)，并且包括碳化硅襯底10，其包括基底構(gòu)件20和SiC單晶襯底1 ；外延層51，其形成在碳化硅襯底10上并且由碳化硅制成；肖特基電極52，其形成在外延層51的主表面上；以及歐姆電極55，其形成在碳化硅襯底10的背面表面(與其上形成外延層51的主表面相反的表面)上。歐姆電極陽被形成以覆蓋碳化硅襯底10的整個(gè)背面表面。另一方面，肖特基電極52被形成為部分地覆蓋外延層51的正面表面。例如，肖特基電極52可以具有圓形平面形狀。然后，在外延層51的正面表面上形成保護(hù)膜53。保護(hù)膜53設(shè)置有暴露肖特基電極52的正面表面的一部分的開口。該開口可以具有諸如圓形形狀或四邊形形狀的任何平面形狀。焊盤電極M被形成為使其經(jīng)由保護(hù)膜53的開口連接到肖特基電極52，并且從開口內(nèi)延伸到保護(hù)膜53的上表面。這種半導(dǎo)體器件采用根據(jù)本發(fā)明的碳化硅襯底10，由此實(shí)現(xiàn)了使碳化硅襯底10 的垂直方向上的傳導(dǎo)性提高。因此，半導(dǎo)體器件的導(dǎo)通電阻能夠減小。下面參照圖10至圖12來描述了用于制造圖9所示的半導(dǎo)體器件的方法。首先，通過如圖2中所示的執(zhí)行用于制造碳化硅襯底的方法，準(zhǔn)備根據(jù)本發(fā)明的碳化硅襯底10。此后，如圖10中所示，在碳化硅襯底10的主表面(暴露SiC單晶襯底1的主表面)上形成由碳化硅制成的外延層51。接著，如圖11中所示，通過在箭頭56所指示的方向上將離子注入到外延層51中來注入導(dǎo)電雜質(zhì)?？梢圆捎萌魏螚l件作為用于離子注入的條件。應(yīng)該注意，在形成外延層 51時(shí)在外延層51中可以含有預(yù)定雜質(zhì)，或者在形成外延層51之后不需要調(diào)節(jié)外延層51的雜質(zhì)濃度的情況下，可以不執(zhí)行離子注入步驟。此后，如圖12中所示，執(zhí)行電極形成步驟。具體來講，在外延層51的正面表面上形成將成為肖特基電極的導(dǎo)體層57。另外，在碳化硅襯底10的背面表面上形成歐姆電極 55。此后，使用光刻法等來去除導(dǎo)體層57的一部分，由此形成肖特基電極52。應(yīng)該注意， 可以采用所謂的“剝離法”作為用于形成肖特基電極52的方法。具體來講，例如，在外延層 51上形成抗蝕劑膜，該抗蝕劑膜在將要形成肖特基電極52的部分處具有開口圖案。然后， 將要成為肖特基電極的導(dǎo)體膜被形成在抗蝕劑膜上，并且形成為開口圖案，此后，去除抗蝕劑膜和導(dǎo)體膜形成在抗蝕劑膜上的部分。結(jié)果，位于上述開口圖案中的導(dǎo)體膜被形成為肖特基電極。此后，通過劃片等方法，將具有上述結(jié)構(gòu)的碳化硅襯底分成各個(gè)芯片，由此得到圖 9所示的作為肖特基勢壘二極管的半導(dǎo)體器件。下面參照圖13來描述根據(jù)本發(fā)明的另一個(gè)示例性半導(dǎo)體器件。參照圖13，根據(jù)本發(fā)明的這個(gè)示例性半導(dǎo)體是垂直型DiMOSFET(雙注入型 M0SFET)，并且包括碳化硅襯底10、擊穿電壓保持層61、ρ區(qū)62、η+區(qū)63、柵絕緣膜64、柵電極65、絕緣膜66、源電極67和漏電極68。具體來講，例如，在包括η型導(dǎo)電性的SiC單晶襯底1和基底構(gòu)件20的碳化硅襯底10的主表面上，形成由碳化硅制成的擊穿電壓保持層 61。擊穿電壓保持層61具有其中ρ型導(dǎo)電性的ρ區(qū)62被形成為其間有間隔的表面。在ρ 區(qū)62中的每個(gè)中，在ρ區(qū)62的表面層處形成η+區(qū)63。由氧化物膜形成的柵絕緣膜64被形成為使其在一個(gè)ρ區(qū)62中η+區(qū)63、ρ區(qū)62、 擊穿電壓保持層61在兩個(gè)ρ區(qū)62之間的暴露部、另一個(gè)ρ區(qū)62和另一個(gè)ρ區(qū)62中的η+ 區(qū)63上延伸。在柵絕緣膜64上，形成柵電極65。絕緣膜66被形成為覆蓋柵電極65的端面和上表面。另外，源電極67被形成為連接到η+區(qū)63和ρ區(qū)62的一部分并且覆蓋絕緣膜66。此外，漏電極68形成在碳化硅襯底10的背面表面上，即與其上形成擊穿電壓保持層 61的正面表面相反的表面上。圖13中所示的半導(dǎo)體器件采用根據(jù)本發(fā)明的碳化硅襯底10。另外，在碳化硅襯底 10中，SiC單晶襯底1被設(shè)置在形成作為外延層的擊穿電壓保持層61側(cè)處，而具有高雜質(zhì)濃度(高傳導(dǎo)性)的基底構(gòu)件20被設(shè)置在背面表面?zhèn)忍?。因此，在圖13所示的半導(dǎo)體器件中，碳化硅襯底10沿著其厚度方向上具有改進(jìn)的傳導(dǎo)性，這導(dǎo)致圖13所示的半導(dǎo)體器件變成具有減小的導(dǎo)通電阻的半導(dǎo)體器件。下面簡要描述用于制造圖13所示的半導(dǎo)體器件的方法。首先，使用如圖2等所示的用于制造碳化硅襯底的方法來準(zhǔn)備本發(fā)明中的圖1所示的碳化硅襯底10。應(yīng)該注意，可以采用具有η型導(dǎo)電性并且具有0. 02 Ω cm的襯底電阻的襯底作為碳化硅襯底10中包括的SiC單晶襯底1中的每個(gè)。接著，執(zhí)行形成外延層的步驟。具體來講，擊穿電壓保持層61形成在中間形成有SiC單晶襯底1的碳化硅襯底10的主表面上。使用外延生長法，形成由η型導(dǎo)電性的碳化硅制成的層作為擊穿電壓保持層61。擊穿電壓保持層61能夠具有例如15 μ m的厚度。另夕卜，擊穿電壓保持層61可以具有例如7. 5X IO15Cm-3的η—型導(dǎo)電性雜質(zhì)濃度。應(yīng)該注意，可以在擊穿電壓保持層61和碳化硅襯底10之間形成緩沖層。例如，可以形成外延層作為緩沖層，所述外延層由η型導(dǎo)電性的碳化硅制成并且具有例如0. 5 μ m的厚度。緩沖層具有濃度為例如5X IO17cnT3的導(dǎo)電雜質(zhì)。然后，執(zhí)行形成半導(dǎo)體元件的結(jié)構(gòu)的步驟。具體來講，首先，執(zhí)行注入步驟。更具體來講，使用通過光刻和蝕刻形成的氧化物膜作為掩模，將P型導(dǎo)電性的雜質(zhì)注入到擊穿電壓保持層61中，由此形成ρ區(qū)62。另外，在去除由此使用的氧化物膜之后，通過光刻和蝕刻來形成具有新圖案的氧化物膜。使用這個(gè)氧化物膜作為掩模，將η型導(dǎo)電性的導(dǎo)電雜質(zhì)注入到預(yù)定區(qū)域，以形成η+區(qū)63。在這種注入步驟之后，執(zhí)行激活退火工藝。這種激活退火工藝可以在以下條件下執(zhí)行例如，采用氬氣作為氣氛氣體，加熱溫度設(shè)定為1700°C并且加熱時(shí)間設(shè)定為30分鐘。接著，執(zhí)行柵絕緣膜形成步驟。具體來講，由氧化物膜形成的柵絕緣膜64被形成為覆蓋擊穿電壓保持層61、ρ區(qū)62和η+區(qū)63?？梢詧?zhí)行例如干法氧化(熱氧化)作為用于形成柵絕緣膜64的條件。干法氧化可以在以下條件下執(zhí)行加熱溫度被設(shè)定為1200°C 并且加熱時(shí)間被設(shè)定為30分鐘。此后，執(zhí)行氮退火步驟。具體來講，在一氧化氮(NO)的氣氛氣體中執(zhí)行退火工藝。 例如，用于進(jìn)行這個(gè)退火工藝的溫度條件如下加熱溫度為1100°c并且加熱時(shí)間為120分鐘。結(jié)果，在柵絕緣膜64與擊穿電壓保持層61、p區(qū)62和η+區(qū)63中的每個(gè)之間的界面附近引入氮原子。另外，在使用一氧化氮的氣氛氣體進(jìn)行退火步驟之后，可以采用作為惰性氣體的氬(Ar)氣來執(zhí)行額外的退火。具體來講，使用氬氣的氣氛氣體，額外的退火可以在以下條件下執(zhí)行加熱溫度被設(shè)定為1300°C并且加熱時(shí)間被設(shè)定為60分鐘。接著，執(zhí)行電極形成步驟。具體來講，使用剝離法，在柵絕緣膜64上形成柵電極 65。然后，絕緣膜被形成為覆蓋柵電極65的上表面和側(cè)表面。另外，使用光刻法，在絕緣膜 66上形成具有圖案的抗蝕劑膜。使用抗蝕劑膜作為掩模，通過蝕刻來去除n+區(qū)63上方的絕緣膜和柵絕緣膜64的一部分。結(jié)果，形成絕緣膜66，以覆蓋柵電極65的上表面和側(cè)表面，并且暴露n+區(qū)63和ρ區(qū)62的一部分。然后，例如，使用剝離法，源電極67被形成為連接到η+區(qū)63和ρ區(qū)62的暴露部。 應(yīng)該注意，例如，可以使用鎳(Ni)作為源電極67。應(yīng)該注意，在這種情形下，優(yōu)選地執(zhí)行用于合金化的熱處理。具體來講，使用作為惰性氣體的氬(Ar)氣的氣氛，在加熱溫度被設(shè)定為950°C并且加熱時(shí)間被設(shè)定為2分鐘的情況下執(zhí)行熱處理(合金化處理)。此后，在碳化硅襯底10的背面表面上形成漏電極68。以此方式，可以獲得圖13所示的半導(dǎo)體器件。艮口， 通過在碳化硅襯底10的主表面上形成外延層和電極來制造半導(dǎo)體器件。應(yīng)該注意，在上述半導(dǎo)體器件中，已示出的是通過在具有其主表面均對應(yīng)于 (0-33-8)平面的SiC單晶襯底1上形成用作有源層的外延層來制造半導(dǎo)體器件。然而，可以用作主面的晶面不限于此，并且適于使用目的并且包括(0001)平面的任何晶面可以用于主面。參照圖14，下面描述本發(fā)明的第一實(shí)施例的碳化硅襯底的變形。
圖14所示的碳化硅襯底10包括與圖1所示的碳化硅襯底10的結(jié)構(gòu)基本相同的結(jié)構(gòu)，但是不同之處在于其SiC單晶襯底1的端部的結(jié)構(gòu)。具體來講，如圖14中所示，多個(gè) SiC單晶襯底1中的每個(gè)具有相對于碳化硅襯底10的主表面傾斜的端面13。以此方式，雖然獲得了與圖1所示的碳化硅襯底的效果類似的效果，但是在碳化硅襯底10的主表面中， Si單晶襯底1所占用的面積會變大。參照圖15和圖16，下面描述用于制造圖14所示的碳化硅襯底的方法。應(yīng)該注意， 圖15和圖16分別對應(yīng)于圖4和圖5。用于制造圖14所示的碳化硅襯底的方法與用于制造圖1所示的碳化硅襯底的方法基本相同，但是不同之處在于準(zhǔn)備單晶構(gòu)件的步驟(SlO)中準(zhǔn)備的每個(gè)單晶襯底1的形狀。具體來講，在步驟(Sio)中準(zhǔn)備的SiC單晶襯底1具有如圖15中所示的傾斜的端面。 然后，在如圖15所示的熱處理裝置中，在碳圓形板35的凹陷中，設(shè)置均具有這種傾斜端面的SiC單晶襯底1。在這種情況下，SiC單晶襯底1被設(shè)置成使得其具有相對寬面積的主面接觸碳圓形板35。應(yīng)該注意，包括圖15和圖16中的每個(gè)所示的結(jié)構(gòu)的熱處理裝置的其他部分的構(gòu)造與圖4所示的熱處理裝置的結(jié)構(gòu)相同。此后，通過采用與圖2所示的用于制造碳化硅襯底方法中的方式類似的方式、在熱處理裝置中執(zhí)行熱處理，在SiC單晶襯底1上積淀由SiC構(gòu)件37升華的碳化硅。結(jié)果，如圖16中所示，在SiC單晶襯底1上形成由碳化硅制成的基底構(gòu)件20。此后，通過執(zhí)行圖2所示的后處理步驟(S30)，可以得到圖14所示的碳化硅襯底。(第二實(shí)施例)參照圖17，下面描述本發(fā)明的第二實(shí)施例的碳化硅襯底。參照圖17，根據(jù)本發(fā)明的碳化硅襯底10具有的結(jié)構(gòu)與圖1所示的碳化硅襯底10 的結(jié)構(gòu)基本相同，但是不同之處在于，碳化硅襯底10包括一個(gè)SiC單晶襯底1而圖1所示的碳化硅襯底10包括多個(gè)SiC單晶襯底1。另外，在這種情況下，可以得到與圖1所示的碳化硅襯底10中的效果類似的效果。即，外周部用作用于維持碳化硅襯底10的機(jī)械強(qiáng)度的加固構(gòu)件，從而提供減少翹曲的效果。另外，用于制造圖17所示的碳化硅襯底10的方法與用于制造圖1所示的碳化硅襯底10的方法基本相同，但是不同之處在于，在圖4和圖5中的每個(gè)中所示的熱處理裝置中，一個(gè)SiC單晶襯底1被設(shè)置在碳圓形板35上，然后執(zhí)行熱處理。其他步驟與如圖2所示的用于制造碳化硅襯底的方法中的步驟基本相同。(第三實(shí)施例)參照圖18，將描述根據(jù)本發(fā)明的設(shè)置有外延層的襯底。參照圖18，據(jù)本發(fā)明的設(shè)置有外延層的襯底具有的結(jié)構(gòu)使得由碳化硅制成的外延層2被形成在本發(fā)明中的圖1所示的碳化硅襯底10的主表面上。使用這種設(shè)置有外延層的襯底，可以容易地制造具有減小的導(dǎo)通電阻的垂直型半導(dǎo)體器件。參照圖19和圖20，將描述本發(fā)明中的圖18所示的設(shè)置有外延層的襯底的變形。圖19所示的設(shè)置有外延層的襯底具有的結(jié)構(gòu)使得外延層2形成在本發(fā)明中的圖 14所示的碳化硅襯底10的主表面上。具有這種結(jié)構(gòu)的設(shè)置有外延層的襯底還提供了與圖 18所示的設(shè)置有外延層的襯底所提供的效果類似的效果。另外，在圖19所示的設(shè)置有外延層的襯底的碳化硅襯底10的主表面中，SiC單晶襯底中的每個(gè)被暴露的面積比相對高于圖18所示的設(shè)置有外延層的襯底的面積比。因此，外延層2能夠被形成為具有結(jié)晶度優(yōu)良 (例如，低缺陷密度)的區(qū)域的大比率。圖20所示的設(shè)置有外延層的襯底具有與圖18所示的設(shè)置有外延層的襯底的結(jié)構(gòu)基本相同的結(jié)構(gòu)，但是不同之處在于，在碳化硅襯底10的主表面中形成一個(gè)SiC單晶襯底 1。以此方式，在碳化硅襯底10的主表面中SiC單晶襯底1所占的面積比可以大于如圖18 所示的、被設(shè)置為其間具有預(yù)定間隔的多個(gè)SiC單晶襯底1的情況。這實(shí)現(xiàn)了使外延層2
的膜質(zhì)量進(jìn)一步提高。應(yīng)該注意，可以使用上述的升華法作為用于制造碳化硅襯底10的基底構(gòu)件20的方法，但是可以采用其他方法。例如，可以使用CVD法來形成由碳化硅制成的基底構(gòu)件20。 在這種情況下，例如，可用于使用CVD法形成基底構(gòu)件20的條件如下用作載氣的氫氣的流量被設(shè)定為150slm;襯底溫度(SiC單晶襯底1的加熱溫度)被設(shè)定為1650°C ；氣氛中的壓力被設(shè)定在IOOmbar處；SiH4氣體的流量與上述氫氣的流量的比率被設(shè)定為0. 6%;并且 HCl氣體的流量與SiH4氣體的流量的比率被設(shè)定為100%。在這種情況下，例如，基底構(gòu)件 20以大致110 μ m/h的速率生長。通過使用這種CVD法形成基底構(gòu)件20，改進(jìn)對基底構(gòu)件 20的雜質(zhì)濃度和厚度的控制精度。結(jié)果，可以控制基底構(gòu)件20的厚度，以使其為后處理中研磨容限所需的最小厚度。因此，需要確保用于研磨步驟的沒有過度的研磨容限。這能夠縮短諸如研磨步驟的后處理中的加工步驟所需的時(shí)間。(第四實(shí)施例)參照圖21，下面描述了本發(fā)明的第四實(shí)施例的碳化硅襯底。參照圖21，根據(jù)本發(fā)明的碳化硅襯底10具有的結(jié)構(gòu)與圖1中所示的碳化硅襯底 10的結(jié)構(gòu)基本相同，但是不同之處在于基底構(gòu)件的構(gòu)造。具體來講，雖然圖1所示的碳化硅襯底10采用由碳化硅制成的基底構(gòu)件20并且通過升華法來形成，但是圖21所示的碳化硅襯底10采用由碳化硅的燒結(jié)體形成的基底構(gòu)件25。由此由燒結(jié)體構(gòu)成的基底構(gòu)件25允許碳化硅襯底10的制造成本進(jìn)一步降低。在此，例如，可以采用下面的步驟作為通過燒結(jié)而形成基底構(gòu)件25的步驟。S卩，首先，準(zhǔn)備用于構(gòu)成基底構(gòu)件25的源材料。將要準(zhǔn)備的源材料包括例如具有顆粒直徑均為微米級的SiC粉末和硅(Si)粉末以及具有顆粒直徑為亞微米級的碳粉末。另外，例如，源粉末的混合物被設(shè)置在如圖4所示布置的SiC單晶襯底1上，并且被按壓模制，以準(zhǔn)備包括粉末混合物和SiC單晶襯底1的模制構(gòu)件。然后，在模制構(gòu)件中，Si粉末被設(shè)置在僅由粉末構(gòu)成的主表面上，并且將它們都加熱至1500°C。結(jié)果，將Si粉末熔化并且利用熔化的Si灌注模制構(gòu)件，然后，熔化的Si與模制構(gòu)件中的碳粉末發(fā)生反應(yīng)，變成SiC。然后，將模制構(gòu)件冷卻，此后用研磨石等對其進(jìn)行研磨，由此得到圖21所示的碳化硅襯底10。應(yīng)該注意，在圖21所示的碳化硅襯底10中，可以以與圖14或圖17所示的碳化硅襯底10的SiC單晶襯底1相同的方式來構(gòu)造SiC單晶襯底1中的每個(gè)。另外，由燒結(jié)體構(gòu)成的基底構(gòu)件25可以應(yīng)用于圖18至圖20所示的設(shè)置有外延層的襯底的碳化硅襯底10。(實(shí)例1)執(zhí)行下面的實(shí)驗(yàn)來確認(rèn)本發(fā)明的效果。(樣品的制造)準(zhǔn)備SiC單晶襯底
首先，通過將用升華法生長的2英寸碳化硅單晶晶錠切片，來制造具有的厚度均為ΙΟΟμπι的瓦片襯底。碳化硅單晶晶錠具有的雜質(zhì)濃度為9X1018cnT3。應(yīng)該注意，瓦片襯底中的每個(gè)具有的主表面，所述主表面具有與(0001)平面相對應(yīng)的平面取向。在此，據(jù)報(bào)道，當(dāng)其雜質(zhì)濃度為9X IO18CnT3或更大時(shí)，每個(gè)瓦片襯底的表面處的缺陷被傳播以進(jìn)入整個(gè)SiC單晶，如Noboru Ohtani等人的“hvestigation of heavily nitrogen-doped n+4H_SiC crystals grown by physical vapor transport，，，Journal of Crystal Growth 311 (2009)，p. 1475-1481所描述的。據(jù)此，晶錠需要具有不超過 9 X IO1W3的雜質(zhì)濃度。接著，瓦片襯底被成形為22mm □的SiC單晶襯底(長度22mmX寬度22mm的四邊形形狀)。由這個(gè)SiC單晶襯底，可以得到49個(gè)2. 7mm 口的器件(每個(gè)器件具有長度 2. 7mm X寬度2. 7mm的四邊形平面形狀)。碳圓形板的準(zhǔn)備接著，對于圖3至圖5所示的熱處理裝置中的處理，準(zhǔn)備具有多個(gè)沉孔(凹陷)的碳圓形板(參見圖4)。具體來講，沉孔中的每個(gè)具有22mm□的平面形狀，具有正容差，并且具有30 μ m的深度。在碳圓形板中，以ΙΟΟμπι的間隔來提供沉孔(凹陷)。碳圓形板具有 155mm的直徑并且具有2mm的厚度。將碳圓形板的厚度設(shè)定為相對薄的2mm的原因是為了使碳圓形板中由晶體生長所造成的吸收應(yīng)力而導(dǎo)致施加在SiC單晶襯底上的應(yīng)力最小化。具有的深度均為30 μ m的多個(gè)沉孔被形成，用于SiC單晶襯底的對準(zhǔn)。基底圓形板的準(zhǔn)備準(zhǔn)備作為具有的直徑為650mm且厚度為20mm的大碳圓形板的基底圓形板。該基底圓形板提供有14個(gè)沉孔，每個(gè)沉孔具有155mm的直徑Φ、正容差和1. 9mm的深度。然后，在基底圓形板的每個(gè)沉孔中放置碳圓形板。在由此碳圓形板放置在基底圓形板中的情況下，均具有30 μ m深度的沉孔被形成在基底圓形板的表面中，以便連續(xù)至在碳圓形板中提供的具有30 μ m深度的沉孔。SiC單晶襯底的布置在如上所述地將碳圓形板放置在基底圓形板中之后，將SiC單晶襯底放置在碳圓形板中形成的并且具有30 μ m深度的沉孔中。然后，放置圓柱形體，使其與每個(gè)碳圓形板同心，該圓柱形體是具有151mm的內(nèi)徑且5mm的高度的圓柱體。圓柱形體具有下部，所述下部接觸碳圓形板的外周部。然后，將SiC構(gòu)件提供在圓柱形體的上部處。SiC構(gòu)件是由碳化硅制成并且被涂覆用作涂層膜的碳膜的多晶圓形柱。碳化硅的多晶圓形柱形式的SiC構(gòu)件通過升華法來制造并且具有的尺寸是直徑為152mm且厚度為30mm。在這種情形下，SiC構(gòu)件具有沒有涂覆碳膜的一個(gè)表面，并且SiC構(gòu)件被設(shè)置成使得沒有被涂覆的表面面對圓柱形體的內(nèi)部(即，面對SiC單晶襯底)。應(yīng)該注意，如上所述，涂覆碳膜是為了抑制來自SiC 構(gòu)件的碳化硅的升華。多晶圓形柱形式的SiC構(gòu)件的表面與每個(gè)SiC單晶襯底的表面之間的距離大致為 5mm。圓柱形體具有的上部設(shè)置有用于防止SiC構(gòu)件移位的嚙合部(凹槽部)以及用作分隔物的凸緣，該凸緣用于防止14個(gè)圓柱形體相互移位。通過諸如升華法、CVD法或在具有高氮濃度的氣氛中燒結(jié)SiC粉末的方法來制造這個(gè)SiC構(gòu)件。將上述碳化硅襯底的14個(gè)處理組設(shè)定在基底圓心板上。然后，將兩個(gè)這樣的基底圓形板相互堆疊，并因此總共在腔室中放置28個(gè)處理組。熱處理在下面的條件下，通過腔室中保持的熱處理裝置對處理組進(jìn)行熱處理。具體來講， 將腔室中的氣氛設(shè)定為氮?dú)夥詹⑶揖哂?托的壓力。另外，加熱溫度被設(shè)定為2200°c，并且加熱時(shí)間被設(shè)定為30分鐘。結(jié)果，生長基底構(gòu)件20，該基底構(gòu)件20由碳化硅制成，并且具有600 μ m的厚度以及高雜質(zhì)濃度(參見圖5)。后處理接下來，從中取出均包括由具有高雜質(zhì)濃度的基底構(gòu)件并入的SiC單晶襯底的復(fù)合體。然后，如圖6中所示，通過進(jìn)行研磨，同時(shí)對每個(gè)復(fù)合體的外周進(jìn)行處理，將具有高雜質(zhì)濃度的、由碳化硅制成的基底構(gòu)件平坦化。結(jié)果，如圖7中所示，得到具有直徑Φ為6英寸的并入的復(fù)合體。接著，如圖8中所示，還通過研磨來去除碳圓形板。此后，將并入的復(fù)合體的基底構(gòu)件側(cè)，即具有高雜質(zhì)濃度側(cè)附著到磨床(載物臺)，然后對其SiC單晶襯底側(cè)進(jìn)行拋光。最后，使SiC單晶襯底側(cè)經(jīng)歷化學(xué)機(jī)械拋光(CMP)。以此方式，獲得具有6英寸直徑的并入的碳化硅襯底。(碳化硅襯底中的翹曲的測量以及結(jié)果)測量碳化硅襯底的翹曲。在測量中，使用激光干涉儀。結(jié)果，具有6英寸直徑的整個(gè)碳化硅襯底的翹曲具有10 μ m或更小的高度。認(rèn)為實(shí)現(xiàn)這個(gè)結(jié)果的原因是，因?yàn)檫吔鐓^(qū)域11 (參見圖1)抑制基面位錯(cuò)的傳播以在碳化硅襯底中維持平坦度，該邊界區(qū)域11是SiC單晶襯底之間的邊界處的多晶部。(設(shè)置有外延層的襯底的制造)使用CVD裝置，在具有6英寸直徑(暴露SiC單晶襯底的主表面)的并入的碳化硅襯底的主表面上，形成具有的厚度為15 μ m且載體濃度為7. 5 X IO15CnT3的外延層。外延生長的條件如下襯底溫度被設(shè)定為1550°C，氫流量被設(shè)定為150slm，SiH4流量被設(shè)定為 50sccm, C2H6流量被設(shè)定為50sccm，2ppm氮被設(shè)定為6sccm，并且生長時(shí)間被設(shè)定為90分鐘。(肖特基勢壘二極管的制造)通過離子注入到如上所述形成的外延層來提供鋁(Al)，然后執(zhí)行激活退火，以形成護(hù)圈。然后，通過濺射的方式，在碳化硅襯底的背面表面(基底構(gòu)件側(cè))上形成由TiAlSi 制成的膜，然后在900°C下執(zhí)行退火，由此形成背面表面歐姆電極。同時(shí)，在真空中，在外延層的整個(gè)正面表面上積淀Ti，然后蝕刻Ti，以形成 2. 4mm □的肖特基電極(長度2. 4mmX寬度2. 4mm的四邊形形狀)。然后，在500°C的加熱溫度下執(zhí)行肖特基退火，然后形成由SiO2制成的保護(hù)膜(鈍化膜)。此后，形成連接到肖特基電極并且由Al/Si制成的焊盤電極，然后，通過激光劃片，將它們形成為芯片，由此形成肖特基勢壘二極管。然后，將肖特基勢壘二極管中的每個(gè)提供在用于測量的框架中。(肖特基勢壘二極管的測量以及結(jié)果)關(guān)于導(dǎo)通電阻測量肖特基勢壘二極管的導(dǎo)通電阻。為了進(jìn)行測量，還需要測量擊穿電壓。為了測量擊穿電壓，使用高擊穿電壓探針。
結(jié)果，肖特基二極管具有的導(dǎo)通電阻為0.5πιΩ cm2。導(dǎo)通電阻的這個(gè)值明顯小于使用傳統(tǒng)SiC單晶襯底形成的肖特基勢壘二極管中的導(dǎo)通電阻。認(rèn)為實(shí)現(xiàn)這個(gè)結(jié)果是因?yàn)楦鶕?jù)本發(fā)明的碳化硅襯底的電器電阻值降低到傳統(tǒng)SiC單晶襯底的電阻值的大致1/10。關(guān)于與歐姆電極相關(guān)聯(lián)的接觸電阻另外，根據(jù)本發(fā)明的碳化硅襯底包括高濃度雜質(zhì)層(基底構(gòu)件)，由此歐姆電極可以在低溫下形成在背面表面上。為了對此進(jìn)行確認(rèn)，在制造器件之后，對碳化硅襯底的背面表面進(jìn)行背面研磨。然后，通過拋光來去除由背面研磨造成的受損層，此后，在經(jīng)拋光的表面上形成由TiAlSi制成的電極。此后，在加熱溫度為400°C的情況下，執(zhí)行退火。測量由此形成的電極和碳化硅襯底的背面表面之間的接觸電阻。使用TLM方法作為測量方法。結(jié)果，接觸電阻的值是0. Im Ω cm2，g卩是足夠低的接觸電阻值。(實(shí)例2)在上述實(shí)例1中的形成基底構(gòu)件的步驟中使用CVD法，以替代升華法。具體來講， 用作載氣的氫的流量被設(shè)定為150slm，襯底溫度(SiC單晶襯底1的加熱溫度)被設(shè)定為 1650°C，氣氛的壓力被設(shè)定為IOOmbar，SiH4氣體與上述氫氣的流量比被設(shè)定為0. 6%，并且 HCl氣體與SiH4氣體的流量比為100%。在這種情況下，例如，基底構(gòu)件20具有的生長速率大致為llOym/h。另外，在使用CVD法形成基底構(gòu)件的情況下，可以制造根據(jù)本發(fā)明的碳化硅襯底。(實(shí)例3)在上述實(shí)例1中的形成基底構(gòu)件的步驟中使用燒結(jié)法，以替代升華法。具體來講，首先，準(zhǔn)備用于構(gòu)成基底構(gòu)件的源材料。例如，用于要準(zhǔn)備的源材料包括均具有大致 10 μ m的顆粒直徑的SiC粉末和均具有大致10 μ m的顆粒直徑的硅(Si)粉末以及均具有大致0.5μπι的顆粒直徑的碳粉末。另外，源粉末的混合物被設(shè)置在如同上述實(shí)例1的情況一樣布置的瓦片襯底(SiC單晶襯底)上，并且被按壓模制以準(zhǔn)備均包括粉末混合物和 SiC單晶襯底的模制構(gòu)件。應(yīng)該注意，每個(gè)模制構(gòu)件具有的尺寸是直徑為155mm且厚度為 1mm。另外，在模制構(gòu)件中，Si粉末被設(shè)置在僅由粉末構(gòu)成的主表面上，并且將它們都加熱至1500°C。結(jié)果，熔化Si粉末并且用熔化的Si灌注模制構(gòu)件，然后，與模制構(gòu)件中的碳粉末發(fā)生反應(yīng)，變成SiC。然后，將模制構(gòu)件冷卻，此后利用研磨石等對其進(jìn)行研磨，由此得到具有與實(shí)例1中的形狀類似的形狀的碳化硅襯底。(實(shí)例4)(碳化硅襯底和設(shè)置有外延層的襯底的制造)碳化硅襯底在如下條件下制造在用于制造實(shí)例1中描述的碳化硅襯底的方法中，每個(gè)瓦片襯底的主表面被設(shè)定成具有與(0-33-8)平面相對應(yīng)的平面取向，并且其他步驟被設(shè)定成與實(shí)例1中的制造步驟相同。另外，在碳化硅襯底的主表面上，以與實(shí)例1相同的方式來形成外延層，由此制造設(shè)置有外延層的襯底。(垂直型DiMOSFET的制造)使用設(shè)置有外延層的襯底，制造具有的結(jié)構(gòu)與圖13中所示的垂直型DiMOSFET的結(jié)構(gòu)相同的半導(dǎo)體器件。具體來講，使用SiO2層作為掩模，通過離子注入到外延層中來提供磷，由此形成晶體管的η+區(qū)(源部)。接著，通過使用SiO2進(jìn)行自對準(zhǔn)，注入Al離子，來形成P區(qū)，該P(yáng)區(qū)是具有P型導(dǎo)電性的主體部。然后，通過Al離子注入，形成與上述η+區(qū)相鄰并且導(dǎo)電雜質(zhì)高于P型主體部的導(dǎo)電雜質(zhì)的、P型的護(hù)圈和源部。此后，執(zhí)行激活退火。接著，通過犧牲氧化，來去除外延層的最外表面層，以使用熱氧化來形成柵絕緣膜 (柵氧化物膜)。在其上形成由多晶硅制成的柵電極。然后，形成由TiAlSi制成的源電極。 然后，在源電極上形成由SiO2制成并且具有由SiN制成的勢壘層的層間絕緣膜，并且形成具有Al/Si構(gòu)造的上層布線。另外，利用由聚酰亞胺制成的保護(hù)膜來覆蓋其整個(gè)上表面。另夕卜，在背面表面上形成背面表面電極(漏電極)。通過進(jìn)行劃片，來劃分由此提供有晶體管結(jié)構(gòu)的襯底，由此得到垂直型DiMOSFET 的芯片。然后，將芯片中的每個(gè)提供在用于測量的框架中。(測量和結(jié)果)關(guān)于導(dǎo)通電阻測量DiMOSFET的導(dǎo)通電阻。使用與用于測量實(shí)例1中的導(dǎo)通電阻的方法類似的方法，作為測量方法。結(jié)果，器件具有的導(dǎo)通電阻為;3m Ω cm2。關(guān)于電特性另外，測量上述半導(dǎo)體器件中的漏電壓和漏電流之間的關(guān)系。在圖22中示出其結(jié)果。參照圖22，曲線圖的水平軸代表漏電壓(V)，而其垂直軸代表漏電流(A)。曲線A代表當(dāng)柵電壓\被設(shè)定為OV時(shí)漏電壓和漏電流之間的關(guān)系，而曲線B代表當(dāng)柵電壓Ve被設(shè)定為5V時(shí)漏電壓和漏電流之間的關(guān)系。根據(jù)圖22理解的是，根據(jù)本發(fā)明的半導(dǎo)體器件獲得足夠大的漏電流值。即，漏電流值大致是傳統(tǒng)半導(dǎo)體器件(具有包括與(0001)平面相對應(yīng)的平面取向的主表面的半導(dǎo)體器件)中的漏電流值的三倍。另外，測量上述半導(dǎo)體器件的遷移率。用于測量遷移率的方法使得用于評估的橫向型MOSFET被制造以測量有效遷移率。結(jié)果，遷移率是使用采用了均具有包括與(0-33-8) 平面相對應(yīng)的平面均取向的主表面的瓦片襯底的碳化硅襯底而形成的上述半導(dǎo)體器件中的遷移率的四倍，高于傳統(tǒng)半導(dǎo)體器件(其中主表面具有與(0001平面相對應(yīng)的平面取向的半導(dǎo)體器件)中的遷移率。下面描述了本發(fā)明中的特征構(gòu)造，盡管其中一些在以上實(shí)施例或?qū)嵗幸阎貜?fù)描述。根據(jù)本發(fā)明的碳化硅襯底10是具有主表面的碳化硅襯底10，并且包括SiC單晶襯底1，其形成在主表面的至少一部分中并且用作單晶構(gòu)件；以及基底構(gòu)件20、25，其被設(shè)置成環(huán)繞SiC單晶襯底1?；讟?gòu)件20、25包括邊界區(qū)域11和基底區(qū)域12。邊界區(qū)域11 在沿著主表面的方向上與SiC單晶襯底1相鄰，并且在邊界區(qū)域11內(nèi)部具有晶粒邊界?；讌^(qū)域12在垂直于主表面的方向上與SiC單晶襯底1相鄰，并且具有的雜質(zhì)濃度高于SiC 單晶襯底1的雜質(zhì)濃度。另外，圖1所示的基底構(gòu)件20中的基底區(qū)域12是由單晶碳化硅形成的區(qū)域。以此方式，因?yàn)镾iC單晶襯底1被設(shè)置在碳化硅襯底10的主表面中，所以由良好膜質(zhì)量的碳化硅制成的外延層2 (參見圖18至圖20)可以容易地形成在主表面上。另一方面，當(dāng)使用碳化硅襯底10形成如例如圖9和圖13中所示的垂直型半導(dǎo)體器件時(shí)，碳化硅襯底10需要具有大傳導(dǎo)性，以便減小垂直型半導(dǎo)體器件的導(dǎo)通電阻。因此，通過設(shè)置具有的雜質(zhì)濃度高于SiC單晶襯底1的雜質(zhì)濃度的基底區(qū)域12，碳化硅襯底10在其厚度方向(垂直方向)上的傳導(dǎo)性會變大(即，在碳化硅襯底10的厚度方向上，電氣電阻值會減小)。因此，采用碳化硅襯底10的半導(dǎo)體器件(具體來講，垂直型半導(dǎo)體器件)的導(dǎo)通電阻會減小。另外，基本上，為了在碳化硅襯底10的主表面上形成高質(zhì)量外延膜，使用具有低缺陷密度(優(yōu)良結(jié)晶度)的SiC單晶襯底1。另一方面，基底構(gòu)件20、25的僅一部分(邊界區(qū)域11)暴露于主表面，并因此可以具有待滿足的比SiC單晶襯底1中的缺陷密度低的缺陷密度水平等。因此，基底構(gòu)件20、25，可以使用以高濃度摻雜有導(dǎo)電雜質(zhì)(具有增加的傳導(dǎo)性)的材料，而不受產(chǎn)生缺陷等的限制。另外，這種基底構(gòu)件20、25可以用作加固構(gòu)件， 該加固構(gòu)件用于維持碳化硅襯底10的機(jī)械強(qiáng)度。另外，可以在具有高雜質(zhì)濃度的基底構(gòu)件 20,25上容易地形成歐姆電極。另外，因?yàn)槿缟纤?，基底?gòu)件20、25中所需的結(jié)晶度水平不高，所以低質(zhì)量(結(jié)晶度差)的材料(碳化硅材料)可以用作基底構(gòu)件20、25。因此，與整個(gè)碳化硅襯底10由諸如SiC單晶襯底1的高質(zhì)量材料構(gòu)成的情況相比，用于碳化硅襯底10的制造成本可以降低。在碳化硅襯底10中，邊界區(qū)域11可以具有的雜質(zhì)濃度高于SiC單晶襯底1的雜質(zhì)濃度。在這種情況下，在SiC單晶襯底1中傳播的位錯(cuò)(例如，基面位錯(cuò))能夠更有效地在邊界區(qū)域11中吸收。這抑制了碳化硅襯底10由于位錯(cuò)在整個(gè)碳化硅襯底10傳播而翹
曲O碳化硅襯底10還可以包括SiC單晶襯底1，該SiC單晶襯底1是在如圖1所示的主表面的至少一部分中形成的另一個(gè)單晶構(gòu)件。SiC單晶襯底1和另一個(gè)SiC單晶襯底1 可以被設(shè)置成在其間插入邊界區(qū)域11?；讌^(qū)域12可以包括在垂直于主表面的方向上與另一個(gè)SiC單晶襯底1相鄰的部分(即，基底區(qū)域12可以從一個(gè)SiC單晶襯底1下方、在垂直于主表面的方向上延伸到與另一個(gè)SiC單晶襯底1相鄰的位置)。在這種情況下，通過組合多個(gè)SiC單晶襯底1，可以得到具有主表面的碳化硅襯底 10，所述主表面具有大面積。因此，可以通過一個(gè)處理，在碳化硅襯底10的主表面上形成較大數(shù)目的半導(dǎo)體器件。結(jié)果，用于半導(dǎo)體器件的制造成本可以降低。在上述碳化硅襯底10中，SiC單晶襯底1的雜質(zhì)濃度可以不小于1 X IO17CnT3且不大于2X1019cm_3?；讌^(qū)域12的雜質(zhì)濃度可以不小于2 X 1019cm_3且不大于5 X 1022cm_3。在這種情況下，可以在碳化硅襯底10的主表面上形成高質(zhì)量外延層2，并且碳化硅襯底10在垂直方向上的傳導(dǎo)性可以足夠地增加。在此，由于以下原因，導(dǎo)致SiC單晶襯底1的雜質(zhì)濃度的下限被設(shè)定在上述值處。也就是說，雜質(zhì)濃度在值(IXlO17cnT3)以下的情況下，變得難以足夠地確保SiC單晶襯底1中的傳導(dǎo)性。另一方面，由于以下原因，導(dǎo)致SiC單晶襯底1的雜質(zhì)濃度的上限被設(shè)定成上述值。也就是說，在雜質(zhì)濃度超過值OXlO19cnT3)的情況下，在SiC單晶襯底1中產(chǎn)生層錯(cuò)。 在由此具有產(chǎn)生層錯(cuò)的SiC單晶襯底1的表面上，難以形成高質(zhì)量外延層2。另外，由于以下原因，導(dǎo)致基底區(qū)域12的雜質(zhì)濃度的下限被設(shè)定成上述值。也就是說，當(dāng)雜質(zhì)濃度等于或高于值OXlO19cnT3)時(shí)，基底區(qū)域12中的傳導(dǎo)性可以足夠地增加。另一方面，由于以下原因，導(dǎo)致基底區(qū)域12的雜質(zhì)濃度的上限被設(shè)定在上述值處。也就是說，在雜質(zhì)濃度超過值(5X IO22CnT3)的情況下，由摻雜雜質(zhì)導(dǎo)致的缺陷的密度變得太高。因此，基底區(qū)域12中的結(jié)晶度不能維持得足夠大。
根據(jù)本發(fā)明的設(shè)置有外延層的襯底包括上述的碳化硅襯底10以及如圖18至圖20 所示的形成在碳化硅襯底10的主表面上并且由碳化硅制成的外延層2。另外，外延層2可以具有的雜質(zhì)濃度低于SiC單晶襯底1的雜質(zhì)濃度。在這種情況下，可以使用由此利用具有高結(jié)晶度(缺陷小)的碳化硅的外延層2，容易地制造高質(zhì)量半導(dǎo)體器件。在設(shè)置有外延層的襯底中，外延層2可以具有的雜質(zhì)濃度不小于IX IO14CnT3且不大于lX1017cnT3。由于以下原因，導(dǎo)致采用這種數(shù)值范圍。具體來講，在使用設(shè)置有外延層的襯底制造的半導(dǎo)體器件中，優(yōu)選地，考慮到外延層2所需的擊穿電壓水平(例如，不小于 100V且不大于100，000V)，來設(shè)定外延層2的雜質(zhì)濃度，使其落入在上述數(shù)值范圍內(nèi)。使用上述碳化硅襯底10，來形成根據(jù)本發(fā)明的半導(dǎo)體器件。在這種情況下，例如， 當(dāng)形成如圖9或圖13所示的垂直型半導(dǎo)體器件時(shí)，可以充分地確保碳化硅襯底10在其厚度方向上的傳導(dǎo)性，由此獲得具有減小導(dǎo)通電阻的半導(dǎo)體器件。所述半導(dǎo)體器件優(yōu)選地是其中例如電流在如圖9或圖13所示的碳化硅襯底10的厚度方向上流動(dòng)的垂直型半導(dǎo)體器件。即，優(yōu)選地，背面表面電極(圖9中的歐姆電極55或圖13中的漏電極68)形成在碳化硅襯底10的背面表面(與上述主表面相反的表面)上， 并且正面表面電極(圖9中的肖特基電極52或圖13中的源電極67)形成在其主表面上。 在這種情況下，可以獲得其中正面表面電極和背面表面電極之間的電氣電阻(導(dǎo)通電阻) 充分地減小的半導(dǎo)體器件。在根據(jù)本發(fā)明的用于制造碳化硅襯底的方法中，首先，如圖2中所示，執(zhí)行準(zhǔn)備由碳化硅制成并且具有主表面的單晶構(gòu)件(SiC單晶襯底1)的步驟(圖2中的步驟(SlO))。 此后執(zhí)行如下步驟(圖2中的步驟(S20)):形成基底構(gòu)件20、25以便覆蓋SiC單晶襯底1 的主面和端面，所述基底構(gòu)件20、25由具有比SiC單晶襯底1的雜質(zhì)濃度高的雜質(zhì)濃度的碳化硅制成。端面連接到主表面并且在與主面交叉的方向上延伸。接著執(zhí)行如下步驟(圖 2中的步驟(S30))通過從與SiC單晶襯底1的主面的相反側(cè)部分地去除SiC單晶襯底1 和基底構(gòu)件20、25，將至少SiC單晶襯底1的表面平坦化。以此方式，可以容易地制造根據(jù)本發(fā)明的碳化硅襯底10。另外，對于基底構(gòu)件20、 25，可以使用具有比SiC單晶襯底1的結(jié)晶度低的結(jié)晶度(例如，較高的缺陷密度)的材料 (碳化硅)。因此，與由諸如SiC單晶襯底1的高質(zhì)量碳化硅單晶構(gòu)成整個(gè)碳化硅襯底10 的情況相比，以較低成本來制造碳化硅襯底10。另外，當(dāng)使用多個(gè)SiC單晶襯底1時(shí)，能夠獲得具有大面積的碳化硅襯底10。在用于制造碳化硅襯底的方法中，準(zhǔn)備單晶構(gòu)件的步驟(SlO)可以包括準(zhǔn)備由碳化硅制成并且具有主面的另一個(gè)單晶構(gòu)件(另一個(gè)SiC單晶襯底1)的步驟。在形成基底構(gòu)件的步驟(S20)中，在SiC單晶襯底1和另一個(gè)SiC單晶襯底1如圖4中所示地布置的情況下，基底構(gòu)件20可以被形成為覆蓋如圖5中所示的另一個(gè)SiC單晶襯底1的主面和端面。另一個(gè)SiC單晶襯底1的端面連接到另一個(gè)SiC單晶襯底1的主面，并且在與另一個(gè) SiC單晶襯底1的主面交叉的方向延伸。將SiC單晶襯底1的表面平坦化的步驟可以包括通過部分地去除另一個(gè)SiC單晶襯底1和基底構(gòu)件20、25將另一個(gè)SiC單晶襯底1的表面平坦化的步驟。在這種情況下，可以使用多個(gè)SiC單晶襯底1來獲得具有大面積的單晶襯底。在用于制造碳化硅襯底的方法中，在形成基底構(gòu)件的步驟(S20)中，可以使用氫化物氣相外延(HVPE法)和化學(xué)氣相積淀(CVD)法之一。在這種情況下，可以以高精度來控制基底構(gòu)件20中的雜質(zhì)濃度。在用于制造碳化硅襯底的方法中，在形成基底構(gòu)件的步驟(S20)中，可以使用升華法。在這種情況下，基底構(gòu)件20可以以相對低的成本來形成，從而降低用于碳化硅襯底 10的制造成本。在用于制造碳化硅襯底的方法中，在形成基底構(gòu)件的步驟(S20)中，如以上的第四實(shí)施例所描述的，可以使用燒結(jié)法。在這種情況下，基底構(gòu)件25可以以相對低的成本來形成，從而減小用于碳化硅襯底10的制造成本。根據(jù)本發(fā)明的制造設(shè)置有外延層的襯底的方法包括如下步驟準(zhǔn)備上述的碳化硅襯底10 ；以及在碳化硅襯底10的主表面(暴露SiC單晶襯底1的平坦化表面的主表面) 上，形成由碳化硅制成的外延層2。在這種情況下，可以容易地制造根據(jù)本發(fā)明的設(shè)置有外延層的襯底。根據(jù)本發(fā)明的用于制造半導(dǎo)體器件的方法包括如下步驟準(zhǔn)備根據(jù)本發(fā)明的碳化硅襯底10 ；在碳化硅襯底10的主表面上，形成由碳化硅制成的外延層2 ；以及在外延層2 和碳化硅襯底10的背面表面上形成電極，所述背面表面與在其上形成外延層2的主表面相反。在這種情況下，可以容易地制造根據(jù)本發(fā)明的半導(dǎo)體器件(具體來講，圖9或圖13所示的垂直型半導(dǎo)體器件)。另外，碳化硅襯底10的背面表面?zhèn)?基底構(gòu)件20、25側(cè))包括具有相對高雜質(zhì)濃度的基底區(qū)域12。因此，通過形成接觸基底區(qū)域12的電極，能夠容易地形成歐姆電極。本文公開的實(shí)施例和實(shí)例就任何方面而言是示例性的并非限制性的。本發(fā)明的范圍由權(quán)利要求書的條款而非上述實(shí)施例來限定，并且意圖包括與權(quán)利要求書的條款等效的范圍和含義內(nèi)的任何修改。工業(yè)應(yīng)用性本發(fā)明尤其有利地應(yīng)用于用于形成垂直型器件的碳化硅襯底、設(shè)置有外延層的襯底、半導(dǎo)體器件和用于制造碳化硅襯底的方法。附圖標(biāo)記列表1 :SiC單晶襯底；2、51 外延層；10 碳化硅襯底；11 邊界區(qū)域；12 基底區(qū)域； 13 端面；20、25 基底構(gòu)件；21 基底構(gòu)件的表面；30 熱處理裝置；31 腔室；32 基底圓形板；33 主加熱器；34 輔助加熱器；35 碳圓形板；36 圓柱形體；37 =SiC構(gòu)件；38 涂層膜； 41 載物臺；42 研磨石；52 肖特基電極；53 保護(hù)膜；54 焊盤電極；55 歐姆電極；56 箭頭；57 導(dǎo)體層；61 擊穿電壓保持層；62 :p區(qū)；63 :n+區(qū)；64 柵絕緣膜；65 柵電極；66 絕緣膜；67 源電極；68 漏電極。
權(quán)利要求
1.一種碳化硅襯底(10)，其具有主表面，所述碳化硅襯底(10)包括單晶構(gòu)件(1)，所述單晶構(gòu)件(1)形成在所述主表面的至少一部分中；以及基底構(gòu)件00，25)，所述基底構(gòu)件(20，25)被設(shè)置成環(huán)繞所述單晶構(gòu)件(1)， 所述基底構(gòu)件(20，25)包括邊界區(qū)域(11)，所述邊界區(qū)域(11)在沿著所述主表面的方向上與所述單晶構(gòu)件(1)相鄰并且在該邊界區(qū)域(11)的內(nèi)部具有晶粒邊界，以及基底區(qū)域(12)，所述基底區(qū)域(1 在垂直于所述主表面的方向上與所述單晶構(gòu)件(1) 相鄰并且具有比所述單晶構(gòu)件(1)的雜質(zhì)濃度高的雜質(zhì)濃度。
2.根據(jù)權(quán)利要求1所述的碳化硅襯底(10)，其中，所述邊界區(qū)域(11)具有比所述單晶構(gòu)件(1)的雜質(zhì)濃度高的雜質(zhì)濃度。
3.根據(jù)權(quán)利要求1所述的碳化硅襯底(10)，還包括在所述主表面的所述至少一部分中形成的另一個(gè)單晶構(gòu)件(1)，其中所述單晶構(gòu)件(1)和所述另一個(gè)單晶構(gòu)件(1)被設(shè)置成將所述邊界區(qū)域(11)夾在中間，并且，所述基底區(qū)域(1 包括在垂直于所述主表面的方向上的與所述另一個(gè)單晶構(gòu)件(1) 相鄰的部分。
4.根據(jù)權(quán)利要求1所述的碳化硅襯底(10)，其中所述單晶構(gòu)件⑴的雜質(zhì)濃度不小于IX IO17CnT3且不大于2 X 1019cm_3，以及所述基底區(qū)域(12)的雜質(zhì)濃度不小于2 X IO19CnT3且不大于5 X 1022cm_3。
5.一種設(shè)置有外延層的襯底，所述襯底包括 根據(jù)權(quán)利要求1所述的碳化硅襯底(10)；以及外延層(2)，所述外延層( 形成在所述碳化硅襯底(10)的所述主表面上并且由碳化硅制成。
6.一種使用根據(jù)權(quán)利要求1所述的碳化硅襯底(10)的半導(dǎo)體器件。
7.一種用于制造碳化硅襯底的方法，所述方法包括如下步驟 準(zhǔn)備由碳化硅制成并且具有主面的單晶構(gòu)件(1) (SlO)；形成基底構(gòu)件(20,2 以便覆蓋所述單晶構(gòu)件(1)的所述主面和端面(S20)，所述基底構(gòu)件O0，25)由具有比所述單晶構(gòu)件(1)的雜質(zhì)濃度高的雜質(zhì)濃度的碳化硅制成，所述端面連接到所述主面并且在與所述主面交叉的方向上延伸；以及通過從相對于所述單晶構(gòu)件(1)的所述主面相反的一側(cè)來部分地去除所述單晶構(gòu)件 (1)和所述基底構(gòu)件00，25)，來至少對所述單晶構(gòu)件(1)的表面進(jìn)行平坦化(S30)。
8.根據(jù)權(quán)利要求7所述的用于制造碳化硅襯底的方法，其中準(zhǔn)備所述單晶構(gòu)件(1)的步驟(SlO)包括準(zhǔn)備由碳化硅制成并且具有主面的另一個(gè)單晶構(gòu)件(1)的步驟，在形成所述基底構(gòu)件00，25)的步驟(S20)中，對所述單晶構(gòu)件(1)和所述另一個(gè)單晶構(gòu)件(1)進(jìn)行布置，使得所述基底構(gòu)件(20,2 被形成為覆蓋所述另一個(gè)單晶構(gòu)件(1) 的所述主面和端面，所述另一個(gè)單晶構(gòu)件(1)的所述端面連接到所述另一個(gè)單晶構(gòu)件(1) 的所述主面并且在與所述另一個(gè)單晶構(gòu)件(1)的所述主面交叉的方向上延伸，以及對所述單晶構(gòu)件(1)的表面進(jìn)行平坦化的步驟(S30)包括通過部分地去除所述另一個(gè)單晶構(gòu)件(1)和所述基底構(gòu)件(20，25)來對所述另一個(gè)單晶構(gòu)件(1)的表面進(jìn)行平坦化的步驟。
9.根據(jù)權(quán)利要求7所述的用于制造碳化硅襯底的方法，其中，在形成所述基底構(gòu)件00，25)的步驟(S20)中，使用氫化物氣相外延積淀法或者化學(xué)氣相積淀法中的一種方法。
10.根據(jù)權(quán)利要求7所述的用于制造碳化硅襯底的方法，其中， 在形成所述基底構(gòu)件00，25)的步驟(S20)中，使用升華法。
11.根據(jù)權(quán)利要求7所述的用于制造碳化硅襯底的方法，其中， 在形成所述基底構(gòu)件00，25)的步驟(S20)中，使用燒結(jié)法。
全文摘要
本發(fā)明提供了一種碳化硅襯底、設(shè)置有外延層的襯底、半導(dǎo)體器件和用于制造碳化硅襯底的方法，它們都實(shí)現(xiàn)了導(dǎo)通電阻的減小。碳化硅襯底(10)是具有主表面的碳化硅襯底(10)，并且包括SiC單晶襯底(1)，其形成在所述主表面的至少一部分中；以及基底構(gòu)件(20)，其被設(shè)置成環(huán)繞所述SiC單晶襯底(1)。所述基底構(gòu)件(20)包括邊界區(qū)域(11)和基底區(qū)域(12)。邊界區(qū)域(11)在沿著所述主表面的方向上與所述SiC單晶襯底(1)相鄰并且在邊界區(qū)域(11)內(nèi)部具有晶粒邊界。基底區(qū)域(12)在垂直于所述主表面的方向上與所述SiC單晶襯底(1)相鄰并且具有的雜質(zhì)濃度高于所述SiC單晶襯底(1)的雜質(zhì)濃度。
文檔編號H01L21/20GK102473604SQ20118000271
公開日2012年5月23日 申請日期2011年2月21日 優(yōu)先權(quán)日2010年6月9日
發(fā)明者原田真, 并川靖生, 玉祖秀人, 鹽見弘, 筑野孝 申請人:住友電氣工業(yè)株式會社