專利名稱：小體積芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及封裝技術(shù)領(lǐng)域，尤其是一種小體積的芯片封裝結(jié)構(gòu)。
技術(shù)背景 一般半導(dǎo)體芯片需要透過封裝制作過程，由此保護(hù)芯片，并同時(shí)提供電性連接的接腳?，F(xiàn)有的封裝制作過程中，大多是將整個(gè)芯片包覆于封裝體內(nèi)，再通過導(dǎo)線架連接芯片中所對(duì)應(yīng)的電極，并分別延伸數(shù)個(gè)接腳至封裝體外部，以提供封裝后的芯片安裝至電路板以達(dá)到電性連接。因此，現(xiàn)有技術(shù)有待于提高和改善。
發(fā)明內(nèi)容為解決現(xiàn)有技術(shù)中的不足之處，本實(shí)用新型的目的是提供一種將芯片的頂端面裸露于封裝體上部，以大幅度縮小封裝體的提及，近而提升芯片的散熱效果的小體積芯片封裝結(jié)構(gòu)。本實(shí)用新型是通過以下技術(shù)手段來實(shí)現(xiàn)上述目的的一種小體積芯片封裝結(jié)構(gòu)，包括半導(dǎo)體芯片、導(dǎo)線架和包覆上述兩者的封膠體，所述的芯片通過其下表面設(shè)置的數(shù)個(gè)電極電性連接導(dǎo)線架，該導(dǎo)線架設(shè)有數(shù)個(gè)對(duì)應(yīng)各個(gè)電極的引腳延伸至該封膠體的側(cè)邊，使芯片的上表面裸露在該封膠體頂端表面上。由于采用上述結(jié)構(gòu)，本實(shí)用新型可增強(qiáng)芯片的散熱效果；可使芯片封裝體積減少。
附圖I為本實(shí)用新型小體積芯片封裝結(jié)構(gòu)結(jié)構(gòu)示意圖。圖中各標(biāo)號(hào)分別是(I)芯片，(2)電極，(3)導(dǎo)線架，(4)引腳，(5)封膠體。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)說明參看圖1，本實(shí)用新型一種小體積芯片封裝結(jié)構(gòu)，包括半導(dǎo)體芯片I、導(dǎo)線架3和包覆上述兩者的封膠體5，所述的芯片I通過其下表面設(shè)置的數(shù)個(gè)電極2電性連接導(dǎo)線架3，該導(dǎo)線架3設(shè)有數(shù)個(gè)對(duì)應(yīng)各個(gè)電極2的引腳4延伸至該封膠體5的側(cè)邊，使芯片I的上表面裸露在該封膠體5頂端表面上。以上所述，僅是本實(shí)用新型的較佳實(shí)施例而已，并非對(duì)本實(shí)用新型作任何形式上的限制，任何熟悉本專業(yè)的技術(shù)人員可能利用上述揭示的技術(shù)內(nèi)容加以變更或修飾為等同變化的等效實(shí)施例，但是凡未脫離本實(shí)用新型技術(shù)方案內(nèi)容，依據(jù)本實(shí)用新型的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡單修改、等同變化與修飾，均仍屬于本實(shí)用新型技術(shù)方案的范圍內(nèi)。
權(quán)利要求1. 一種小體積芯片封裝結(jié)構(gòu)，包括半導(dǎo)體芯片、導(dǎo)線架和包覆上述兩者的封膠體，其特征在于所述的芯片通過其下表面設(shè)置的數(shù)個(gè)電極電性連接導(dǎo)線架，該導(dǎo)線架設(shè)有數(shù)個(gè)對(duì)應(yīng)各個(gè)電極的引腳延伸至該封膠體的側(cè)邊，使芯片的上表面裸露在該封膠體頂端表面上。
專利摘要本實(shí)用新型公開了一種小體積芯片封裝結(jié)構(gòu)，包括半導(dǎo)體芯片、導(dǎo)線架和包覆上述兩者的封膠體，所述的芯片通過其下表面設(shè)置的數(shù)個(gè)電極電性連接導(dǎo)線架，該導(dǎo)線架設(shè)有數(shù)個(gè)對(duì)應(yīng)各個(gè)電極的引腳延伸至該封膠體的側(cè)邊，使芯片的上表面裸露在該封膠體頂端表面上。由于采用上述結(jié)構(gòu)，本實(shí)用新型可增強(qiáng)芯片的散熱效果；可使芯片封裝體積減少。
文檔編號(hào)H01L23/31GK202384327SQ201120486639
公開日2012年8月15日 申請(qǐng)日期2011年11月30日 優(yōu)先權(quán)日2011年11月30日
發(fā)明者彭蘭蘭 申請(qǐng)人:彭蘭蘭