專利名稱：一種半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種形成E狀鍺硅層的制作方法。
背景技術(shù)：
在先進半導(dǎo)體器件的制造工藝中，嵌入式鍺硅工藝可以明顯增強PMOS的性能。當(dāng)前，形成嵌入式鍺硅的工藝順序有兩種:一種是先形成嵌入式鍺硅，然后在柵極的兩側(cè)形成側(cè)壁體；另一種是先在柵極的兩側(cè)形成側(cè)壁體，然后形成嵌入式鍺硅。為了獲得更大的工藝窗口和更好的電學(xué)性能，通常采用上述工藝順序中的后一種來形成嵌入式鍺硅。在嵌入式鍺硅工藝中，通常在PMOS的源/漏區(qū)形成E狀凹槽以用于在其中選擇性外延生長嵌入式鍺硅，所述E狀凹槽可以有效縮短器件溝道的長度，滿足器件尺寸按比例縮小的要求。通常采用先干法蝕刻再濕法蝕刻的工藝形成所述E狀凹槽，在上述蝕刻工藝過程中，控制最終形成的所述E狀凹槽的如圖1中所示的尖端101的深度是非常困難的。如果所述尖端101的深度過深，將會削弱在形成側(cè)壁結(jié)構(gòu)102之前所實施的LDD注入對于半導(dǎo)體器件的電學(xué)性能的影響。因此，需要提出一種方法，以解決上述問題。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)，且在所述柵極結(jié)構(gòu)的兩側(cè)形成有緊靠柵極結(jié)構(gòu)的側(cè)壁結(jié)構(gòu)；在所述半導(dǎo)體襯底上形成一犧牲氧化物層，以覆蓋所述柵極結(jié)構(gòu)和所述側(cè)壁結(jié)構(gòu)；蝕刻所述犧牲氧化物層，以在所述側(cè)壁結(jié)構(gòu)上形成一氧化物側(cè)壁；在所述半導(dǎo)體襯底的源/漏區(qū)中形成碗狀凹槽；蝕刻所述碗狀凹槽，以形成E狀凹槽；去除所述氧化物側(cè)壁，并在所述E狀凹槽中形成嵌入式鍺硅層。進一步，所述形成碗狀凹槽的過程包括:先對所述半導(dǎo)體襯底的源/漏區(qū)進行第一蝕刻以形成一凹槽，然后對所述凹槽進行第二蝕刻。進一步，所述第一蝕刻為采用干法蝕刻工藝的縱向蝕刻。進一步，所述第二蝕刻為采用干法蝕刻工藝的各向同性蝕刻。進一步，所述側(cè)壁結(jié)構(gòu)的材料為氮化硅。進一步，采用化學(xué)氣相沉積工藝形成所述犧牲氧化物層。進一步，所述犧牲氧化物層的材料為HARP或LTO。進一步，所述犧牲氧化物層的厚度為30-100埃。進一步，采用各向異性的干法蝕刻工藝蝕刻所述犧牲氧化物層。進一步，所述碗狀凹槽的深度為300-500埃。進一步，所述形成E狀凹槽的蝕刻為濕法蝕刻。進一步，所述E狀凹槽的深度大于700埃。進一步，采用濕法蝕刻工藝去除所述氧化物側(cè)壁。
進一步，所述濕法蝕刻的蝕刻劑為稀釋的氫氟酸。進一步，采用外延生長工藝形成所述嵌入式鍺硅層。進一步，所述柵極結(jié)構(gòu)包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。根據(jù)本發(fā)明，可以在增加所述E狀凹槽的沿襯底水平方向的最大寬度的同時，不影響LDD注入對于半導(dǎo)體器件的電學(xué)性能的改善。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。附圖中:圖1為在形成E狀鍺硅層的工藝過程中所形成的E狀凹槽的示意性剖面圖；圖2A-圖2F為本發(fā)明提出的形成E狀鍺硅層的制作方法的各步驟的示意性剖面圖；圖3為本發(fā)明提出的形成E狀鍺硅層的制作方法的流程圖。
具體實施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的形成E狀鍺硅層的制作方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。下面，以PMOS為例，參照圖2A-圖2F和圖3來描述本發(fā)明提出的形成E狀鍺硅層的制作方法的詳細(xì)步驟。參照圖2A-圖2F，其中示出了本發(fā)明提出的形成E狀鍺硅層的制作方法的各步驟的示意性剖面圖。首先，如圖2A所示，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實施例中，所述半導(dǎo)體襯底200選用單晶硅材料構(gòu)成。在所述半導(dǎo)體襯底200中還可以形成有隔離槽、埋層(圖中未示出)等。此外，對于PMOS而言，所述半導(dǎo)體襯底200中還可以形成有N阱(圖中未示出)，并且在形成柵極結(jié)構(gòu)之前，可以對整個N阱進行一次小劑量硼注入，用于調(diào)整PMOS的閾值電壓Vth。在所述半導(dǎo)體襯底200上形成有柵極結(jié)構(gòu)，作為一個示例，所述柵極結(jié)構(gòu)可包括自下而上依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。柵極介電層可包括氧化物，如，二氧化硅(SiO2)層。柵極材料層可包括多晶硅層、金屬層、導(dǎo)電性金屬氮化物層、導(dǎo)電性金屬氧化物層和金屬硅化物層中的一種或多種，其中，金屬層的構(gòu)成材料可以是鎢(W)、鎳(Ni)或鈦(Ti);導(dǎo)電性金屬氮化物層可包括氮化鈦(TiN)層；導(dǎo)電性金屬氧化物層可包括氧化銥(IrO2)層；金屬硅化物層可包括硅化鈦(TiSi)層。柵極硬掩蔽層可包括氧化物層、氮化物層、氮氧化物層和無定形碳中的一種或多種，其中，氧化物層可包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未摻雜硅玻璃(USG)、旋涂玻璃(SOG)、高密度等離子體(HDP)或旋涂電介質(zhì)(SOD);氮化物層可包括氮化硅(Si3N4)層；氮氧化物層可包括氮氧化硅(SiON)層。作為另一示例，所述柵極結(jié)構(gòu)可以是半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo)體(SONOS)層疊柵結(jié)構(gòu)。此外，作為示例，在所述半導(dǎo)體襯底200上還形成有位于柵極結(jié)構(gòu)兩側(cè)且緊靠柵極結(jié)構(gòu)的側(cè)壁結(jié)構(gòu)201。其中，所述側(cè)壁結(jié)構(gòu)201可以包括至少一層氧化物層和/或至少一層氮化物層。本實施例中，所述側(cè)壁結(jié)構(gòu)201的材料為氮化硅。上述形成阱(well)結(jié)構(gòu)、隔離結(jié)構(gòu)、柵極結(jié)構(gòu)以及側(cè)壁結(jié)構(gòu)的工藝步驟已經(jīng)為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再詳細(xì)加以描述。此外，在形成所述側(cè)壁結(jié)構(gòu)之前，還包括LDD注入以在源/漏區(qū)形成輕摻雜漏(LDD)結(jié)構(gòu)(圖中未示出)及Halo注入以調(diào)節(jié)閾值電壓Vt和防止源/漏耗盡層的穿通。在形成所述側(cè)壁結(jié)構(gòu)之后，還包括源/漏注入。接著，如圖2B所示，采用化學(xué)氣相沉積工藝在所述半導(dǎo)體襯底200上形成一犧牲氧化物層202，以覆蓋所述柵極結(jié)構(gòu)和所述側(cè)壁結(jié)構(gòu)201。所述犧牲氧化物層202的材料為HARP (采用高深寬比制程形成的氧化物)或LTO (形成溫度低于300°C的氧化物)，所述犧牲氧化物層202的厚度為30-100埃，其具體數(shù)值可依據(jù)后續(xù)在PMOS的源/漏區(qū)中形成的E狀凹槽的沿所述半導(dǎo)體襯底200水平方向的最大寬度來加以確定。接著，如圖2C所示，采用各向異性的干法蝕刻工藝蝕刻所述犧牲氧化物層202，以使所述犧牲氧化物層202僅覆蓋所述側(cè)壁結(jié)構(gòu)201，即在所述側(cè)壁結(jié)構(gòu)201上形成一氧化物側(cè)壁。所述蝕刻工藝采用CFJt為主蝕刻氣體，溫度40-60°C，功率100-200W，偏壓100-300V，蝕刻時間 10-15s。接著，如圖2D所示，在所述半導(dǎo)體襯底200的源/漏區(qū)中形成碗狀凹槽203。形成所述碗狀凹槽203的工藝步驟包括:先采用干法蝕刻工藝對所述半導(dǎo)體襯底200進行縱向蝕刻，以在所述半導(dǎo)體襯底200的源/漏區(qū)中形成一凹槽，采用CF4和HBr作為主蝕刻氣體，溫度40-60°C，功率200-400W，偏壓50-200V，蝕刻時間10_20s ;接下來，采用各向同性的干法蝕刻工藝?yán)^續(xù)蝕刻所述凹槽，在所述凹槽的下方形成一橢圓形凹槽，即形成所述碗狀凹槽203，采用Cl2和NF3作為主蝕刻氣體，溫度40-60°C，功率100-500W，偏壓0-10V，蝕刻時間5-50s，所述碗狀凹槽203的深度為300-500埃。由于上述蝕刻工藝對于氧化物有很高的選擇性，即對硅襯底的蝕刻速率遠(yuǎn)高于對氧化物側(cè)壁的蝕刻速率，因此，所述氧化物側(cè)壁可以對所述側(cè)壁結(jié)構(gòu)201起到保護作用。接著，如圖2E所示，采用濕法蝕刻工藝蝕刻所述碗狀凹槽203，以形成E狀凹槽204。利用所述濕法蝕刻的蝕刻劑在所述半導(dǎo)體襯底200的材料的不同晶向上的蝕刻速率不同的特性(100和110晶向的蝕刻速率高于111晶向的蝕刻速率)，擴展蝕刻所述碗狀凹槽203以形成所述E狀凹槽204。所述濕法蝕刻的溫度為30-60°C，時間依據(jù)所述E狀凹槽204的期望尺寸而定，一般為100-300S。所述E狀凹槽204的深度大于700埃。
接著，如圖2F所示，采用濕法蝕刻工藝去除所述氧化物側(cè)壁，以露出所述側(cè)壁結(jié)構(gòu)201。所述濕法蝕刻的蝕刻劑為稀釋的氫氟酸。然后，采用外延生長工藝在所述E狀凹槽204中形成嵌入式鍺硅層205。所述外延生長工藝可以采用低壓化學(xué)氣相沉積(LPCVD)、等離子體增強化學(xué)氣相沉積(PECVD)、超高真空化學(xué)氣相沉積(UHVCVD)、快速熱化學(xué)氣相沉積(RTCVD)和分子束外延(MBE)中的一種。至此，完成了根據(jù)本發(fā)明示例性實施例的方法實施的全部工藝步驟。接下來，可以通過后續(xù)工藝完成整個半導(dǎo)體器件的制作，所述后續(xù)工藝與傳統(tǒng)的半導(dǎo)體器件加工工藝完全相同。根據(jù)本發(fā)明，可以在增加所述E狀凹槽的沿襯底水平方向的最大寬度的同時，不影響LDD注入對于半導(dǎo)體器件的電學(xué)性能的改善，同時可以保護所述柵極結(jié)構(gòu)兩側(cè)的側(cè)壁結(jié)構(gòu)免于形成所述E狀凹槽時所采用的蝕刻的損傷。參照圖3，其中示出了本發(fā)明提出的形成E狀鍺硅層的制作方法的流程圖，用于簡要示出整個制造工藝的流程。在步驟301中，提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)，且在所述柵極結(jié)構(gòu)的兩側(cè)形成有緊靠柵極結(jié)構(gòu)的側(cè)壁結(jié)構(gòu)；在步驟302中，在所述半導(dǎo)體襯底上形成一犧牲氧化物層，以覆蓋所述柵極結(jié)構(gòu)和所述側(cè)壁結(jié)構(gòu)；在步驟303中，蝕刻所述犧牲氧化物層，以在所述側(cè)壁結(jié)構(gòu)上形成一氧化物側(cè)壁；在步驟304中，在所述半導(dǎo)體襯底的源/漏區(qū)中形成碗狀凹槽；在步驟305中，蝕刻所述碗狀凹槽，以形成E狀凹槽；在步驟306中，去除所述氧化物側(cè)壁，并在所述E狀凹槽中形成嵌入式鍺硅層。本發(fā)明已經(jīng)通過上述實施例進行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，包括: 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)，且在所述柵極結(jié)構(gòu)的兩側(cè)形成有緊靠柵極結(jié)構(gòu)的側(cè)壁結(jié)構(gòu)； 在所述半導(dǎo)體襯底上形成一犧牲氧化物層，以覆蓋所述柵極結(jié)構(gòu)和所述側(cè)壁結(jié)構(gòu)； 蝕刻所述犧牲氧化物層，以在所述側(cè)壁結(jié)構(gòu)上形成一氧化物側(cè)壁； 在所述半導(dǎo)體襯底的源/漏區(qū)中形成碗狀凹槽； 蝕刻所述碗狀凹槽，以形成E狀凹槽； 去除所述氧化物側(cè)壁，并在所述E狀凹槽中形成嵌入式鍺硅層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述形成碗狀凹槽的過程包括:先對所述半導(dǎo)體襯底的源/漏區(qū)進行第一蝕刻以形成一凹槽，然后對所述凹槽進行第二蝕刻。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述第一蝕刻為采用干法蝕刻工藝的縱向蝕刻。
4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述第二蝕刻為采用干法蝕刻工藝的各向同性蝕刻。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述側(cè)壁結(jié)構(gòu)的材料為氮化硅。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用化學(xué)氣相沉積工藝形成所述犧牲氧化物層。
7.根據(jù)權(quán)利要求1或6所述的方法，其特征在于，所述犧牲氧化物層的材料為HARP或LTO。
8.根據(jù)權(quán)利要求1或6所述的方法，其特征在于，所述犧牲氧化物層的厚度為30-100埃。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用各向異性的干法蝕刻工藝蝕刻所述犧牲氧化物層。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述碗狀凹槽的深度為300-500埃。
11.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述形成E狀凹槽的蝕刻為濕法蝕刻。
12.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述E狀凹槽的深度大于700埃。
13.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用濕法蝕刻工藝去除所述氧化物側(cè)壁。
14.根據(jù)權(quán)利要求13所述的方法，其特征在于，所述濕法蝕刻的蝕刻劑為稀釋的氫氟酸。
15.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用外延生長工藝形成所述嵌入式鍺硅層。
16.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述柵極結(jié)構(gòu)包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)，且在所述柵極結(jié)構(gòu)的兩側(cè)形成有緊靠柵極結(jié)構(gòu)的側(cè)壁結(jié)構(gòu)；在所述半導(dǎo)體襯底上形成一犧牲氧化物層，以覆蓋所述柵極結(jié)構(gòu)和所述側(cè)壁結(jié)構(gòu)；蝕刻所述犧牲氧化物層，以在所述側(cè)壁結(jié)構(gòu)上形成一氧化物側(cè)壁；在所述半導(dǎo)體襯底的源/漏區(qū)中形成碗狀凹槽；蝕刻所述碗狀凹槽，以形成∑狀凹槽；去除所述氧化物側(cè)壁，并在所述∑狀凹槽中形成嵌入式鍺硅層。根據(jù)本發(fā)明，可以在增加所述∑狀凹槽的沿襯底水平方向的最大寬度的同時，不影響LDD注入對于半導(dǎo)體器件的電學(xué)性能的改善。
文檔編號H01L21/336GK103187277SQ20111044759
公開日2013年7月3日 申請日期2011年12月28日 優(yōu)先權(quán)日2011年12月28日
發(fā)明者隋運奇, 韓秋華 申請人:中芯國際集成電路制造(上海)有限公司