專利名稱：形成與半導體小片垂直分隔的互連層中的電感器的半導體器件和方法
技術領域：
一般來說，本發(fā)明涉及半導體器件，并且更具體來說，涉及形成具有與半導體小片垂直分隔的互連層中的電感器的半導體器件和方法。
背景技術：
半導體器件常見于現(xiàn)代電子產(chǎn)品中。半導體器件在電子組件的數(shù)量和密度方面有所不同。分立半導體器件一般包含一種類型的電組件，例如發(fā)光二極管(LED)、小信號晶體管、電阻器、電容器、電感器和功率金屬氧化物半導體場效應晶體管(MOSFET)。集成半導體器件通常包含數(shù)百至數(shù)百萬電組件。集成半導體器件的示例包括微控制器、微處理器、電荷耦合器件(CCD)、太陽能電池和數(shù)字微鏡器件(DMD)。半導體器件執(zhí)行大量功能，例如信號處理、高速計算、傳送和接收電磁信號、控制電子裝置、將太陽光變換成電力以及創(chuàng)建用于電視顯示的可視投影。半導體器件見于娛樂、 通信、功率轉換、網(wǎng)絡、計算機和消費者產(chǎn)品的領域。半導體器件還見于軍事應用、航空、汽車、工業(yè)控制器和辦公設備。半導體器件利用半導體材料的電性質。半導體材料的原子結構允許其電導率通過施加電場或基極電流或者經(jīng)由摻雜過程來操縱。摻雜將雜質引入半導體材料，以便操縱和控制半導體器件的導電率。半導體器件包含有源和無源電結構。包括雙極和場效應晶體管的有源結構控制電流的流動。通過改變摻雜水平和電場或基極電流的施加，晶體管促進或限制電流的流動。 包括電阻器、電容器和電感器的無源結構創(chuàng)建執(zhí)行各種電功能所需的電壓與電流之間的關系。無源和有源結構經(jīng)電連接以形成電路，該電路使半導體器件能夠執(zhí)行高速計算和其它有用功能。半導體器件一般使用各潛在地涉及數(shù)百個步驟的兩個復雜制造過程來制造，即前端制造和后端制造。前端制造涉及在半導體晶圓的表面上形成多個小片。各小片通常是相同的，并且包含通過電連接有源和無源組件所形成的電路。后端制造涉及從成品晶圓來切分(singulate)單獨小片，并且封裝小片以便提供結構支承和環(huán)境隔離。半導體制造的一個目標是產(chǎn)生更小的半導體器件。更小的器件通常消耗更少功率，具有更高性能，并且能夠更有效地生產(chǎn)。另外，更小的半導體器件具有更小占用面積，這對于較小最終產(chǎn)品是合乎需要的。較小小片尺寸可通過前端過程的改進來實現(xiàn)，從而產(chǎn)生具有更小、更高密度的有源和無源組件的小片。通過電互連和封裝材料的改進，后端過程可產(chǎn)生具有較小占用面積的半導體器件封裝。半導體制造的另一個目標是產(chǎn)生更高性能的半導體器件。裝置性能的增加能夠通過形成能夠工作在更高速度的有源組件來實現(xiàn)。在諸如射頻(RF)無線通信之類的高頻應用中，集成無源器件(IPD)往往包含在半導體器件中。IPD的示例包括電阻器、電容器和電感器。一種典型RF系統(tǒng)要求一個或多個半導體封裝中的多個IPD來執(zhí)行必要的電功能。
電感器能夠在半導體小片中形成。但是，集成小片電感器往往部分由于渦流損耗而遭受低Q因子。集成電感器消耗相當大的小片面積，并且降低設計靈活性。

發(fā)明內(nèi)容
需要半導體器件中的高Q因子電感器。相應地，在一個實施例中，本發(fā)明是一種制作半導體器件的方法，包括下列步驟提供載體；在載體之上形成粘合層；提供具有在半導體小片的有源表面之上形成的多個凸塊的半導體小片；將半導體小片安裝到載體，其中凸塊部分設置在粘合層中以形成半導體小片與粘合層之間的間隙；將封裝劑沉積在半導體小片之上以及半導體小片與粘合層之間的間隙之中；去除載體和粘合層，以便從封裝劑露出凸塊；在封裝劑之上形成絕緣層；以及按照纏繞配置在絕緣層之上形成第一導電層以呈現(xiàn)電感性質并且該第一導電層電連接到凸塊。第一導電層具有由間隙中的封裝劑和絕緣層所確定的與半導體小片的分隔。在另一個實施例中，本發(fā)明是一種制作半導體器件的方法，包括下列步驟提供載體；提供半導體小片；在半導體小片的表面之上形成第一絕緣層；以第一絕緣層為先導而將半導體小片安裝到載體；將封裝劑沉積在半導體小片之上；去除載體；在半導體小片之上形成第二絕緣層；以及按照纏繞配置在第二絕緣層之上形成第一導電層以呈現(xiàn)電感性質。第一導電層具有由第一和第二絕緣層所確定的與半導體小片的分隔。在另一個實施例中，本發(fā)明是一種制作半導體器件的方法，包括下列步驟提供半導體小片；在半導體小片的第一表面上形成第一絕緣層；將封裝劑沉積在半導體小片中與第一表面相對的第二表面之上；在半導體小片的第一表面之上形成第二絕緣層；以及按照纏繞配置在第二絕緣層之上形成第一導電層以呈現(xiàn)電感性質。第一導電層具有與半導體小片的分隔。在另一個實施例中，本發(fā)明是一種半導體器件，包括半導體小片以及在半導體小片的第一表面之上形成的第一絕緣層。封裝劑沉積在半導體小片中與第一表面相對的第二表面之上。在半導體小片的第一表面之上形成第二絕緣層。按照纏繞配置在第二絕緣層之上形成第一導電層以呈現(xiàn)電感性質。第一導電層具有與半導體小片的分隔。


圖1示出具有安裝到其表面的不同類型的封裝的PCB ； 圖2a-2c示出安裝到PCB的半導體封裝的其它細節(jié)；
圖3a_3c示出具有通過鋸道所分離的多個半導體小片的半導體晶圓； 圖4a_4k示出形成具有與半導體小片的垂直分隔的互連層中的電感器的過程； 圖5a_5f示出形成具有與半導體小片的垂直分隔的互連層中的電感器的第二實施例； 圖6a_6g示出形成具有與半導體小片的垂直分隔的互連層中的電感器的第三實施例；
以及
圖7a_7e示出形成具有與半導體小片的垂直分隔的互連層中的電感器的第四實施例。
具體實施例方式在以下描述中參照附圖、通過一個或多個實施例來描述本發(fā)明，附圖中，相似標號表示相同或相似元件。雖然按照用于實現(xiàn)本發(fā)明的目標的最佳模式來描述本發(fā)明，但是本領域的技術人員會理解，預計涵蓋可包含在所附權利要求書所定義的本發(fā)明及以下公開和附圖所支持的其等效方案的精神和范圍之內(nèi)的備選、修改和等效方案。半導體器件一般使用兩個復雜制造過程來制造前端制造和后端制造。前端制造涉及在半導體晶圓的表面上形成多個小片。晶圓上的各小片包含有源和無源電組件，它們經(jīng)電連接以形成功能電路。諸如晶體管和二極管之類的有源電組件具有控制電流的流動的能力。諸如電容器、電感器、電阻器和變壓器之類的無源電組件創(chuàng)建執(zhí)行電路功能所需的電壓與電流之間的關系。通過包括摻雜、沉積、光刻、蝕刻和平面化的一系列過程步驟，在半導體晶圓的表面之上形成無源和有源組件。摻雜通過諸如離子注入或熱擴散之類的技術，將雜質引入半導體材料。摻雜過程修改有源器件中的半導體材料的電導率，從而將半導體材料變換為絕緣體、導電體，或者響應電場或基極電流而動態(tài)改變半導體材料導電率。晶體管包含根據(jù)需要所設置的可變類型和程度的摻雜的區(qū)域，以便在施加電場或基極電流時使晶體管能夠促進或限制電流的流動。有源和無源組件通過具有不同電性質的材料層來形成。能夠通過部分由所沉積材料的類型所確定的各種沉積技術來形成層。例如，薄膜沉積可涉及化學氣相沉積(CVD)、物理氣相沉積(PVD)、電鍍和非電解鍍過程。一般對各層形成圖案以形成有源組件、無源組件或者組件之間的電連接的部分。能夠使用光刻來對層形成圖案，這涉及在將要形成圖案的層之上沉積光敏材料、 如光致抗蝕劑。使用光線將圖案從光掩模轉印到光致抗蝕劑。使用溶劑去除經(jīng)受光線的光致抗蝕劑圖案的部分，從而露出待形成圖案的基礎層的部分。去除光致抗蝕劑的其余部分， 從而留下形成圖案的層。備選地，通過使用諸如非電解鍍和電鍍之類的技術將材料直接沉積到前一個沉積/蝕刻過程所形成的區(qū)域或空隙(void)中，來對一些類型的材料形成圖案。將材料薄膜沉積在現(xiàn)有圖案之上能夠擴大基本圖案并且創(chuàng)建非均勻平坦表面。需要均勻平坦表面以產(chǎn)生更小并且更密集封裝的有源和無源組件。平面化能夠用于從晶圓的表面去除材料，并且產(chǎn)生均勻平坦表面。平面化涉及采用拋光墊來拋光晶圓的表面。在拋光期間將研磨材料和腐蝕性化學品添加到晶圓的表面。研磨劑的機械作用和化學品的腐蝕作用的結合去除任何不規(guī)則拓撲，從而產(chǎn)生均勻平坦表面。后端制造表示將成品晶圓切割或切分為單獨小片，并且然后封裝小片供結構支承和環(huán)境隔離。為了對小片進行切分，沿稱作鋸道(saw street)或鋸痕(scribe)的晶圓的非功能區(qū)域來將晶圓劃線和分離。使用激光切割工具或鋸條來對晶圓進行切分。在切分之后，單獨小片被安裝到包括引腳或接觸片供與其它系統(tǒng)組件互連的封裝襯底。在半導體小片之上形成的接觸片則連接到封裝中的接觸片。電連接能夠采用焊料凸塊、螺柱凸塊(stud bump)、導電膏或絲焊來制作。封裝劑或其它成型材料沉積在封裝之上，以便提供物理支承和電絕緣。然后，將成品封裝插入電氣系統(tǒng)，并且使半導體器件的功能性為其它系統(tǒng)組件可用。圖1示出具有芯片承載襯底或印刷電路板(PCB)52的電子裝置50，其中多個半導體封裝安裝在其表面上。電子裝置50可根據(jù)應用而具有一種類型的半導體封裝或者多種類型的半導體封裝。為了便于說明，在圖1中示出不同類型的半導體封裝。電子裝置50可以是使用半導體封裝來執(zhí)行一個或多個電功能的獨立系統(tǒng)。備選地，電子裝置50可以是較大系統(tǒng)的子組件。例如，電子裝置50可以是蜂窩電話、個人數(shù)字助理(PDA)、數(shù)字攝像機(DVC)或者其它電子通信裝置的一部分。備選地，電子裝置50能夠是圖形卡、網(wǎng)絡接口卡或者能夠插入計算機中的其它信號處理卡。半導體封裝能夠包括微處理器、存儲器、專用集成電路(ASIC)、邏輯電路、模擬電路、RF電路、分立裝置或者其它半導體小片或電組件。小型化和重量降低對這些產(chǎn)品被市場接受是必不可少的。半導體器件之間的距離必須減小，以便實現(xiàn)更高密度。圖1中，PCB 52提供用于PCB上安裝的半導體封裝的結構支承和電互連的一般襯底。使用蒸發(fā)、電鍍、非電解鍍、絲網(wǎng)印刷或者其它適當金屬沉積過程，在PCB 52的表面之上或PCB 52的層之中形成導電信號跡線M。信號跡線M提供半導體封裝、所安裝組件和其它外部系統(tǒng)組件的每個之間的電通信。跡線M還向半導體封裝的每個提供電力和地連接。在一些實施例中，半導體器件具有兩個封裝級。第一級封裝是一種用于將半導體小片機械和電附連到中間載體的技術。第二級封裝涉及將中間載體機械和電附連到PCB。在其它實施例中，半導體器件可以僅具有第一級封裝，其中將小片直接機械和電安裝到PCB。為了便于說明，在PCB 52上示出包括絲焊封裝56和倒裝芯片58的若干類型的第一級封裝。另外，包括球柵陣列(BGA) 60、凸塊芯片載體(BCC) 62、雙列直插封裝(DIP) 64、 平面柵格陣列(LGA)66、多芯片模塊(MCM)68、四邊扁平無引線封裝(QFN) 70和四邊扁平封裝72的若干類型的第二級封裝示為安裝在PCB 52上。取決于系統(tǒng)要求，采用第一和第二級封裝樣式的任何組合所配置的半導體封裝以及其它電子組件的任何組合能夠連接到PCB 52。在一些實施例中，電子裝置50包括單個附連半導體封裝，而其它實施例要求多個互連封裝。通過在單個襯底之上組合一個或多個半導體封裝，制造商能夠將預制組件加入電子裝置和系統(tǒng)中。由于半導體封裝包括復雜功能性，所以電子裝置能夠使用更低價組件和流水線制造過程來制造。所產(chǎn)生的裝置不太可能出故障并且制造價格不太高，從而對消費者帶來更低成本。圖加-2(示出示范半導體封裝。圖加示出安裝在PCB 52上的DIP 64的其它細節(jié)。半導體小片74包括有源區(qū)域，有源區(qū)域包含作為小片中形成并且按照小片的電氣設計電互連的有源器件、無源器件、導電層和介電層所實現(xiàn)的模擬或數(shù)字電路。例如，電路可包括一個或多個晶體管、二極管、電感器、電容器、電阻器以及在半導體小片74的有源區(qū)域中形成的其它電路元件。接觸片76是一層或多層導電材料，例如鋁(Al)、銅(Cu)、錫(Sn)、鎳 (Ni)、金(Au)或銀(Ag)，并且電連接到半導體小片74中形成的電路元件。在DIP 64的組裝期間，使用金-硅共晶層或者諸如熱環(huán)氧樹脂或環(huán)氧樹脂之類的粘合材料，將半導體小片74安裝到中間載體78。封裝主體包括絕緣封裝材料，例如聚合物或陶瓷。導體引線80 和絲焊82提供半導體小片74與PCB 52之間的電互連。封裝劑84沉積在封裝之上，用于通過防止水分和微粒進入封裝以及污染小片74或絲焊82而進行環(huán)境保護。圖2b示出安裝在PCB 52上的BCC 62的其它細節(jié)。使用底部填充劑(underfill) 或環(huán)氧樹脂粘合材料92將半導體小片88安裝在載體90之上。絲焊94提供接觸片96與 98之間的第一級封裝互連。模塑料或封裝劑100沉積在半導體小片88和絲焊94之上，以便為裝置提供物理支承和電絕緣。使用諸如電鍍或非電解鍍之類的適當金屬沉積過程在 PCB 52的表面之上形成接觸片102，以便防止氧化。接觸片102電連接到PCB 52中的一個或多個導電信號跡線討。凸塊104在BCC 62的接觸片98與PCB 52的接觸片102之間形成。圖2c中，采用倒裝芯片樣式第一級封裝將半導體小片58朝下安裝到中間載體 106。半導體小片58的有源區(qū)域108包含作為按照小片的電氣設計所形成的有源器件、無源器件、導電層和介電層所實現(xiàn)的模擬或數(shù)字電路。例如，電路可包括一個或多個晶體管、 二極管、電感器、電容器、電阻器以及有源區(qū)域108中的其它電路元件。半導體小片58通過凸塊110電和機械連接到載體106。BGA 60采用BGA樣式第二級封裝、使用凸塊112電和機械連接到PCB 52。半導體小片58通過凸塊110、信號線114和凸塊112電連接到PCB 52中的導電信號跡線54。 模塑料或封裝劑116沉積在半導體小片58和載體106之上，以便為裝置提供物理支承和電絕緣。倒裝芯片半導體器件提供從半導體小片58上的有源器件到PCB 52上的導電軌 (conduction track)的短導電通路，以便降低信號傳播距離、降低電容并且提高總電路性能。在另一個實施例中，半導體小片58能夠使用倒裝芯片樣式第一級封裝直接地機械和電連接到PCB 52，而無需中間載體106。圖3a示出具有諸如硅、鍺、砷化鎵、磷化銦或碳化硅之類的基本襯底材料122的半導體晶圓120，供結構支承。多個半導體小片或組件IM在晶圓120上形成，通過鋸道126 分隔，如上所述。圖北示出半導體晶圓120的一部分的截面圖。各半導體小片1 具有背面1 和有源表面130，其中包含作為小片中形成并且按照小片的電氣設計和功能電互連的有源器件、無源器件、導電層和介電層所實現(xiàn)的模擬或數(shù)字電路。例如，電路可包括一個或多個晶體管、二極管以及有源表面130中形成的其它電路元件，以便實現(xiàn)模擬電路或數(shù)字電路，例如數(shù)字信號處理器(DSP)、ASIC、存儲器或者其它信號處理電路。半導體小片IM還可包含用于RF信號處理的集成無源器件(IPD)，例如電感器、電容器和電阻器。在一個實施例中， 半導體小片124是倒裝芯片類型半導體小片。使用PVD、CVD、電鍍、非電解鍍過程或者其它適當金屬沉積過程，在有源表面130 之上形成導電層132。導電層132能夠是一層或多層Al、Cu、Sn、Ni、Au、Ag或者其它適當?shù)膶щ姴牧?。導電?32作為電連接到有源表面130上的電路的接觸片進行操作。凸塊134 在接觸片132上形成。圖3c中，使用鋸條或激光切割工具136，通過鋸道1 將半導體晶圓120切分為單獨半導體小片124。圖4a_4k相對于圖1和圖2a_2c來示出形成具有與半導體小片的垂直分隔的互連層中的電感器的過程。圖如示出包含諸如硅、聚合物、氧化鈹或者其它適當?shù)统杀緞傂圆牧现惖臅簳r或犧牲基本材料的襯底或載體140，供結構支承。在載體140之上形成界面層或雙面膠(double-sided tape) 142作為暫時粘合接合膜或蝕刻停止層。在界面層142之上形成可滲透粘合層144。在一個實施例中，可滲透粘合層144是B階材料。圖4b中，使用取放操作把來自圖3a_3c的半導體小片124定位在載體140之上并且安裝到載體140。凸塊134部分嵌入粘合層144中，以便留下半導體小片IM與粘合層144之間的間隙145，如圖如所示。在一個實施例中，半導體小片IM包含導電層146 (稍后用作電感器橋)以及作為有源表面130的一部分的模擬和數(shù)字電路148，如圖北所示。使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結或熱氧化，在半導體小片124的有源表面130和導電層146之上形成絕緣或介電層150。絕緣層150包含一層或多層二氧化硅 (SiO2)、氮化硅(Si3N4)、氧氮化硅(SiON)、五氧化二鉭(Ta2O5)、氧化鋁(Al2O3)、聚酰亞胺、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)或者其它適當介電材料。圖4d中，使用焊膏印刷、壓縮成型、轉印成型、液態(tài)封裝劑成型、真空層壓、旋涂或者其它適當涂敷器(applicator)將封裝劑或模塑料152沉積在半導體小片IM和粘合層 144之上。封裝劑152延伸在半導體小片IM與粘合層144之間。在一個實施例中，使用模底部填充(mold underfill, MUF)過程在壓力下將封裝劑152從分配針頭(dispensing needle)注入凸塊134周圍、在半導體小片124與粘合層144之間的間隙145中。真空輔助能夠吸取封裝劑152以幫助均勻分布。封裝劑152能夠是聚合物合成材料，例如具有填充劑的環(huán)氧樹脂、具有填充劑的環(huán)氧丙烯酸酯或者具有適當填充劑的聚合物。封裝劑152是非導電的，并且在環(huán)境方面保護半導體器件免受外部元素和污染物的影響。由于半導體小片IM與粘合層144之間的間隙145，半導體小片IM之下的封裝劑152的厚度為15-90微米(μ m)。圖如示出可選背面研磨操作，其中封裝劑152的表面154的一部分由研磨機156 去除，以便平面化封裝劑并且露出半導體小片124的背面1 供靜電放電(ESD)控制。圖4f中，通過化學蝕刻、機械剝離、CMP、機械研磨、熱烘焙、激光掃描或者濕式剝落，去除載體140、界面層142和粘合層144，以便從封裝劑152露出凸塊134。圖4g中，使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結或熱氧化，在封裝劑152中與表面巧4相對的表面160之上形成絕緣或介電層158。絕緣層158包含一層或多層Si02、 5士3隊、5丨(^、1^205^1203、聚酰亞胺、808、？80或者其它適當介電材料。絕緣層158的厚度為 5-50 μ m。去除絕緣層158的一部分，以便露出凸塊134。圖4h中，使用諸如PVD、CVD、濺射、電鍍和非電解鍍之類的形成圖案以及金屬沉積過程，將導電層162共形地涂敷在絕緣層158和外露凸塊134之上。導電層162能夠是一層或多層Al、Cu、Sn、Ni、Au、Ag或者其它適當?shù)膶щ姴牧?。導電?62能夠是跟隨絕緣層 158的輪廓的籽晶層，包括進入絕緣層的已去除部分之中以及外露凸塊134周圍。在另一個實施例中，導電層162是具有粘合層、阻擋層和籽晶或浸潤層的多金屬疊層。粘合層在絕緣層158和凸塊134之上形成，并且能夠是鈦(Ti)、氮化鈦(TiN)、鈦鎢(Tiff)、A1或鉻(Cr)。 阻擋層在粘合層之上形成，并且能夠是Ni、NiV、鉬(Pt)、鈀(Pd)、TiW或鉻銅(CrCu)。阻擋層阻止Cu擴散到小片的有源區(qū)域中。籽晶層在阻擋層之上形成，并且能夠是Cu、Ni、NiV, Au 或 Al ο在導電層162之上形成絕緣或光致抗蝕劑層164。通過蝕刻過程去除絕緣層164 的一部分，以便對導電層166a-16^!形成圖案。通過電鍍、非電解鍍或者其它適當金屬沉積過程，在絕緣層164的已去除部分中沉積導電材料。剩余絕緣層164以及絕緣層下面的導電層162通過蝕刻過程去除，從而留下作為一層或多層Al、CU、Sn、Ni、AU、Ag或者其它適當導電材料的導電層166a-16Mi，如圖4i所示。導電層166a-16Mi取決于半導體小片124的設計和功能而能夠是電公共或電絕緣的。
導電層166的單獨段在平面圖中能夠纏繞或盤繞，以便產(chǎn)生或呈現(xiàn)電感性質。 例如，導電層166d、166e、166f和166g構成纏繞或螺旋電感器翼(inductor wing)，如圖 4j所示。在部分或完全處于半導體小片124的占用面積之內(nèi)的互連層中設置電感器翼 166d-166g。電感器翼166d-166g通過導電層162、凸塊1；34和接觸片132電連接到導電層 146，導電層146作為電感器橋進行操作，以便將電感器翼電連接到模擬和數(shù)字電路148。由于半導體小片124之下的封裝劑152的厚度(15-90 μ m)和絕緣層158的厚度(5_50 μ m)， 電感器翼166d-166g與半導體小片IM分隔20-140μπι。在一個實施例中，電感器翼 166d-166g與半導體小片124分隔100 μ m。電感器翼166d_166g與半導體小片124之間的間隙降低渦流損耗，并且增加Q因子。圖4k中，使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結或熱氧化，在絕緣層158和導電層166之上形成絕緣或鈍化層168。絕緣層168包含一層或多層Si02、Si3N4、Si0N、Ta205、 Al2O3或者具有相似絕緣和結構性質的其它材料。去除絕緣層168的一部分，以便露出導電層 166a、166c 和 166h。使用蒸發(fā)、電鍍、非電解鍍、落球或絲網(wǎng)印刷過程，在外露導電層166a、166c和 166h之上沉積導電凸塊材料。凸塊材料能夠是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，其中具有可選助焊劑溶液。例如，凸塊材料能夠是共晶Sn/Pb、高鉛焊料或者無鉛焊料。 使用適當附連或接合過程將凸塊材料接合到導電層166。在一個實施例中，通過將材料加熱到其熔點之上，使凸塊材料回流以形成球珠或球形凸塊170。在一些應用中，使凸塊170第二次回流，以便改進到導電層166的電接觸。凸塊還能夠壓縮接合到導電層166。凸塊170 表示能夠在導電層166之上形成的一種類型的互連結構?；ミB結構還能夠使用螺柱凸塊、 微凸塊或者其它電互連。圖5a_5f示出具有包含諸如硅、聚合物、氧化鈹或者其它適當?shù)统杀緞傂圆牧现惖臅簳r或犧牲基本材料的襯底或載體172供結構支承的另一個實施例。圖fe中，在載體 172之上形成界面層或雙面膠(double-sided tape) 173作為暫時粘合接合膜或蝕刻停止層。采取晶圓形式來提供多個半導體小片174，與圖3a相似。各半導體小片174具有背面178和有源表面180，其中包含作為小片中形成并且按照小片的電氣設計和功能電互連的有源器件、無源器件、導電層和介電層所實現(xiàn)的模擬或數(shù)字電路。例如，電路可包括一個或多個晶體管、二極管以及有源表面180中形成的其它電路元件，以便實現(xiàn)模擬電路或數(shù)字電路，例如DSP、ASIC、存儲器或者其它信號處理電路。半導體小片174還可包含用于 RF信號處理的IPD，例如電感器、電容器和電阻器。使用PVD、CVD、電鍍、非電解鍍過程或者其它適當金屬沉積過程，在有源表面180 之上形成導電層182。導電層182能夠是一層或多層Al、Cu、Sn、Ni、Au、Ag或者其它適當?shù)膶щ姴牧稀щ妼?82稍后用作到作為有源表面180的一部分的模擬和數(shù)字電路188的電感器橋。使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結或熱氧化，在半導體小片124的有源表面180和導電層182之上形成絕緣或介電層190。絕緣層190包含一層或多層Si02、Si3N4、 SiON, Ta2O5, Al2O3、聚酰亞胺、BCB, PBO或者其它適當介電材料。使用PVD、CVD、電鍍、非電解鍍過程或者其它適當金屬沉積過程，在絕緣層190之上形成導電層192。導電層192能夠是一層或多層Al、Cu、Sn、Ni、Au、Ag或者其它適當?shù)膶щ姴牧?。導電?92電連接到導電層182以及模擬和數(shù)字電路188。通過鍍銅、焊球附連或絲焊在192和190上形成導電栓塞196。在采取晶圓形式時進行分割之前，參見圖3a-3b，使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、層壓、成型(molding)、 燒結或熱氧化，在絕緣層190和導電層192之上形成絕緣或介電層194并且露出導電栓塞 196。絕緣層194包含一層或多層SiO2, Si3N4, SiON, Ta2O5, Al2O3、聚酰亞胺、BCB、PBO或者其它適當介電材料。在一個實施例中，絕緣層194具有15-90 μ m的厚度，并且包含高電阻率材料，例如具有填充劑的聚合物材料。備選地，在采取晶圓形式時進行分割之前，使用激光打孔、機械打孔或深反應離子蝕刻(DRIE)，來形成通過絕緣層194的多個通孔。通孔向下延伸到導電層192。使用電鍍、 非電解鍍過程或者其它適當金屬沉積過程，采用Al、Cu、Sn、Ni、Au、Ag、Ti、W、多晶硅或者其它適當導電材料來填充通孔，以便形成ζ方向垂直互連導電栓塞196。導電栓塞196電連接到導電層192。導電層192為導電栓塞196提供對準容限(tolerance)。在分割半導體晶圓之后，與圖3c相似，使用取放操作將半導體小片174定位在載體172和界面層173之上并且安裝到載體172和界面層173。絕緣層194提供半導體小片 174與界面層173之間的15-90 μ m的間距或分隔198，如圖5b所示。圖5c中，使用焊膏印刷、壓縮成型、轉印成型、液態(tài)封裝劑成型、真空層壓、旋涂或者其它適當涂敷器將封裝劑或模塑料200沉積在半導體小片174和界面層173之上。封裝劑200能夠是聚合物合成材料，例如具有填充劑的環(huán)氧樹脂、具有填充劑的環(huán)氧丙烯酸酯或者具有適當填充劑的聚合物。封裝劑200是非導電的，并且在環(huán)境方面保護半導體器件免受外部元素和污染物的影響。能夠在可選背面研磨操作中去除封裝劑200的表面202的一部分，與圖如相似， 以便平面化封裝劑并且露出半導體小片174的背面178供ESD控制。圖5d中，通過化學蝕刻、機械剝離、CMP、機械研磨、熱烘焙、激光掃描或者濕式剝落，去除載體172和界面層173，以便露出導電栓塞196。使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結或熱氧化，在封裝劑200中與表面202相對的表面205之上形成絕緣或介電層204。絕緣層204包含一層或多層Si02、Si3N4, SiON, Τει205、Α1203、聚酰亞胺、BCB、PB0或者其它適當介電材料。絕緣層204的厚度為5-50 μ m。去除絕緣層204的一部分，以便露出導電栓塞196。圖^中，通過電鍍、非電解鍍或者其它適當金屬沉積過程，在絕緣層204之上形成作為段206a-206h的導電層206。導電層206a_20Mi包含一層或多層Al、Cu、Sn、Ni、Au、Ag 或者其它適當?shù)膶щ姴牧?。導電?06a-2(^h取決于半導體小片174的設計和功能而能夠是電公共或電絕緣的。導電層206的單獨段在平面圖中能夠纏繞或盤繞，以便產(chǎn)生或呈現(xiàn)電感性質。例如，導電層206d、206e、206f和206g構成纏繞或螺旋電感器翼，與圖4j相似。在部分或完全處于半導體小片174的占用面積之內(nèi)的互連層中設置電感器翼206d-206g。電感器翼206d-206g通過導電栓塞196和導電層192電連接到導電層182，導電層182作為電感器橋進行操作，以便將電感器翼電連接到模擬和數(shù)字電路188。由于絕緣層194的厚度 (15-90 μ m)和絕緣層204的厚度(5-50 μ m)，電感器翼206d_206g與半導體小片174分隔20-140 μ m0在一個實施例中，電感器翼206d-206g與半導體小片174分隔ΙΟΟμπι。電感器翼206d-206g與半導體小片174之間的分隔降低渦流損耗，并且增加Q因子。圖5f中，使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結或熱氧化，在絕緣層204和導電層206之上形成絕緣或鈍化層208。絕緣層208包含一層或多層Si02、Si3N4、Si0N、Ta205、 Al2O3或者具有相似絕緣和結構性質的其它材料。去除絕緣層208的一部分，以便露出導電層 206a,206c 和 206h。使用蒸發(fā)、電鍍、非電解鍍、落球或絲網(wǎng)印刷過程，在外露導電層206a、206c和 206h之上沉積導電凸塊材料。凸塊材料能夠是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，其中具有可選助焊劑溶液。例如，凸塊材料能夠是共晶Sn/Pb、高鉛焊料或者無鉛焊料。 使用適當附連或接合過程將凸塊材料接合到導電層206。在一個實施例中，通過將材料加熱到其熔點之上，使凸塊材料回流以形成球珠或球形凸塊210。在一些應用中，使凸塊210第二次回流，以便改進到導電層206的電接觸。凸塊還能夠壓縮接合到導電層206。凸塊210 表示能夠在導電層206之上形成的一種類型的互連結構?；ミB結構還能夠使用螺柱凸塊、 微凸塊或者其它電互連。圖6a_6g示出具有包含諸如硅、聚合物、氧化鈹或者其它適當?shù)统杀緞傂圆牧现惖臅簳r或犧牲基本材料的襯底或載體212供結構支承的另一個實施例。圖6a中，在載體 212之上形成界面層或雙面膠213作為暫時粘合接合膜或蝕刻停止層。采取晶圓形式來提供多個半導體小片214，與圖3a相似。各半導體小片214具有背面218和有源表面220，其中包含作為小片中形成并且按照小片的電氣設計和功能電互連的有源器件、無源器件、導電層和介電層所實現(xiàn)的模擬或數(shù)字電路。例如，電路可包括一個或多個晶體管、二極管以及有源表面220中形成的其它電路元件，以便實現(xiàn)模擬電路或數(shù)字電路，例如DSP、ASIC、存儲器或者其它信號處理電路。半導體小片214還可包含用于 RF信號處理的IPD，例如電感器、電容器和電阻器。使用PVD、CVD、電鍍、非電解鍍過程或者其它適當金屬沉積過程，在有源表面220 之上形成導電層222。導電層222能夠是一層或多層Al、Cu、Sn、Ni、Au、Ag或者其它適當?shù)膶щ姴牧?。導電?22稍后用作到作為有源表面220的一部分的模擬和數(shù)字電路228的電感器橋。使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結或熱氧化，在半導體小片214的有源表面220和導電層222之上形成絕緣或介電層230。絕緣層230包含一層或多層Si02、Si3N4、 SiON, Ta2O5, Al2O3、聚酰亞胺、BCB, PBO或者其它適當介電材料。使用PVD、CVD、電鍍、非電解鍍過程或者其它適當金屬沉積過程，在絕緣層230之上形成導電層232。導電層232能夠是一層或多層Al、Cu、Sn、Ni、Au、Ag或者其它適當?shù)膶щ姴牧?。導電?32電連接到導電層222。在采取晶圓形式時進行分割之前，參見圖3a_3b，在絕緣層230和導電層232之上形成犧牲層234。犧牲層234包含一層或多層干膜和背面研磨帶、液態(tài)光致抗蝕劑或保護膏。在一個實施例中，絕緣層234的厚度為15-90 μ m。在分割半導體晶圓之后，與圖3c相似，使用取放操作將半導體小片214定位在載體212和界面層213之上并且安裝到載體212和界面層213。犧牲層234提供半導體小片 214與界面層213之間的15-90 μ m的間距或分隔238，如圖6b所示。
圖6c中，使用焊膏印刷、壓縮成型、轉印成型、液態(tài)封裝劑成型、真空層壓、旋涂或者其它適當涂敷器將封裝劑或模塑料240沉積在半導體小片214和界面層213之上。封裝劑240能夠是聚合物合成材料，例如具有填充劑的環(huán)氧樹脂、具有填充劑的環(huán)氧丙烯酸酯或者具有適當填充劑的聚合物。封裝劑240是非導電的，并且在環(huán)境方面保護半導體器件免受外部元素和污染物的影響。能夠在可選背面研磨操作中去除封裝劑MO的表面M2的一部分，與圖如相似， 以便平面化封裝劑并且露出半導體小片214的背面218供ESD控制。圖6d中，通過化學蝕刻、機械剝離、CMP、機械研磨、熱烘焙、激光掃描或者濕式剝落，去除載體212、界面層213和犧牲層234，從而在半導體小片214之下留下空腔M6。圖6e中，使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結或熱氧化，在封裝劑MO中與表面242相對的表面2M之上形成絕緣或介電層252，并且形成到空腔246中。絕緣層252 包含一層或多層Si02、Si3N4, SiON, Ta2O5, Al2O3、聚酰亞胺、BCB, PBO或者其它適當介電材料。在一個實施例中，沉積作為單層或雙層介電材料的絕緣層252。絕緣層252的厚度為 5-50 μ m。去除絕緣層252的一部分，以便露出導電層232。圖6f中，通過電鍍、非電解鍍或者其它適當金屬沉積過程，在絕緣層252之上形成作為段256a-256h的導電層256。導電層256a_25Mi包含一層或多層Al、Cu、Sn、Ni、Au、Ag 或者其它適當?shù)膶щ姴牧?。例如，導電?56可包括Ti/Cu或TiW/Cu的籽晶層，其中選擇性鍍銅之后接著籽晶層濕式蝕刻。導電層256b和256f延伸到絕緣層252的已去除部分中， 以便接觸導電層232。導電層256a-25^!取決于半導體小片214的設計和功能而能夠是電公共或電絕緣的。導電層256的單獨段在平面圖中能夠纏繞或盤繞，以便產(chǎn)生或呈現(xiàn)電感性質。例如，導電層256d、256e、256f和256g構成纏繞或螺旋電感器翼，與圖4j相似。在部分或完全處于半導體小片214的占用面積之內(nèi)的互連層中設置電感器翼256d-256g。電感器翼 256d-256g通過導電層232電連接到導電層222，導電層222作為電感器橋進行操作，以便將電感器翼電連接到模擬和數(shù)字電路228。由于絕緣層252的厚度，電感器翼256d-256g與半導體小片214分隔25-160 μ m。在一個實施例中，電感器翼256d_256g與半導體小片214 分隔120 μ m。電感器翼256d-256g與半導體小片214之間的分隔降低渦流損耗，并且增加 Q因子。圖6g中，使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結或熱氧化，在絕緣層252和導電層256之上形成絕緣或鈍化層258。絕緣層258包含一層或多層Si02、Si3N4、Si0N、Ta205、 Al2O3或者具有相似絕緣和結構性質的其它材料。去除絕緣層258的一部分，以便露出導電層 256a,256c 和 256h。使用蒸發(fā)、電鍍、非電解鍍、落球或絲網(wǎng)印刷過程，在外露導電層256a、256c和 256h之上沉積導電凸塊材料。凸塊材料能夠是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，其中具有可選助焊劑溶液。例如，凸塊材料能夠是共晶Sn/Pb、高鉛焊料或者無鉛焊料。 使用適當附連或接合過程將凸塊材料接合到導電層256。在一個實施例中，通過將材料加熱到其熔點之上，使凸塊材料回流以形成球珠或球形凸塊260。在一些應用中，使凸塊260第二次回流，以便改進到導電層256的電接觸。凸塊還能夠壓縮接合到導電層256。凸塊沈0 表示能夠在導電層256之上形成的一種類型的互連結構?；ミB結構還能夠使用螺柱凸塊、微凸塊或者其它電互連。圖7a_7e延續(xù)圖6d來示出另一個實施例，其中空腔246通過剝落犧牲保護層234 來露出半導體小片214。在采取晶圓形式時，使用蒸發(fā)、電鍍、非電解鍍、落球或絲網(wǎng)印刷過程，在空腔M6中的外露導電層232之上沉積導電凸塊材料，如圖7a所示。凸塊材料能夠是Al、Sn、Ni、Au、Ag、inKBi、Cu、焊料及其組合，其中具有可選助焊劑溶液。例如，凸塊材料能夠是共晶Sn/Pb、高鉛焊料或者無鉛焊料。使用適當附連或接合過程將凸塊材料接合到導電層232。在一個實施例中，通過將材料加熱到其熔點之上，使凸塊材料回流以形成球珠或球形凸塊270。在一些應用中，使凸塊270第二次回流，以便改進到導電層232的電接觸。 凸塊還能夠壓縮接合到導電層232。凸塊270表示能夠在導電層232之上形成的一種類型的互連結構?；ミB結構還能夠使用螺柱凸塊、微凸塊或者其它電互連。圖7b示出一個實施例，其中在采取晶圓形式時，背面研磨帶262和保護襯墊264 在凸塊270和絕緣層230之上形成。在一個實施例中，帶262能夠是耐熱樹脂。背面研磨帶262和保護襯墊264在背面研磨與分割操作期間提供結構支承，如圖3c和圖如所示。圖7c中，使用PVD、CVD、絲網(wǎng)印刷、噴涂、旋涂、燒結或熱氧化，在封裝劑MO中與表面242相對的表面274之上形成絕緣或介電層272，并且形成到凸塊270之上的空腔246 中。絕緣層272包含一層或多層Si02、Si3N4, SiON, Ta2O5, Al2O3、聚酰亞胺、BCB, PBO或者其它適當介電材料。在一個實施例中，沉積作為單層或雙層介電材料的絕緣層272。絕緣層 272的厚度為5-50 μ m。去除絕緣層272的一部分，以便露出凸塊270。圖7d中，通過電鍍、非電解鍍或者其它適當金屬沉積過程，在絕緣層272之上形成作為段276a-276h的導電層276。導電層276a_27Mi包含一層或多層Al、Cu、Sn、Ni、Au、Ag 或者其它適當?shù)膶щ姴牧?。例如，導電?76可包括Ti/Cu或TiW/Cu的籽晶層，其中選擇性鍍銅之后接著籽晶層濕式蝕刻。導電層276b和276f延伸到絕緣層272的已去除部分中， 以便接觸凸塊270。導電層276a-27^!取決于半導體小片214的設計和功能而能夠是電公共或電絕緣的。導電層276的單獨段在平面圖中能夠纏繞或盤繞，以便產(chǎn)生或呈現(xiàn)電感性質。例如，導電層276d、276e、276f和276g構成纏繞或螺旋電感器翼，與圖4j相似。在部分或完全處于半導體小片214的占用面積之內(nèi)的互連層中設置電感器翼276d-276g。電感器翼 276d-276g通過凸塊270和導電層232電連接到導電層222，導電層222作為電感器橋進行操作，以便將電感器翼電連接到模擬和數(shù)字電路228。由于絕緣層272的厚度，電感器翼 276d-276g與半導體小片214分隔25-160 μ m。在一個實施例中，電感器翼276d_276g與半導體小片214分隔120 μ m。電感器翼276d_276g與半導體小片214之間的分隔降低渦流損耗，并且增加Q因子。圖7e中，使用PVD、CVD、絲網(wǎng)印刷、旋涂、噴涂、燒結或熱氧化，在絕緣層272和導電層276之上形成絕緣或鈍化層278。絕緣層278包含一層或多層Si02、Si3N4、Si0N、Ta205、 Al2O3或者具有相似絕緣和結構性質的其它材料。去除絕緣層278的一部分，以便露出導電層 276a,276c 和 276h。使用蒸發(fā)、電鍍、非電解鍍、落球或絲網(wǎng)印刷過程，在外露導電層276a、276c和 276h之上沉積導電凸塊材料。凸塊材料能夠是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，其中具有可選助焊劑溶液。例如，凸塊材料能夠是共晶Sn/Pb、高鉛焊料或者無鉛焊料。使用適當附連或接合過程將凸塊材料接合到導電層276。在一個實施例中，通過將材料加熱到其熔點之上，使凸塊材料回流以形成球珠或球形凸塊觀0。在一些應用中，使凸塊觀0第二次回流，以便改進到導電層276的電接觸。凸塊還能夠壓縮接合到導電層276。凸塊觀0 表示能夠在導電層276之上形成的一種類型的互連結構?；ミB結構還能夠使用螺柱凸塊、 微凸塊或者其它電互連。 雖然詳細說明了本發(fā)明的一個或多個實施例，但是熟練的技術人員會理解，可進行對那些實施例的修改和適配，而沒有背離以下權利要求書中提出的本發(fā)明的范圍。
權利要求
1.一種制作半導體器件的方法，包括 提供載體；在所述載體之上形成粘合層；提供具有在半導體小片的有源表面之上形成的多個凸塊的所述半導體小片； 將所述半導體小片安裝到所述載體，其中所述凸塊部分設置在所述粘合層中，以便形成所述半導體小片與粘合層之間的間隙；將封裝劑沉積在所述半導體小片之上以及所述半導體小片與粘合層之間的所述間隙中；去除所述載體和粘合層，以便從所述封裝劑露出所述凸塊； 在所述封裝劑之上形成絕緣層；以及以纏繞配置在所述絕緣層之上形成第一導電層以呈現(xiàn)電感性質，并且所述第一導電層電連接到所述凸塊，所述第一導電層具有由所述間隙中的所述封裝劑和所述絕緣層所確定的與所述半導體小片的分隔。
2.如權利要求1所述的方法，還包括去除所述絕緣層的一部分，以便露出所述凸塊；以及在形成所述第一導電層之前，在所述絕緣層和凸塊之上形成第二導電層，所述第二導電層跟隨所述絕緣層和凸塊的輪廓。
3.如權利要求1所述的方法，其中，所述第一導電層與所述半導體小片分隔20-140微米。
4.一種制作半導體器件的方法，包括 提供半導體小片；在所述半導體小片的第一表面之上形成第一絕緣層； 將封裝劑沉積在所述半導體小片中與所述第一表面相對的第二表面之上； 在所述半導體小片的所述第一表面之上形成第二絕緣層；以及按照纏繞配置在所述第二絕緣層之上形成第一導電層以呈現(xiàn)電感性質，所述第一導電層與所述半導體小片具有分隔。
5.如權利要求4所述的方法，其中，提供所述半導體小片包括 在所述半導體小片的所述第一表面上形成電路；以及在所述半導體小片的所述第一表面之上形成第二導電層，從而電連接所述第一導電層和所述電路。
6.如權利要求4所述的方法，其中，所述第一導電層部分設置在所述半導體小片的占用面積中。
7.如權利要求4所述的方法，還包括在形成所述第二絕緣層之前去除所述第一絕緣層；以及形成通過所述第二絕緣層的多個導電通孔。
8.一種半導體器件，包括 半導體小片；在所述半導體小片的第一表面之上形成的第一絕緣層； 在所述半導體小片中與所述第一表面相對的第二表面之上沉積的封裝劑；在所述半導體小片的所述第一表面之上形成的第二絕緣層；以及按照纏繞配置在所述第二絕緣層之上形成以呈現(xiàn)電感性質的第一導電層，所述第一導電層與所述半導體小片具有分隔。
9.如權利要求8所述的半導體器件，其中，所述第一導電層與所述半導體小片分隔 20-140 微米。
10.如權利要求8所述的半導體器件，還包括通過所述第一絕緣層所形成的多個導電通孑L。
全文摘要
半導體器件具有在載體之上形成的粘合層。半導體小片具有在半導體小片的有源表面之上形成的凸塊。將半導體小片安裝到載體，其中凸塊部分設置在粘合層中，以便形成半導體小片與粘合層之間的間隙。將封裝劑沉積在半導體小片之上以及半導體小片與粘合層之間的間隙中。去除載體和粘合層，以便從封裝劑露出凸塊。絕緣層在封裝劑之上形成。按照纏繞配置在絕緣層之上形成導電層以呈現(xiàn)電感性質，并且所述導電層電連接到凸塊。導電層部分設置在半導體小片的占用面積中。導電層具有由間隙和絕緣層所確定的與半導體小片的分隔。
文檔編號H01L21/60GK102543779SQ20111042975
公開日2012年7月4日 申請日期2011年12月9日 優(yōu)先權日2010年12月10日
發(fā)明者方建敏, 林耀劍, 陳康 申請人:新科金朋有限公司