專利名稱：制作半導體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造工藝，尤其涉及一種制作半導體器件的方法。
背景技術(shù)：
隨著柵極尺寸縮短至幾十納米，柵氧化物層的厚度降至3nm以下，引發(fā)了柵極電阻過大、柵泄漏增大以及多晶硅柵出現(xiàn)空乏現(xiàn)象等問題。因此，人們又將目光重新投向金屬柵極技術(shù)，金屬柵極技術(shù)采用具有較低電阻的金屬作為柵極，并且采用具有較大介電常數(shù)的材料作為柵介電層。金屬柵極技術(shù)包括先形成柵(Gate-first)工藝和后形成柵(Gate-last)工藝。Gate-first工藝是指在對硅片進行漏/源區(qū)離子注入以及隨后的高溫退火步驟之前形成金屬柵極，Gate-1ast工藝則與之相反。由于Gate-first工藝中金屬柵極需經(jīng)受高溫工序，因此該工藝可能會引起熱穩(wěn)定性、閾值電壓漂移和柵堆疊層再生長等問題，這對于PMOS來說是非常嚴重的問題。在Gate-1ast工藝中，由于N型晶體管和P型晶體管需要具有不同的功函數(shù)金屬層，因此，通常需要分別形成N型晶體管的金屬柵極和P型晶體管的金屬柵極。圖1A-1DS采用現(xiàn)有技術(shù)的Gate-1ast工藝形成半導體器件過程中各步驟的剖視圖。如圖1A所示，提供半導體襯底100。半導體襯底100上形成有用于形成N型金屬柵極的第一偽柵極101和用于形成P型金屬柵極的第二偽柵極102。在半導體襯底300上以及第一偽柵極101和第二偽柵極102的兩側(cè)還形成有應(yīng)力層103。在應(yīng)力層103上形成有層間介電層104。如圖1B所示，去除第二偽柵極102，以形成第二填充開口 105。如圖1C所示，在第二填充開口 105內(nèi)形成P型金屬柵極106。如圖1D所示，去除第一偽柵極101，以形成第一填充開口 107。然后，在該第一填充開口 107內(nèi)填充金屬即可以形成N型金屬柵極。然而，在P型金屬柵極106形成之后，需要去除第一偽柵極101以形成第一填充開口 107，并且在第一填充開口 107內(nèi)填充金屬之前還需要對其執(zhí)行清洗步驟。在這些過程中，刻蝕氣體和/或清洗溶液很容易損壞P型金屬柵極106，而導致整個半導體器件失效。此外，在形成P型金屬柵極106時需要進行一次化學機械研磨工藝，而在形成N型金屬柵極時，該P型金屬柵極106還需要再執(zhí)行一次化學機械研磨工藝，兩次化學機械研磨工藝很難控制P型金屬柵極106的高度損失。因此，目前急需一種制作半導體器件的方法，以解決上述問題。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進一步詳細說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種制作半導體器件的方法，包括:a)提供半導體襯底，所述半導體襯底上形成有層間介電層，所述層間介電層中形成有第一填充開口和第二填充開口，所述第一填充開口和所述第二填充開口分別用于形成N型金屬柵極和P型金屬柵極山)在所述層間介電層上以及所述第一填充開口和所述第二填充開口內(nèi)依次形成第一功函數(shù)層和第一碳基材料層，并執(zhí)行平坦化工藝去除所述第一填充開口和所述第二填充開口以外的所述第一功函數(shù)層和所述第一碳基材料層；c)在所述層間介電層、所述第一功函數(shù)層和所述第一碳基材料層上形成蓋層；d)去除所述第一填充開口上的所述蓋層以及所述第一填充開口內(nèi)的所述第一功函數(shù)層和所述第一碳基材料層；e)在所述第一填充開口內(nèi)以及所述蓋層上依次形成第二功函數(shù)層和第二碳基材料層；f)執(zhí)行平坦化工藝至露出所述第一碳基材料層；g)去除所述第一碳基材料層和所述第二碳基材料層，以形成第一開口和第二開口 ；以及h)在所述第一開口和所述第二開口內(nèi)填充柵極材料層，以分別形成所述N型金屬柵極和所述P型金屬柵極。優(yōu)選地，所述第一功函數(shù)層和所述第二功函數(shù)層中的一個為N型金屬柵極的功函數(shù)層，另一個為P型金屬柵極的功函數(shù)層。優(yōu)選地，所述第一功函數(shù)層和所述第二功函數(shù)層是由TiN、TaN、TiAl和Ta中的一種或多種形成的。優(yōu)選地，所述蓋層是由TiN、T1、TaN、Ta、TiAl、SiN、Si02、SiCN 和 SiON 中的一種或多種形成的。優(yōu)選地，所述第一填充開口和所述第二填充開口中形成有高介電常數(shù)層和位于所述高介電常數(shù)層上的保護層。優(yōu)選地，所述保護層是由TiN形成的。優(yōu)選地，在所述半導體襯底的表面和所述高介電常數(shù)層之間還形成有界面層。優(yōu)選地，所述第一碳基材料層和所述第二碳基材料層是由無定形碳、鉆石類材料和碳基聚合物中的一種或多種形成的。優(yōu)選地，所述柵極材料層是由Al和/或TiAl形成的。優(yōu)選地，在所述層間介電層中形成有第一填充開口和第二填充開口的步驟包括:在所述半導體襯底上形成第一偽柵極和第二偽柵極、以及包圍所述第一偽柵極和所述第二偽柵極的所述層間介電層；蝕刻去除所述第一偽柵極和所述第二偽柵極，以形成所述第一填充開口和所述第二填充開口。綜上所示，本發(fā)明的方法在刻蝕工藝之后再分別形成金屬柵極的柵極材料層，因此可以避免后續(xù)的刻蝕工藝和清洗工藝對金屬柵極造成損傷，進而有效地避免半導體器件失效。此外，由于本發(fā)明的金屬柵極僅經(jīng)過一道化學機械研磨工藝，因此較容易控制金屬柵極的高度損失。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖1A-1D為采用現(xiàn)有技術(shù)的Gate-1ast工藝形成半導體器件過程中各步驟的剖視圖；圖2為根據(jù)本發(fā)明一個實施方式制作半導體器件工藝流程圖；圖3A-3J為根據(jù)本發(fā)明一個實施方式制作半導體器件工藝流程中各步驟所獲得的器件的剖視圖。
具體實施例方式接下來，將結(jié)合附圖更加完整地描述本發(fā)明，附圖中示出了本發(fā)明的實施例。但是，本發(fā)明能夠以不同形式實施，而不應(yīng)當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。應(yīng)當明白，當元件或?qū)颖环Q為“在…上”、“與…相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，當元件被稱為“直接在…上”、“與…直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)?。圖2示出了根據(jù)本發(fā)明一個實施方式制作半導體器件工藝流程圖，圖3A-3J示出了根據(jù)本發(fā)明一個實施方式制作半導體器件工藝流程中各步驟所獲得的器件的剖視圖。應(yīng)當注意的是，半導體器件中的部分器件結(jié)構(gòu)可以由CMOS制作流程來制造，因此在本發(fā)明的方法之前、之中或之后可以提供額外的工藝，且其中某些工藝在此僅作簡單的描述。下面將結(jié)合圖2和圖3A-3J來詳細說明本發(fā)明的制作方法。執(zhí)行步驟201，提供半導體襯底，該半導體襯底上形成有層間介電層，該層間介電層中形成有第一填充開口和第二填充開口，第一填充開口和第二填充開口分別用于形成N型金屬柵極和P型金屬柵極。如圖3A-3B所示，半導體襯底300可以為以下所提到的材料中的至少一種:娃、砷化鎵、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。在半導體襯底300中可以形成有摻雜區(qū)域(未示出)，例如N型阱區(qū)和P型阱區(qū)。此外，半導體襯底300中還可以包括隔離結(jié)構(gòu)320，例如淺溝槽隔離(STI)結(jié)構(gòu)等`，隔離結(jié)構(gòu)320可以由氧化硅、氮化硅、氮氧化硅、氟摻雜玻璃和/或其它現(xiàn)有的低介電常數(shù)材料形成。如圖3A所示，半導體襯底300上形成有第一偽柵極301A和第二偽柵極301B，其中，第一偽柵極301A和第二偽柵極301B中的一個用于形成N型金屬柵極，另一個用于形成P型金屬柵極。第一偽柵極301A和第二偽柵極301B的材料可以為本領(lǐng)域中常用的形成偽柵極的材料，例如多晶硅。在此分別僅用一個第一偽柵極301A和一個第二偽柵極301B來表示用于形成N型金屬柵極和P型金屬柵極的偽柵極。在半導體襯底300上、第一偽柵極30IA和第二偽柵極30IB的周圍還形成有層間介電層303。層間介電層303可包含由高深寬比(HARP)和/或高密度等離子體(HDP)沉積工藝形成的氧化物。此外，在半導體襯底300與層間介電層303之間以及第一偽柵極301A和第二偽柵極301B與層間介電層303之間還可以形成有的應(yīng)力層302，以提高溝道內(nèi)載流子的遷移率。圖3A所示的結(jié)構(gòu)可以材料本領(lǐng)域內(nèi)常用的方法來形成，因此不再詳述。在形成完第一偽柵極30IA和第二偽柵極30IB之后，可以進行額外的CMOS工藝來形成N型晶體管和P型晶體管內(nèi)各種公知的元件，例如包括淺摻雜區(qū)、源/漏極區(qū)、間隙壁、P型晶體管的硅鍺元件、硅化物、接觸孔刻蝕停止層(CESL)等。
如圖3B所示，去除第一偽柵極301A和第二偽柵極301B，以在層間介電層303中形成第一填充開口 304A和第二填充開口 304B。相應(yīng)地，第一填充開口 304A和第二填充開口 304B分別用于形成N型金屬柵極和P型金屬柵極。去除第一偽柵極301A和第二偽柵極301B的方法可以為干法刻蝕，也可以為濕法刻蝕。作為示例，使用干法刻蝕去除第一偽柵極301A和第二偽柵極301B，其中，干法刻蝕所使用的刻蝕氣體為含F(xiàn)或含Cl的氣體。此外，在第一填充開口 304A和第二填充開口 304B中形成有高介電常數(shù)層(未示出)和位于該高介電常數(shù)層上的保護層(未示出)，也就是說，在未去除第一偽柵極301A和第二偽柵極301B時，高介電常數(shù)層和保護層位于半導體襯底300與第一偽柵極301A和第二偽柵極301B之間。其中，高介電常數(shù)層的厚度可以為10-30埃，高介電常數(shù)層可包含氧化鉿(HfOx)，或者選擇性地包含HfSiOx、HfSiON, HfTaO, HfTiO, HfZrO或前述的組合。保護層可以是由TiN形成的，以保護高介電常數(shù)層在后續(xù)工藝中免受損傷。進一步，在半導體襯底300的表面與所述高介電常數(shù)層之間還形成有界面層。該界面層可包含氧化硅層(例如，由熱氧化法或化學氧化法形成的)，其厚度可以為5-10埃。執(zhí)行步驟202，在層間介電層上以及第一填充開口和第二填充開口內(nèi)依次形成第一功函數(shù)層和第一碳基材料層，并執(zhí)行平坦化工藝去除第一填充開口和第二填充開口以外的第一功函數(shù)層和第一碳基材料層。如圖3C所示，在層間介電層303上以及第一填充開口 304A和第二填充開口 304B內(nèi)依次形成第一功函數(shù)層305和第一碳基材料層306。第一功函數(shù)層305填充第一填充開口 304A和第二填充開口 304B的一部分，其余部分使用第一碳基材料層306來填充。第一功函數(shù)層305可以是由TiN、TaN, TiAl和Ta中的一種或多種形成的。第一功函數(shù)層305為N型金屬柵極的功函數(shù)層或P型金屬柵極的功函數(shù)層，相應(yīng)地，后續(xù)工藝中形成的第二功函數(shù)層將與第一功函數(shù)層305具有不同的類型。第一碳基材料層306可以是由無定形碳、鉆石類材料和碳基聚合物中的一種或多種形成的。第一碳基材料層306可以是通過旋涂(spin-off)工藝、化學氣相沉積工藝或物理氣相沉積工藝等形成的。如圖3D所示，執(zhí)行平坦化工藝去除第一填充開口 304A和第二填充開口 304B以外的第一功函數(shù)層305和第一碳基材料層306。所述平坦化工藝可以是化學機械研磨(CMP)工藝。執(zhí)行步驟203，在層間介電層、第一功函數(shù)層和第一碳基材料層上形成蓋層。如圖3E所不,在層間介電層303、第一功函數(shù)層305和第一碳基材料層306上形成蓋層 307。蓋層 307 可以是由 TiN、T1、TaN、Ta、TiAl、SiN、SiO2, SiCN 和 SiON 中的一種或多種形成的。蓋層307可以通過化學氣相沉積工藝或物理氣相沉積工藝等形成。執(zhí)行步驟204，去除第一填充開口上的蓋層以及第一填充開口內(nèi)的第一功函數(shù)層和第一碳基材料層。如圖3F所示，去除第一填充開口 304A上的蓋層307以及第一填充開口 304A內(nèi)的第一功函數(shù)層305和第一碳基材料層306。本領(lǐng)域的技術(shù)人員可以采用現(xiàn)有的方法來去除上述結(jié)構(gòu)，例如，包括:在圖3E所示的半導體器件結(jié)構(gòu)上形成掩膜層，該掩膜層中具有暴露第一填充開口 304A的開口 ；分別執(zhí)行刻蝕工藝以去除蓋層307、第一功函數(shù)層305和第一碳基材料層306 ;以及去除該掩膜層，以得到圖3F所示的半導體器件結(jié)構(gòu)。執(zhí)行步驟205，在第一填充開口內(nèi)以及蓋層上依次形成第二功函數(shù)層和第二碳基材料層。如圖3G所示，在第一填充開口 304A內(nèi)以及蓋層307上依次形成第二功函數(shù)層308和第二碳基材料層309。第二功函數(shù)層308填充第一填充開口 304A的一部分，其余部分使用第二碳基材料層309來填充。第二功函數(shù)層308可以是由TiN、TaN、TiAl和Ta中的一種或多種形成的。第二碳基材料層309可以是由無定形碳、鉆石類材料和碳基聚合物中的一種或多種形成的。第二碳基材料層309可以是通過旋涂(spin-off)工藝、化學氣相沉積工藝或物理氣相沉積工藝等形成的。第一碳基材料層306和第二碳基材料層309可以是由相同的材料形成的，也可以是由不同的材料形成的。為了使N型金屬柵極和P型金屬柵極具有不同的功函數(shù)，第一功函數(shù)層305和第二功函數(shù)層308可以由不同的材料來形成，或者可以通過使第一功函數(shù)層305和第二功函數(shù)層308具有不同的厚度以具有不同的功函數(shù)。作為示例，第一功函數(shù)層305和第二功函數(shù)層308可以是由氮化鈦形成的，如果第一功函數(shù)層305作為P型金屬柵極的功函數(shù)層的話，其厚度可以約為50-100埃，則第二功函數(shù)層308的厚度可以小于第一功函數(shù)層305的厚度，并經(jīng)熱處理工藝調(diào)整其功函數(shù)。執(zhí)行步驟206，執(zhí)行平坦化工藝至露出第一碳基材料層。如圖3H所示，執(zhí)行平坦化工藝至露出第一碳基材料層306，即去除第一填充開口304A和第二填充開口 304B以外的第二功函數(shù)層308、第二碳基材料層309和蓋層307。所述平坦化工藝可以是化學機械研磨工藝。執(zhí)行步驟207，去除第一碳基材料層和第二碳基材料層，以形成第一開口和第二開□。如圖31所示，去除第一碳基材料層306和第二碳基材料層309，以形成第一開口310A和第二開口 310B?？梢圆捎没一姆绞絹砣コ谝惶蓟牧蠈?06和第二碳基材料層309，并且不會對層間介電層303造成損傷。執(zhí)行步驟208，在第一開口和第二開口內(nèi)填充柵極材料層，以分別形成N型金屬柵極和P型金屬柵極。如圖3J所示，在第一開口 310A和第二開口 310B內(nèi)填充柵極材料層311，以分別形成金屬柵極312A和312B。金屬柵極312A包括第二功函數(shù)層308和柵極材料層311，金屬柵極312B包括第一功函數(shù)層305和柵極材料層311。其中，金屬柵極312A和312B中的一個為N型金屬柵極，另一個為P型金屬柵極。柵極材料層可以是由Al和/或TiAl形成的。當在第一填充開口內(nèi)的第二功函數(shù)層308為N型金屬柵極的功函數(shù)層，而在第二填充開口內(nèi)的第一功函數(shù)層305為P型金屬柵極的功函數(shù)層時，金屬柵極312A為N型金屬柵極，金屬柵極312B為P型金屬柵極；反之亦然。綜上所示，本發(fā)明的方法在刻蝕工藝之后再分別形成金屬柵極的柵極材料層，因此可以避免后續(xù)的刻蝕工藝和清洗工藝對金屬柵極造成損傷，進而有效地避免半導體器件失效。此外，由于本發(fā)明的金屬柵極僅經(jīng)過一道化學機械研磨工藝，因此較容易控制金屬柵極的高度損失。本發(fā)明已經(jīng)通過上述實施例進行了說明，但應(yīng)當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種制作半導體器件的方法，包括: a)提供半導體襯底，所述半導體襯底上形成有層間介電層，所述層間介電層中形成有第一填充開口和第二填充開口，所述第一填充開口和所述第二填充開口分別用于形成N型金屬柵極和P型金屬柵極； b)在所述層間介電層上以及所述第一填充開口和所述第二填充開口內(nèi)依次形成第一功函數(shù)層和第一碳基材料層，并執(zhí)行平坦化工藝去除所述第一填充開口和所述第二填充開口以外的所述第一功函數(shù)層和所述第一碳基材料層； c)在所述層間介電層、所述第一功函數(shù)層和所述第一碳基材料層上形成蓋層； d)去除所述第一填充開口上的所述蓋層以及所述第一填充開口內(nèi)的所述第一功函數(shù)層和所述第一碳基材料層； e)在所述第一填充開口內(nèi)以及所述蓋層上依次形成第二功函數(shù)層和第二碳基材料層； f)執(zhí)行平坦化工藝至露出所述第一碳基材料層； g)去除所述第一碳基材料層和所述第二碳基材料層，以形成第一開口和第二開口；以及 h)在所述第一開口和所述第二開口內(nèi)填充柵極材料層，以分別形成所述N型金屬柵極和所述P型金屬柵極。
2.如權(quán)利要求1所述的方法，其特征在于，所述第一功函數(shù)層和所述第二功函數(shù)層中的一個為N型金屬柵極的功函數(shù)層，另一個為P型金屬柵極的功函數(shù)層。
3.如權(quán)利要求2所述的方法，其特征在于，所述第一功函數(shù)層和所述第二功函數(shù)層是由TiN、TaN、TiAl和Ta中的一種或多種形成的。
4.如權(quán)利要求1所述的方法，其特征在于，所述蓋層是由TiN、T1、TaN、Ta、TiAl、SiN、Si02、SiCN和SiON中的一種或多種形成的。
5.如權(quán)利要求1所述的方法，其特征在于，所述第一填充開口和所述第二填充開口中形成有高介電常數(shù)層和位于所述高介電常數(shù)層上的保護層。
6.如權(quán)利要求5所述的方法，其特征在于，所述保護層是由TiN形成的。
7.如權(quán)利要求5所述的方法，其特征在于，在所述半導體襯底的表面和所述高介電常數(shù)層之間還形成有界面層。
8.如權(quán)利要求1所述的方法，其特征在于，所述第一碳基材料層和所述第二碳基材料層是由無定形碳、鉆石類材料和碳基聚合物中的一種或多種形成的。
9.如權(quán)利要求1所述的方法，其特征在于，所述柵極材料層是由Al和/或TiAl形成的。
10.如權(quán)利要求1所述的方法，其特征在于，在所述層間介電層中形成有第一填充開口和第二填充開口的步驟包括: 在所述半導體襯底上形成第一偽柵極和第二偽柵極、以及包圍所述第一偽柵極和所述第二偽柵極的所述層間介電層； 蝕刻去除所述第一偽柵極和所述第二偽柵極，以形成所述第一填充開口和所述第二填充開口。
全文摘要
本發(fā)明公開了一種制作半導體器件的方法，包括提供其上形成有層間介電層的半導體襯底，層間介電層中形成有第一和第二填充開口；在層間介電層上以及第一和第二填充開口內(nèi)依次形成第一功函數(shù)層和第一碳基材料層，并執(zhí)行平坦化工藝；在層間介電層、第一功函數(shù)層和第一碳基材料層上形成蓋層；去除第一填充開口上的蓋層以及第一填充開口內(nèi)的第一功函數(shù)層和第一碳基材料層；在第一填充開口內(nèi)以及蓋層上依次形成第二功函數(shù)層和第二碳基材料層；執(zhí)行平坦化工藝；去除第一碳基材料層和第二碳基材料層以形成第一和第二開口；以及在第一開口和第二開口內(nèi)填充柵極材料層以分別形成N型和P型金屬柵極。本發(fā)明的方法可以避免后續(xù)工藝對金屬柵極造成損傷。
文檔編號H01L21/28GK103177944SQ20111042831
公開日2013年6月26日 申請日期2011年12月20日 優(yōu)先權(quán)日2011年12月20日
發(fā)明者洪中山 申請人:中芯國際集成電路制造(上海)有限公司