專利名稱：使用硅通孔的天線的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成 電路，更具體地來說，涉及天線。
背景技術(shù)：
與集成電路的其他部件相比較，傳統(tǒng)芯片平面倒F型天線(PIFA)占用相對較大的面積，例如，對應(yīng)在從IGHz至30GHz的頻率范圍內(nèi)的應(yīng)用。與印刷電路板(PCB)天線相比較，芯片天線具有性能問題。對于一些芯片天線來說，基板用作初始地(initial ground),并且具有高介電常數(shù)L，從而趨于中斷微波信號?？梢詫⑦@些天線用于從管芯至管芯、從管芯至PCB、或者從管芯至自由空間傳輸，從而替換結(jié)合引線、在管芯與管芯或管芯與PCB之間的互連、或者自由空間本身的天線。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明提供了一種天線，包括基板；頂板，位于基板的上方；至少一條饋線，連接至頂板，每條饋線包括穿過基板的第一硅通孔TSV結(jié)構(gòu)；以及至少一條地線，連接至頂板，每條地線包括穿過基板的第二硅通孔TSV結(jié)構(gòu)，其中，頂板為電導(dǎo)體，至少一條饋線被配置為傳送射頻信號，并且至少一條地線被配置為接地。頂板包括多個金屬層。該天線進一步包括接地板，位于基板的下方，其中，接地板為電導(dǎo)體，并且連接至至少一條地線。其中，接地板包括多個金屬層。其中，至少一條地線被設(shè)置在頂板的邊緣。其中，至少一條地線被設(shè)置為與頂板的中心鄰近。其中，至少一條地線被配置為一個陣列或者一條直線。其中，至少一條饋線被配置為一個陣列或者一條直線。其中，在使用第一 TSV結(jié)構(gòu)的3維封裝中，至少一條饋線連接至堆疊在基板的下方的另一管芯。其中，使用微結(jié)合引線將至少一條饋線連接至另一管芯。其中，頂板具有矩形。其中，頂板在矩形的內(nèi)部具有插槽。此外，本發(fā)明提供了一種實施天線的方法，包括穿過基板為天線的饋線形成第一硅通孔TSV ;穿過基板為天線的地線形成第二硅通孔TSV ;以及在基板的上方形成天線的頂板，其中，頂板為電導(dǎo)體，并且連接至第一 TSV和第二 TSV。該方法進一步包括在形成頂板以前，在基板的上方形成隔離層。該方法進一步包括在基板的下方形成天線的接地板，其中，接地板為電導(dǎo)體，并且連接至第二 TSV。該方法進一步包括在形成接地板以前，在基板的下方形成隔離層。
該方法進一步包括穿過基板為天線的饋線形成第三硅通孔TSV。該方法進一步包括穿過基板為天線的地線形成第三硅通孔TSV。該方法進一步包括在3維封裝中，將第一TSV連接至堆疊在基板的下方的另一管
-I-H
O此外，本發(fā)明提供了一種天線，包括基板；頂板，位于基板的上方；接地板，位于基板的下方；至少一條饋線，連接至頂板，每條饋線包括穿過基板的第一硅通孔TSV結(jié)構(gòu)；以及至少一條地線，連接至頂板，每條地線包括穿過基板的第二硅通孔TSV結(jié)構(gòu)，其中，頂板為電導(dǎo)體，至少一條饋線被配置為傳送射頻信號，在使用第一 TSV結(jié)構(gòu)的3維封裝中，至 少一條饋線連接至堆疊在基板的下方的另一管芯，以及至少一條地線被配置為連接至接地板。


現(xiàn)在將結(jié)合附圖所進行的以下描述作為參考，其中圖IA為示出根據(jù)一些實施例的示例性平面倒F型天線(PIFA)的3維圖的原理圖；圖IB為示出根據(jù)一些實施例的在圖IA中的示例性PIFA的截面?zhèn)纫晥D的原理圖；圖2為示出根據(jù)一些實施例的圖IA的示例性PIFA的回波損耗性能的曲線圖；圖3A-圖3D為示出根據(jù)一些實施例的在圖IA中的示例性PIFA的不同實施例的俯視圖的原理圖；圖4為示出根據(jù)一些實施例的在圖IA中的示例性PIFA的各種示例性實施例的3維圖的原理圖；圖5為示出根據(jù)一些實施例的在圖4中的示例性PIFA的回波損耗性能的曲線圖；圖6為示出根據(jù)一些實施例的在圖IA中的示例性PIFA的又一實施例的3維圖的原理圖；圖7為根據(jù)一些實施例的設(shè)計在圖IA中的示例性PIFA的流程圖；以及圖8為根據(jù)一些實施例的實施在圖IA中的示例性PIFA的流程圖。
具體實施例方式下面，詳細(xì)討論各種實施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的發(fā)明概念。所討論的具體實施例僅僅示出制造和使用本發(fā)明的具體方式，而不用于限制本發(fā)明的范圍。圖IA為示出根據(jù)一些實施例的示例性平面倒F天線(PIFA)的3維圖的原理圖。PIFA 100包括形成在基板104的上方的頂板102。頂板102為電導(dǎo)體。在一實例中，基板104為半導(dǎo)體晶圓。在另一實例中，基板104包括半導(dǎo)體芯片。在至少一個實施例中，基板104包括硅。在一些其他實施例中，備選地或者附加地，基板104可以包括其他元素半導(dǎo)體，例如鍺。此外，基板104包括化合物半導(dǎo)體，例如，碳化硅、砷化鎵、砷化銦、磷化銦、或者任何其他適當(dāng)材料。基板104可以包括外延層。例如，基板104可以具有覆蓋體(bulk)半導(dǎo)體的外延層。此外，基板104可能被拉緊(strain)，以使性能提高。例如，外延層可以包括與體半導(dǎo)體的材料不同的半導(dǎo)體材料，例如，通過包括選擇外延生長(SEG)的工藝所形成的覆蓋體硅(bulk silicon)的鍺化硅層，或者覆蓋體鍺化硅的硅層。此外，基板104可以包括半導(dǎo)體上絕緣體(SOI)結(jié)構(gòu)。在各種實例中，基板104包括通過諸如注氧隔離(SMOX)的工藝所形成的埋氧(BOX)層。在一些實施例中，基板104可以包括配置和連接的各種摻雜阱和其他摻雜部件，從而形成各種微電子器件，例如，包括互補MOSFET(CMOS)的金屬絕緣體半導(dǎo)體場效應(yīng)晶體管(MOSFET)，包括CMOS成像傳感器(CSI)的成像傳感器、微機電系統(tǒng)、和/或其他適當(dāng)有源和/無源器件。摻雜阱和其他摻雜部件包括通過諸如離子注入的摻雜工藝所形成的P型摻雜區(qū)域和/n型摻雜區(qū)域。
另外地，可以在用于器件(諸如MOSFET器件)的基板104上形成其他結(jié)構(gòu)，例如柵極電介質(zhì)和多晶硅柵電極。基板104還包括用于適當(dāng)隔離的各種隔離部件，被配置為將各種器件彼此隔離。隔離部件可以包括不同結(jié)構(gòu)，可以通過某一特定工藝技術(shù)來形成該隔離部件。在一個實例中，隔離部件包括電介質(zhì)隔離，例如，淺溝槽隔離(STI)?？梢酝ㄟ^蝕刻基板形成溝槽并且利用介電材料填充該溝槽來制造STI。在基板104的下方形成接地板106。接地板106為電導(dǎo)體。使用硅通孔(TSV)的饋線108將射頻(RF)信號傳送到(連接)位于饋電點處的頂板102/傳送來自位于該饋電點處的頂板的射頻信號(其中，將饋線108連接至頂板102)。可以通過RF發(fā)射器發(fā)射RF信號和/或通過RF接收器接收RF信號。TSV為穿過(硅)晶圓或管芯，例如基板104的垂直電連接。TSV技術(shù)在制造3維(3D)封裝和3D集成電路中非常重要。3D封裝，例如，系統(tǒng)級封裝、芯片堆疊多芯片模塊(MCM)等包括垂直堆疊的兩個或多個芯片(集成電路)，從而使得其占用較小的空間。在邊線(edge_wired)3D封裝中，用導(dǎo)線連接堆疊芯片，以及其邊緣；該邊緣布線稍微增大封裝的長度和寬度，并且通常需要在芯片之間的額外的插入層。在TSV 3D封裝中，TSV通過建立穿過芯片主體的垂直連接、提供更緊湊的封裝來替換邊緣布線。另外，可以縮短穿過器件的關(guān)鍵電通路，導(dǎo)致更快地運行。使用TSV的地線110將位于接地點處的頂板102接地(其中，饋線110連接至頂板102)。在一種實現(xiàn)中，頂板102具有530iimX530iim的區(qū)域。饋電點的位置(x，y)為(150 iim，IOOii m)，并且接地點為(200 y m，150 y m)。TSV的長度可以取決于基板104的厚度，并且在一些實施例中，可以為約100 iim。TSV內(nèi)部半徑可以為并且在一些實施例中，TSV外部半徑可以為約13iim。圖IB為示出根據(jù)一些實施例的圖IA中的示例性PIFA的截面?zhèn)纫晥D的原理圖。實施頂板102作為位于基板104的上方的金屬層，并且隔離層112將頂板102與基板104電隔離。此外，另一隔離層114將接地板106與基板104電隔離。在一個實例中，實施接地板106作為位于基板104的下方的金屬層。使用穿過基板104的TSV來實施饋電線108和地線110。在一個實例中，基板104由硅(Si)制成。隔離層112和/或114可以包括介電材料。頂板102可以為形成在基板104的上方的多個金屬層中的任一金屬層。此外，接地板106可以為在形成在基板104的下方的多個金屬層中的任一金屬層。金屬層可以包括導(dǎo)電材料，例如，銅、銅合金、鋁、鋁/硅/銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶硅、金屬硅化物、其任何組合，或者其他任何適當(dāng)材料?？梢酝ㄟ^包括物理汽相沉積(PVD，例如通過濺射的PVD)、化學(xué)汽相沉積(CVD)、電鍍、鑲嵌工藝、其組合、或者任何其他適當(dāng)工藝的工業(yè)來形成金屬層。其他制造技術(shù)可以包括光刻工藝和蝕刻，從而將用于垂直(通孔和接觸)和水平連接(電導(dǎo)線)的電導(dǎo)體材料圖案化。在一些實施例中，仍可以將諸如熱退火的其他制造工藝用于形成金屬硅化物，從而減小接觸電阻。用作多層互連中的金屬硅化物可以包括硅化鎳、硅化鈷、硅化鎢、硅化鉭、硅化鈦、硅化鉬、硅化鉺、硅化鈀、其任何組合，或者任何其他適當(dāng)材料。使用介電材料的隔離層112和/或114可以為的各類層可以為位于基板104和金屬層之間的層間介電層(ILD),或者位于相鄰金屬層之間的金屬間介電層(IMD)。介電材料可以包括氧化硅、氮化硅、碳氧化硅、旋涂玻璃(SOG)、二氧化硅、摻氟硅酸鹽玻璃(FSG)、摻碳氧化硅、黑金剛石(Black Diamond)、RTM(加利福利亞州的圣塔克萊拉的應(yīng)用材料 (Applied Materials of Santa Clara, Calif.))、干凝膠、氣凝膠、氟化非晶碳、聚對二甲苯、BCB(雙苯基環(huán)丁烯)、SiLK(Dow Chemical, Midland, Mich.)、聚酰亞胺、和/或其他適當(dāng)材料。在一些備選實施例中，介電材料包括低介電常數(shù)(低k)的材料,例如,小于約3. 5的介電常數(shù)。可以通過包括旋涂、CVD、或者任何其他適當(dāng)工藝的技術(shù)來形成介電材料部件。與一些其他材料，例如約3. 9的二氧化硅(即，慢波效應(yīng))相比較，PIFA 100部分由于硅基板104的高介電常數(shù)k，例如約11. 7，而具有緊湊尺寸。PIFA 100的應(yīng)用可以用于mm波域，例如從30GHz至300GHz。因為緊湊尺寸(PIFA 100的長度可以小于Imm)，所以可以使用PIFA 100，例如在移動應(yīng)用中。在以下圖2中所述的一些實施例中，PIFA 100可以提供半波長和四分之一波長輻射。在一些實施例中，地線110可以位于與頂板102的邊緣鄰近。在其他實施例中，地線110可以位于與頂板102的中心鄰近。這具有使頂板102超過先前位于頂板102的邊緣處的地線110延伸的作用，并且允許天線以半波長和四分之一波長輻射。與全部在基板104的上方所實現(xiàn)的PIFA相比較，使用穿過基板104的TSV的PIFA100具有更少的寄生元件(例如，電感和電容)。TSV結(jié)構(gòu)不僅提供了穿過基板104的連接，而且提供了 PIFA 100的一部分，例如，饋線108和地線110。因此，可以將PIFA 100的制造與互補金屬氧化物半導(dǎo)體(CMOS)工藝流程結(jié)合在一起。此外，管芯與管芯的傳輸可能使用3維(3D)堆疊封裝，該堆疊封裝可以通過饋線(TSV) 108 (而不是結(jié)合引線)提供信號。在其他實施例中，可以將微結(jié)合引線用于將饋線(TSV) 108連接至另一管芯，例如，用于3D封裝。對于PIFA 100來說，基板104浮置，接地板106進一步遠(yuǎn)離頂板102 (例如，由于基板104的厚度，在一些實施例中，約100 iim)。與具有在接地板106和頂板102之間的僅2-3 iim隔離的PIFA相比較，可以更容易地輻射射頻(RF)波信號。圖2為示出根據(jù)一些實施例在圖IA中的示例性PIFA的回波損耗性能的曲線圖。在圖IA中的PIFA 100的回波損耗(Sll參數(shù))曲線202示出了在約34GHz的半波頻率，和在80GHz的四分之一波長頻率。示例性PIFA 100具有530 umX530um的尺寸，并且硅基板包括具有在80GHz處的約_25dB的回波損耗的約11. 9的介電常數(shù)。反之，在PCB上所實施的示例性PIFA具有包括僅約_7dB的回波損耗的853 u mX853 u m的尺寸。因此，示例性PIFA 100具有更緊湊的尺寸和更好的回波損耗性能。
圖3A-圖3D為示出根據(jù)一些實施例的示例性PIFA的不同實施例的俯視圖的原理圖?？梢酝ㄟ^不同形狀的頂板102和饋線108和地線110的不同位置來改變頻率和回波損耗性能，其中，可以使用仿真工具來進行檢驗。圖3A為具有螺旋形狀或彎曲形狀的示例性PIFA的俯視圖。頂板102可以具有用于彎曲形的外延302或用于螺旋形的外延304。還示出了饋線108和地線110?？梢詫澢?或螺旋形用于緊湊尺寸天線。螺旋形甚至可以小于彎曲形，但是指向性強于彎曲形。對于需要在特定方向上的輻射和具有非常緊湊尺寸的應(yīng)用來說，可以使用螺旋形狀。圖3B為具有折疊形狀的示例性PIFA的俯視圖。示出了頂板102、饋線108、以及地線110。還可以將折疊形狀用于緊湊尺寸。為了更好的性能，折疊形狀允許頂板102的主要部分距離饋線108和地線110某一距離。然而，由于布線區(qū)域變得更大，所以對于更高的頻率應(yīng)用或者對于更緊湊的尺寸來說，不是優(yōu)選地。
圖3C為具有螺旋形狀的示例性PIFA的俯視圖。饋線108和地線110的位置與圖3A中的PIFA不同。越過地線110的延長頂板306和不同饋線108的位置導(dǎo)致在饋線108和地線110之間的不同連接，并且可以用于圖3A的微調(diào)螺旋形和/或彎曲形的性能。圖3D為具有插槽頂板102的示例性PIFA的俯視圖。插槽308的形狀不僅限于圖3D的形狀。例如，對于雙帶寬應(yīng)用，插槽308改變頂板102中的電流分布，便于生成另一帶寬?？梢詫⑦@種類型用于并聯(lián)金屬層，例如，金屬層I和2，金屬層2和3，或者金屬層1、2、以及3，從而減小天線的阻抗，該天線阻抗可能影響性能。另外，可以在一些實施例中，使用一條以上饋線108和/或一條以上地線110。在一些實施例中，在大于一個金屬層上實施頂板102和/或接地板106。在一些應(yīng)用中，沒有使用接地板106。圖4為示出根據(jù)一些實施例的圖IA的示例性PIFA的各種示例性實施例的3維圖的原理圖。PIFA 400包括用于不同實施例的饋線108和三條地線110a、110b、以及110c。頂板102的尺寸為530 umX530umo 一個實施例包括位于(x，y)位置為(150 u m, 200 u m)處的一條地線110a。除了 IlOa以外，另一個實施例具有位于(50 ii m，300 ii m)處的另一地線110b。除了 IIOa和IlOb以外，另一個實施例還包括另一地線IIOc (50 iim，380 iim)。改變地線TSV的數(shù)量和/或位置改變了下文中所述的PIFA 400的性能。圖5為示出根據(jù)一些實施例的圖4中的示例性PIFA的回波損耗性能的曲線圖。具有一條地線IlOa的PIFA的回波損耗(Sll參數(shù))曲線502具有在約34GHz處具有半波頻率，而具有兩條地線I IOa和IlOb的PIFA的回波損耗曲線504在約43GHz處具有半波頻率，并且具有三條地線110a、110b、以及IlOc的PIFA的回波損耗曲線506在約46GHz處具有半波頻率?；夭〒p耗值約在彼此的2. 5dB內(nèi)。此外，具有一條地線IlOa的PIFA的回波損耗曲線502在約80GHz處具有四分之一波長頻率(約-25dB)，而具有兩條地線IlOa和IlOb的PIFA的回波損耗曲線504在約82GHz處具有四分之一波長頻率(約-32. 5dB)，并且具有三條地線110a、110b、以及IlOc的PIFA的回波損耗曲線506在約83GHz處具有四分之一波長頻率(約_35dB)。圖5示出了通過改變地線(在不同位置處)的數(shù)量可以改變回波損耗和頻率。圖6為示出根據(jù)一些實施例的圖IA中的示例性PIFA的又一個實施例的3維圖的原理圖。PIFA 600具有一條饋線108和地線陣列110。將地線(使用TSV)用于去除位于PIFA 600的頂板102上的某些負(fù)電流路徑。在一些實施例中，可以使用更多地線(使用TSV)將PIFA增益制造的更大。為了滿足用于PIFA天線的某規(guī)格，可以將天線設(shè)計/仿真工具用于設(shè)計和/或檢驗。可以使用與圖6中的地線陣列110類似的饋線陣列108，或者在其他實施例中，可以將地線110和/或饋線108配置成一條直線。在一個實施例中，可以將最小布局間距(例如，SOym)用于接地/饋線陣列間距。 圖7為根據(jù)一些實施例的用于設(shè)計圖IA中的示例性PIFA的流程圖。在步驟702中，基于規(guī)格選擇PIFA的形狀。例如，除了上文對于圖3A-3D所述的每個形狀特征以外，可以考慮選擇用于制造工藝的可用天線區(qū)域、以及可用金屬層等。 在步驟704中，確定PIFA尺寸。例如，可以計算期望信號頻率的半波長和/或四分之一波長，從而確定PIFA尺寸。在步驟706中，為了規(guī)范，將頂板102和金屬線的尺寸、以及TSV的位置最優(yōu)化。例如，可以將天線設(shè)計/仿真工具用于該步驟。在步驟708中，例如通過使用天線設(shè)計/仿真工具檢查諸如輻射圖案和回波損耗(Sll)值的性能。在步驟710中，如果性能滿足該規(guī)范，則完成設(shè)計。如果不滿足，則返回步驟704從而改良該設(shè)計。
圖8為用于實施根據(jù)一些實施例的圖IA中的示例性PIFA的流程圖。在步驟802中，形成穿過基板的用于天線的饋線的第一硅通孔(TSV)。在步驟804中，形成穿過基板的用于天線的地線的第二 TSV。在步驟806中，在基板的上方形成天線的頂板，其中，頂板為電導(dǎo)體，并且將該頂板連接至第一 TSV和第二 TSV。在各種實施例中，在形成頂板以前，在基板的上方形成隔離層。在基板的下方形成天線的接地板，其中，接地板為電導(dǎo)體，并且將該接地板連接至第二 TSV。在形成接地板以前，在基板的下方形成隔離層?？梢孕纬纱┻^基板的用于天線的饋線或用于天線的地線的另一 TSV。在3維(3D)封裝中，將第一 TSV連接至堆疊在基板的下方的另一管芯。根據(jù)一些實施例，天線包括基板和位于基板上方的頂板。至少一條饋線連接至頂板，并且每條饋線包括穿過基板的第一硅通孔(TSV)結(jié)構(gòu)。將至少一條地線連接至頂板，并且每條地線包括穿過基板的第二 TSV結(jié)構(gòu)。頂板為電導(dǎo)體，并且將至少一條饋線配置為傳送射頻信號。將至少一條地線配置為接地。根據(jù)一些實施例中，用于實施天線的方法包括形成穿過基板的用于天線的饋線的第一硅通孔(TSV)。形成穿過基板的用于天線的地線的第二 TSV。在基板的上方形成天線的頂板，其中，頂板為電導(dǎo)體，并且將該頂板連接至第一 TSV和第二 TSV。本領(lǐng)域中的技術(shù)人員應(yīng)該理解，可以存在本發(fā)明的多個實施例的變型例。盡管已經(jīng)詳細(xì)地描述了實施例及其部件，但應(yīng)該理解，可以在不背離本實施例的主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本實施例，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與本文所述相應(yīng)實施例基本相同的功能或獲得基本相同結(jié)果的工藝、機器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。以上方法實施例示出了示例性步驟，但是不需要一定按照所示順序?qū)嵤?。根?jù)本發(fā)明的實施例的主旨和范圍，可以適當(dāng)?shù)卦黾?，替換，改變順序和/或刪除步驟。包括不同權(quán)利要求的實施例和/或不同實施例在本發(fā)明的范圍內(nèi)，并且本領(lǐng)域中的技術(shù)人員在審閱本發(fā)明以后，可以理解這些實施例和/或不同實施例。
權(quán)利要求
1.一種天線，包括 基板； 頂板，位于所述基板的上方； 至少一條饋線，連接至所述頂板，每條饋線包括穿過所述基板的第一硅通孔TSV結(jié)構(gòu)；以及 至少一條地線，連接至所述頂板，每條地線包括穿過所述基板的第二硅通孔TSV結(jié)構(gòu)， 其中，所述頂板為電導(dǎo)體，所述至少一條饋線被配置為傳送射頻信號，并且所述至少一條地線被配置為接地。
2.根據(jù)權(quán)利要求I所述的天線，其中，所述頂板包括多個金屬層。
3.根據(jù)權(quán)利要求I所述的天線，進一步包括接地板，位于所述基板的下方，其中，所述接地板為電導(dǎo)體，并且連接至所述至少一條地線， 以及其中，所述接地板包括多個金屬層。
4.根據(jù)權(quán)利要求I所述的天線，其中，所述至少一條地線被設(shè)置在所述頂板的邊緣。
5.根據(jù)權(quán)利要求I所述的天線，其中，所述至少一條地線被設(shè)置為與所述頂板的中心鄰近。
6.根據(jù)權(quán)利要求I所述的天線，其中，在使用所述第一TSV結(jié)構(gòu)的3維封裝中，所述至少一條饋線連接至堆疊在所述基板的下方的另一管芯。
7.一種實施天線的方法，包括 穿過基板為所述天線的饋線形成第一硅通孔TSV ； 穿過所述基板為所述天線的地線形成第二硅通孔TSV ;以及 在所述基板的上方形成所述天線的頂板，其中，所述頂板為電導(dǎo)體，并且連接至所述第一 TSV和所述第二 TSV。
8.根據(jù)權(quán)利要求7所述的方法，進一步包括在形成所述頂板以前，在所述基板的上方形成隔離層。
9.根據(jù)權(quán)利要求7所述的方法，進一步包括在所述基板的下方形成所述天線的接地板，其中，所述接地板為電導(dǎo)體，并且連接至所述第二 TSV， 所述方法進一步包括在形成所述接地板以前，在所述基板的下方形成隔離層。
10.一種天線,包括 基板； 頂板，位于所述基板的上方； 接地板，位于所述基板的下方； 至少一條饋線，連接至所述頂板，每條饋線包括穿過所述基板的第一硅通孔TSV結(jié)構(gòu)；以及 至少一條地線，連接至所述頂板，每條地線包括穿過所述基板的第二硅通孔TSV結(jié)構(gòu)， 其中，所述頂板為電導(dǎo)體，所述至少一條饋線被配置為傳送射頻信號，在使用所述第一TSV結(jié)構(gòu)的3維封裝中，所述至少一條饋線連接至堆疊在所述基板的下方的另一管芯，以及所述至少一條地線被配置為連接至所述接地板。
全文摘要
一種天線包括基板和位于基板上方的頂板。至少一條饋線連接至頂板，并且每條饋線包括穿過基板的第一硅通孔(TSV)結(jié)構(gòu)。將至少一條地線路連接至頂板，并且每條地線包括穿過基板的第二TSV結(jié)構(gòu)。頂板為電導(dǎo)體，并且將至少一條饋線配置為傳送射頻信號。將至少一條地線配置為接地。
文檔編號H01Q1/36GK102800961SQ20111042404
公開日2012年11月28日 申請日期2011年12月13日 優(yōu)先權(quán)日2011年5月24日
發(fā)明者顏孝璁, 呂哲慶, 林佑霖, 郭晉瑋, 鄭敏祺 申請人:臺灣積體電路制造股份有限公司