專利名稱：用于產(chǎn)生圖像傳感器中的光電檢測器隔離的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及供在數(shù)碼相機及其它類型圖像捕獲裝置中使用的圖像傳感器，且更特定來說，涉及互補金屬氧化物半導(dǎo)體(CM0Q圖像傳感器。再特定來說，本發(fā)明涉及CMOS圖像傳感器中的光電二極管隔離及一種用于產(chǎn)生此類隔離的方法。
背景技術(shù)：
圖像傳感器使用通常布置成陣列的數(shù)千到數(shù)百萬個像素來捕獲圖像。圖1描繪根據(jù)現(xiàn)有技術(shù)普遍用于CMOS圖像傳感器中的像素的俯視圖。像素100包含響應(yīng)于入射光而收集電荷的光電檢測器(PD) 102。在從光電檢測器102讀出所述電荷之前，經(jīng)由觸點104將適當(dāng)信號施加到復(fù)位晶體管的柵極(RG)以將電荷/電壓轉(zhuǎn)換區(qū)(FD) 106復(fù)位到已知電位 VDD0接著當(dāng)通過使用觸點108將適當(dāng)信號施加到傳送柵極(TG)而啟用傳送晶體管時將電荷從光電檢測器102傳送到電荷/電壓轉(zhuǎn)換區(qū)106。電荷/電壓轉(zhuǎn)換區(qū)106用于將所收集的電荷轉(zhuǎn)換成電壓。
放大器晶體管(SF)的柵極110經(jīng)由信號線111連接到電荷/電壓轉(zhuǎn)換區(qū)106。為將電壓從電荷/電壓轉(zhuǎn)換區(qū)106傳送到輸出V0UT，經(jīng)由觸點112將適當(dāng)信號施加到行選擇晶體管(舊)的柵極。激活行選擇晶體管啟用放大器晶體管(SF)，此又將電壓從電荷/電壓轉(zhuǎn)換器(FD)傳送到V0UT。淺溝槽隔離區(qū)(STI)圍繞光電檢測器(PD)及像素100以將所述像素與圖像傳感器中的鄰近像素電隔離。η型隔離層114圍繞STI區(qū)，如將結(jié)合圖2及圖3 更詳細(xì)地描述。
圖2圖解說明沿著圖1中的線A-A的橫截面示意圖，其描繪現(xiàn)有技術(shù)像素結(jié)構(gòu)。像素100包含傳送柵極(TG)、電荷/電壓轉(zhuǎn)換區(qū)106及光電檢測器102。將光電檢測器102 實施為由形成于η型層204內(nèi)的η+釘扎層200及ρ型存儲區(qū)202組成的釘扎光電二極管。 N型層204安置在襯底層206上方。
淺溝槽隔離區(qū)(STI) 208橫向鄰近于光電檢測器102的相對側(cè)形成且圍繞所述光電檢測器。STI 208還橫向鄰近于電荷/電壓轉(zhuǎn)換區(qū)106形成，其中傳送柵極(TG)定位在光電檢測器102與電荷/電壓轉(zhuǎn)換區(qū)106之間。STI區(qū)208包含形成于η型層204中充滿電介質(zhì)材料210的溝槽。η型隔離層114圍繞每一溝槽的側(cè)壁及底部。隔離層114通常通過在用電介質(zhì)材料210填充溝槽之前將η型摻雜劑植入到溝槽的側(cè)壁及底部中而形成。
圖3描繪沿著圖1中的線B-B的橫截面示意圖，其描繪現(xiàn)有技術(shù)像素結(jié)構(gòu)。STI區(qū) 208橫向鄰近于光電檢測器102且圍繞光電檢測器102形成。STI區(qū)208還橫向鄰近于電荷/電壓轉(zhuǎn)換區(qū)106形成。N型隔離層114圍繞溝槽的側(cè)壁及底部。
隔離層114的淺η+植入可致使電荷/電壓轉(zhuǎn)換區(qū)106的外圍電容增加，且可由于由η型隔離層及ρ型電荷/電壓轉(zhuǎn)換區(qū)106形成的ρ+/η+ 二極管結(jié)而致使較高暗電流或點缺陷。另外，橫向鄰近于像素100中的一個或一個以上晶體管(例如，放大器晶體管(SF)) 的η型隔離層114可減少晶體管的有效寬度。此可致使窄溝道效應(yīng)且需要又減少像素的填充因子的較寬晶體管設(shè)計。
發(fā)明內(nèi)容
一種圖像傳感器包含形成成像區(qū)域的像素陣列。至少一個像素包含安置于硅半導(dǎo)體層中的光電檢測器及電荷/電壓轉(zhuǎn)換區(qū)。所述光電檢測器包含安置在η型硅半導(dǎo)體層中的具有P導(dǎo)電類型的存儲區(qū)。所述電荷/電壓轉(zhuǎn)換區(qū)具有P導(dǎo)電類型且可通過定位在所述存儲區(qū)與所述電荷/電壓轉(zhuǎn)換區(qū)之間的傳送柵極電連接到所述存儲區(qū)。
淺溝槽隔離區(qū)可橫向鄰近于所述光電檢測器、所述電荷/電壓轉(zhuǎn)換區(qū)及像素中的其它特征與組件或在以上各項周圍形成。所述淺溝槽隔離區(qū)各自包含安置在所述硅半導(dǎo)體層中的溝槽，所述溝槽襯有電介質(zhì)結(jié)構(gòu)且充滿電介質(zhì)材料。一個淺溝槽隔離區(qū)橫向鄰近于且圍繞每一光電檢測器。所述淺溝槽隔離區(qū)包含沿著所述溝槽的內(nèi)部底部及側(cè)壁安置的電介質(zhì)結(jié)構(gòu)。所述電介質(zhì)結(jié)構(gòu)包含安置在氧化物襯里層上方的氮化硅層。
僅沿著外部底部的一部分且沿著所述溝槽的緊鄰近于光電檢測器的外部側(cè)壁安置具有所述η導(dǎo)電類型的隔離層。不沿著所述溝槽的其余外部底部部分及相對外部側(cè)壁安置所述隔離層。
可橫向鄰近于或圍繞每一像素中的其它電組件形成另一淺溝槽隔離區(qū)。所述其它電組件可包含電荷/電壓轉(zhuǎn)換區(qū)及針對一個或一個以上晶體管的源極/漏極植入?yún)^(qū)。所述淺溝槽隔離區(qū)包含沿著所述溝槽的內(nèi)部底部及側(cè)壁安置的電介質(zhì)結(jié)構(gòu)。所述電介質(zhì)結(jié)構(gòu)包含安置在柵極氧化物層上方的氮化硅層。不沿著鄰近于像素中的所述其它電組件的溝槽的外部底部及側(cè)壁安置隔離層。


參考以下圖式可更好地理解本發(fā)明實施例。圖式的元件未必相互成比例。
圖1是根據(jù)現(xiàn)有技術(shù)普遍用在CMOS圖像傳感器中的像素的俯視圖2圖解說明沿著圖1中的線A-A’的橫截面視圖，其描繪現(xiàn)有技術(shù)像素結(jié)構(gòu)；
圖3描繪沿著圖1中的線B-B’的橫截面視圖，其描繪現(xiàn)有技術(shù)像素結(jié)構(gòu)；
圖4是在根據(jù)本發(fā)明的實施例中的圖像捕獲裝置的簡化框圖5是在根據(jù)本發(fā)明的實施例中的適于用作圖4中所示的圖像傳感器406的圖像傳感器的簡化框圖6圖解說明在根據(jù)本發(fā)明的實施例中各自適于用作圖5中所示的像素502的兩個實例性像素的俯視圖7描繪沿著圖6中的線C-C’的橫截面視圖8圖解說明沿著圖6中的線D-D’的橫截面視圖9是在根據(jù)本發(fā)明的實施例中用于制造圖像傳感器中所包含的像素的一部分的方法的流程圖IOA到圖IOD描繪在根據(jù)本發(fā)明的實施例中用于產(chǎn)生圖7中所示的STI區(qū)714、 716及隔離層614的方法；
圖IlA到圖IlB描繪在根據(jù)本發(fā)明的實施例中用于產(chǎn)生圖8中所示的STI區(qū)714、 716及隔離層614的方法；
圖12是在根據(jù)本發(fā)明的實施例中的第二像素結(jié)構(gòu)的橫截面視圖13描繪在根據(jù)本發(fā)明的實施例中的第三像素結(jié)構(gòu)的橫截面示意圖14圖解說明圖13中所示的區(qū)域1310的放大視圖15描繪圖13中所示的區(qū)域1308的放大視圖16描繪在根據(jù)本發(fā)明的實施例中的第四像素結(jié)構(gòu)的橫截面示意圖17圖解說明圖16中所示的區(qū)域1606的放大視圖；且
圖18A到圖18F描繪在根據(jù)本發(fā)明的實施例中用于產(chǎn)生圖13中所示的STI區(qū) 1309、1311及隔離層614的方法；
圖19描繪沿著圖2中的線E-E’的對數(shù)凈摻雜濃度對深度的圖示；
圖20圖解說明沿著圖13中的線F-F’的對數(shù)凈摻雜濃度對深度的圖示；及
圖21描繪穿過圖2中的線E-E’及圖13中的線F_F’的靜電電位對深度的曲線圖。
具體實施方式
在整個說明書和權(quán)利要求書中，除上下文另有明確規(guī)定外，以下術(shù)語取與本文明確相關(guān)聯(lián)的含義?！耙?a、an)”和“所述(the) ”的含義包含多個參考，且“在......中(in)”的含義包含“在......中(in)”和“在......上(on)”。術(shù)語“連接”意指所連接物項之間的直接電連接，或通過一個或一個以上無源或有源中間裝置的間接連接。術(shù)語“電路 (circuit) ”意指連接在一起以提供所期望功能的有源或無源的單個組件或多個組件。術(shù)語 “信號(signal)，，意指至少一個電流、電壓、電荷或數(shù)據(jù)信號。
另外，例如“在......上(on)”、“在......上方(over)”、“頂部(top)”、“底部(bottom)”等方向性術(shù)語是參考正描述的圖的定向來使用。由于可以若干不同定向來定位本發(fā)明實施例的組件，因此方向性術(shù)語的使用是僅出于圖解說明目的而絕無限制性。當(dāng)結(jié)合圖像傳感器晶片或?qū)?yīng)圖像傳感器的層使用時，方向性術(shù)語打算在廣義上來理解，且因此不應(yīng)解釋為排除一個或一個以上介入層或其它介入圖像傳感器特征或元件的存在。因此，本文中描述為形成于另一層上或形成于另一層上方的給定層可與后一層相隔一個或一個以上額外層。
且最后，應(yīng)將術(shù)語“襯底層(substrate layer) ”理解為基于半導(dǎo)體的材料，包含 (但不限于)硅、絕緣體上硅(SOI)技術(shù)、藍(lán)寶石上硅(S0Q技術(shù)、經(jīng)摻雜及未經(jīng)摻雜半導(dǎo)體、形成于半導(dǎo)體襯底上的外延層或阱區(qū)及其它半導(dǎo)體結(jié)構(gòu)。
參考圖式，在所有視圖中相同編號指示相同部件。
圖4是在根據(jù)本發(fā)明的實施例中的圖像捕獲裝置的簡化框圖。在圖4中將圖像捕獲裝置400實施為數(shù)碼相機。所屬領(lǐng)域的技術(shù)人員將認(rèn)識到數(shù)碼相機僅為可利用并入本發(fā)明的圖像傳感器的圖像捕獲裝置的一個實例。其它類型的圖像捕獲裝置也可與本發(fā)明一起使用，例如，舉例來說，手機相機和數(shù)字視頻攝像放像機。
在數(shù)碼相機400中，來自被攝體景物的光402輸入到成像級404。成像級404可包含常規(guī)元件，例如透鏡、中性密度濾波器、光闌及快門。光402由成像級404聚焦以在圖像傳感器406上形成圖像。圖像傳感器406通過將入射光轉(zhuǎn)換成電信號來捕獲一個或一個以上圖像。數(shù)碼相機400進(jìn)一步包含處理器408、存儲器410、顯示器412及一個或一個以上額外輸入/輸出(1/0)元件414。盡管在圖4的實施例中顯示為分離元件，但成像級404 可與圖像傳感器406及數(shù)碼相機400的可能一個或一個以上額外元件集成在一起以形成緊湊相機模塊。
舉例來說，可將處理器408實施為微處理器、中心處理單元(CPU)、專用集成電路 (ASIC)、數(shù)字信號處理器(DSP)或其它處理裝置或多個此類裝置的組合。成像級404及圖像傳感器406的各種元件可通過自處理器408供應(yīng)的計時信號或其它信號來控制。
可將存儲器410配置為任一類型的存儲器，例如，舉例來說，隨機存取存儲器 (RAM)、只讀存儲器(ROM)、快閃存儲器、基于磁盤的存儲器、可移除存儲器或以任一組合的其它類型的存儲元件。由圖像傳感器406捕獲的給定圖像可由處理器408存儲于存儲器 410中且呈現(xiàn)于顯示器412上。顯示器412通常為有源矩陣彩色液晶顯示器(IXD)，但也可使用其它類型的顯示器。舉例來說，額外I/O元件414可包含各種屏幕上控制件、按鈕或其它用戶界面、網(wǎng)絡(luò)接口或存儲器卡接口。
應(yīng)了解圖4中所示的數(shù)碼相機可包括所屬領(lǐng)域的技術(shù)人員已知的類型的額外或替代元件。本文中未具體顯示或描述的元件可從此項技術(shù)中已知的元件中選擇。如先前所述，本發(fā)明可實施于各種各樣的圖像捕獲裝置中。此外，本文中所述的實施例的某些方面可至少部分地以由圖像捕獲裝置的一個或一個以上處理元件執(zhí)行的軟件的形式來實施。此類軟件可以被賦予本文中所提供的教示的直接方式來實施，如所屬領(lǐng)域的技術(shù)人員將了解。
現(xiàn)在參考圖5，其顯示在根據(jù)本發(fā)明的實施例中適于用作圖4中所示的圖像傳感器406的圖像傳感器的簡化框圖。圖像傳感器500通常包含形成成像區(qū)域504的像素502 陣列。圖像傳感器500進(jìn)一步包含列解碼器506、行解碼器508、數(shù)字邏輯510及模擬或數(shù)字輸出電路512。在根據(jù)本發(fā)明的實施例中，將圖像傳感器500實施為背部照明或前部照明的互補金屬氧化物半導(dǎo)體(CM0Q圖像傳感器。因此，將列解碼器506、行解碼器508、數(shù)字邏輯510及模擬或數(shù)字輸出電路512實施為電連接到成像區(qū)域504的標(biāo)準(zhǔn)CMOS電子電路。
與成像區(qū)域504的取樣與讀出以及對應(yīng)圖像數(shù)據(jù)的處理相關(guān)聯(lián)的功能可至少部分地以存儲于存儲器410中且由處理器408(參見圖4)執(zhí)行的軟件的形式來實施。取樣與讀出電路的部分可布置在圖像傳感器406的外部或與成像區(qū)域504整體地形成(舉例來說)于具有光電檢測器及成像區(qū)域的其它元件的共用集成電路上。所屬領(lǐng)域的技術(shù)人員將認(rèn)識到在根據(jù)本發(fā)明的其它實施例中可實施其它外圍電路配置或架構(gòu)。
圖6圖解說明在根據(jù)本發(fā)明的實施例中適于用作圖5中所示的像素502的兩個實例性鄰近像素的俯視圖。像素600各自包含光電檢測器(PD)602、具有傳送柵極(TG)及觸點604的傳送晶體管、電荷/電壓轉(zhuǎn)換區(qū)(FD) 606、具有復(fù)位柵極(RG)的復(fù)位晶體管608、 具有柵極610的放大器晶體管(SF)、具有柵極及觸點612的行選擇晶體管、VDD及V0UT。出于簡單起見，在圖6中省略將電荷/電壓轉(zhuǎn)換區(qū)606連接到放大器晶體管(SF)的柵極610 的信號線(例如，圖1中的線111)。在根據(jù)本發(fā)明的實施例中，將放大器晶體管(SF)實施為源極隨耦器晶體管且將電荷/電壓轉(zhuǎn)換區(qū)實施為浮動擴(kuò)散部。
傳送晶體管、電荷/電壓轉(zhuǎn)換區(qū)606、復(fù)位晶體管、行選擇晶體管、放大器晶體管、 VDD及VOUT是可包含于像素600中的電組件的實例。根據(jù)本發(fā)明的其它實施例可省略所圖解說明的電組件中的一者或一者以上。另一選擇為，像素可包含較少、額外或不同類型的電組件。
從像素600的電荷收集及讀出與參考圖1所述的電荷收集及讀出相同。淺溝槽隔離區(qū)(STI)如現(xiàn)有技術(shù)中那樣圍繞光電檢測器602及其它電組件，但η型隔離層614僅圍繞STI區(qū)的緊鄰近光電檢測器602的外部部分，如將結(jié)合圖7及圖8更詳細(xì)地描述。
圖7描繪沿著圖6中的線C-C的橫截面視圖。在根據(jù)本發(fā)明的實施例中，像素600 包含一起形成光電檢測器602的存儲區(qū)700及釘扎層702。在所圖解說明的實施例中，存儲區(qū)700摻雜有具有ρ導(dǎo)電類型的一種或一種以上摻雜劑，而釘扎層702摻雜有具有η導(dǎo)電類型的一種或多種摻雜劑。
像素600進(jìn)一步包含安置于光電檢測器602與電荷/電壓轉(zhuǎn)換區(qū)606之間的傳送柵極704。當(dāng)將適當(dāng)信號施加到觸點604時，收集于存儲區(qū)700中的電荷傳送到電荷/電壓轉(zhuǎn)換區(qū)606。
光電檢測器602及電荷/電壓轉(zhuǎn)換區(qū)606安置于硅半導(dǎo)體層706中。硅半導(dǎo)體層 706具有η導(dǎo)電類型且可實施為橫跨成像區(qū)域(例如，成像區(qū)域504)的層或?qū)嵤橼濉９璋雽?dǎo)體層706安置于襯底層708上方。在根據(jù)本發(fā)明的實施例中，硅半導(dǎo)體層706可實施為橫跨成像區(qū)域(例如，圖5中的成像區(qū)域504)的不間斷連續(xù)層。在另一實施例中，半導(dǎo)體層706可實施為經(jīng)圖案化層。僅以舉例方式，半導(dǎo)體層706可經(jīng)圖案化以使得層706不安置在存儲區(qū)域700的至少一部分下方。
在圖7的實施例中，襯底層708實施為安置在襯底712上方的外延層710。在根據(jù)本發(fā)明的實施例中，外延層710及襯底712兩者均具有ρ導(dǎo)電類型。在根據(jù)本發(fā)明的另一實施例中，襯底712可實施為具有η導(dǎo)電類型的體塊襯底。
淺溝槽隔離區(qū)(STI)714、716安置在硅半導(dǎo)體層706中。每一 STI區(qū)714、716均包含充滿電介質(zhì)材料722的相應(yīng)溝槽718、720。具有η導(dǎo)電類型的隔離層614僅部分地圍繞緊鄰近于光電檢測器602且圍繞光電檢測器602的STI區(qū)714。隔離區(qū)614是沿著溝槽 718的底部的外部部分且沿著溝槽718的僅一個外部側(cè)壁安置。特定來說，隔離層614是沿著底部的外部部分及溝槽718的緊鄰近于存儲區(qū)700及釘扎層702的外部側(cè)壁安置。
僅沿著底部的僅外部部分且沿著溝槽718的緊鄰近于光電檢測器602的外部側(cè)壁形成隔離層614抑制緊鄰近于所述光電檢測器的STI側(cè)壁或界面的暗電流。另外，隔離層 614不沿著溝槽718的其余外部底部部分及其它外部側(cè)壁安置且不沿著STI區(qū)716的溝槽 720的外部側(cè)部及底部安置。由于這些區(qū)缺失隔離層614，因此電荷/電壓轉(zhuǎn)換區(qū)606的電容及像素600中的其它晶體管(例如，復(fù)位晶體管、源極隨耦器晶體管、行選擇晶體管)的特性不受隔離層614的負(fù)面影響。從溝槽720的外部側(cè)壁及底部移除η+隔離層614的另一優(yōu)點是場效應(yīng)晶體管(FET)有效寬度的增加。因此，F(xiàn)ET寬度可在物理上較小，此允許光電檢測器602的寬度較大，借此增加像素填充因子。
現(xiàn)在參考圖8，其顯示沿著圖6中的線D-D的橫截面視圖。淺溝槽隔離區(qū)714、716 安置于硅半導(dǎo)體層706中。STI區(qū)714包含具有η導(dǎo)電類型的隔離層614。隔離層614僅部分地圍繞STI區(qū)714。隔離層614是沿著底部的外部部分及溝槽718的緊鄰近于光電檢測器602的存儲區(qū)700及釘扎層702的外部側(cè)壁安置。
隔離層614不沿著溝槽718的不緊鄰于光電檢測器602的底部的其它外部部分及其它外部側(cè)壁安置。隔離層614也不沿著STI區(qū)716的溝槽720的外部側(cè)壁及底部安置。
圖9是在根據(jù)本發(fā)明的實施例中用于制造圖像傳感器中所包含的像素的一部分的方法的流程圖。最初，在襯底層708上方形成硅半導(dǎo)體層706(框900)。當(dāng)襯底層包含安置于襯底上方的外延層時，硅半導(dǎo)體層706形成于外延層(例如，外延層710)上方。
接下來，如框902中所示，在硅半導(dǎo)體層706中形成STI區(qū)714、716及隔離層614。 結(jié)合圖10及圖11更詳細(xì)地描述用于產(chǎn)生STI區(qū)714、716及隔離層616的過程。
接著形成用于像素中的晶體管的柵極，如框904中所示。在根據(jù)本發(fā)明的實施例中，所述柵極可包含傳送柵極(TG)、復(fù)位柵極(RG)、放大器晶體管的柵極及行選擇晶體管的柵極。
接下來，如框906中所示，形成植入?yún)^(qū)。在根據(jù)本發(fā)明的實施例中，所述植入?yún)^(qū)包含存儲區(qū)700、電荷/電壓轉(zhuǎn)換區(qū)606、其它源極/漏極區(qū)及釘扎層702。
所屬領(lǐng)域的技術(shù)人員將認(rèn)識到在圖9中所圖解說明的過程之前、與其同時地或在其之后產(chǎn)生像素或成像區(qū)域的其它特征及組件。此外，可在圖9中所圖解說明的過程之前、 與其同時地或在其之后制造成像區(qū)域(例如，圖5中的區(qū)域504)之外的特征及組件。
圖IOA到圖IOD描繪在根據(jù)本發(fā)明的實施例中用于產(chǎn)生圖7中所示的STI區(qū)714、 716及隔離層614的方法。圖IOA到圖IOD中所示的過程并不意指圖解說明用于圖像傳感器或用于像素的所有制造技術(shù)。所屬領(lǐng)域的技術(shù)人員將認(rèn)識到可在圖IOA到圖IOD中所示的程序之前、在其之間或在其之后實施其它過程。
圖IOA圖解說明在于ρ型外延層710中或上方形成η型硅半導(dǎo)體層706之后及在層706中形成溝槽718、720之后的像素。在根據(jù)本發(fā)明的實施例中，通過將具有η導(dǎo)電類型的摻雜劑植入到外延層710中來產(chǎn)生N型硅半導(dǎo)體層706。可通過使用此項技術(shù)中已知的技術(shù)蝕刻η型層706來形成溝槽718、720。
方框1000表示硅半導(dǎo)體層706中隨后將形成光電檢測器的區(qū)域。方框1002表示硅半導(dǎo)體層706中隨后將形成電荷/電壓轉(zhuǎn)換區(qū)的區(qū)域。如圖9中所示，通常在已形成 STI區(qū)及柵極之后形成光電檢測器及其它經(jīng)植入?yún)^(qū)，例如，電荷/電壓轉(zhuǎn)換及源極/漏極植入?yún)^(qū)。
接著在像素600上方形成掩蔽層1004且將其圖案化以產(chǎn)生開口 1006(圖10B)。 開口 1006暴露溝槽718及η型硅半導(dǎo)體層706的一部分。開口 1006中所暴露的溝槽718 底部的部分及溝槽718側(cè)壁是溝槽718的緊鄰近于還要形成的PD(由方框1000表示)的若干部分。將η型摻雜劑植入到開口 1006中，如箭頭所表示。η型摻雜劑通常具有高摻雜劑濃度。所植入的摻雜劑沿著溝槽718的底部的外部部分及溝槽718的緊鄰近于方框1000 的外部側(cè)壁形成η型隔離層614。在根據(jù)本發(fā)明的實施例中，所述植入是在襯里氧化過程之后執(zhí)行的，所述襯里氧化過程沿著溝槽718的內(nèi)部側(cè)壁及底部表面產(chǎn)生氧化物層。在根據(jù)本發(fā)明的另一實施例中，所述植入是在所述襯里氧化過程之前執(zhí)行的。
接著移除掩蔽層1004且在η型硅半導(dǎo)體層706的表面上方形成電介質(zhì)材料722。 電介質(zhì)材料722填充溝槽718、720。將電介質(zhì)材料722從硅半導(dǎo)體層706的表面移除，直到電介質(zhì)材料722僅填充溝槽718、720為止。電介質(zhì)材料722的上表面與硅半導(dǎo)體層706的上表面大致在同一平面上。這些過程圖解說明于圖IOC中。
接著在像素600上方形成掩蔽層1008且將其圖案化以產(chǎn)生開口 1010(圖10D)。 將η型摻雜劑植入到開口 1010中，如箭頭所表示。η型摻雜劑通常具有比圖IOB中所植入的摻雜劑低的摻雜劑濃度。所植入的摻雜劑使側(cè)壁表面與η型硅半導(dǎo)體層706及η型隔離層614之間的界面鈍化。所植入的摻雜劑將像素或光電檢測器彼此電隔離。所植入的摻雜劑也用于形成FET的阱。圖IOD中所描述的過程是任選的且在根據(jù)本發(fā)明的其它實施例中8可不執(zhí)行。
現(xiàn)在參考圖IlA到圖11B，其顯示在根據(jù)本發(fā)明的實施例中用于產(chǎn)生圖8中所示的 STI區(qū)714、716及隔離層614的方法。圖IlA描繪在于ρ型外延層710中或上方形成η型硅半導(dǎo)體層706之后及在層706中形成溝槽718、720之后的像素。
接著在像素600上方形成掩蔽層1100且將其圖案化以產(chǎn)生開口 1102(圖11B)。 開口 1102僅暴露溝槽718及η型硅半導(dǎo)體層706的部分。開口 1102中所暴露的溝槽718 底部的部分及溝槽718側(cè)壁是溝槽718的緊鄰近于還要形成的PD(由方框1000表示)的若干部分。針對溝槽720不形成開口，且溝槽720仍由掩蔽層1100覆蓋。
接著通過開口 1102將η型摻雜劑植入到硅半導(dǎo)體層706中，如箭頭所表示。η型摻雜劑通常具有高摻雜劑濃度。所植入的摻雜劑僅沿著溝槽718的底部的外部部分及溝槽 718的一個外部側(cè)壁形成η型隔離層614。隔離層614在硅半導(dǎo)體層706中緊鄰近于將形成光電檢測器的區(qū)域形成。在根據(jù)本發(fā)明的實施例中，所述植入是在襯里氧化過程之后執(zhí)行的，所述襯里氧化過程沿著溝槽718的內(nèi)部側(cè)壁及底部表面產(chǎn)生氧化物層。在根據(jù)本發(fā)明的另一實施例中，所述植入是在所述襯里氧化過程之前執(zhí)行的。
由于溝槽718的其它部分及溝槽720被掩蔽層1100覆蓋，因此不將摻雜劑植入到溝槽718的其它外部部分及溝槽720的外部側(cè)壁及底部中。因此，不沿著溝槽718的底部的其余外部部分、溝槽718的不緊鄰近于將形成光電檢測器的區(qū)域的外部側(cè)壁且不沿著溝槽720的外部側(cè)壁及底部形成η型隔離層614。
如先前所述，通常在將電介質(zhì)層安置于溝槽中之前將形成隔離層614的摻雜劑植入到所述溝槽中。一般來說，僅在圖像傳感器的成像區(qū)域(例如，圖5中的成像區(qū)域504) 中執(zhí)行隔離層植入。在成像區(qū)域中的現(xiàn)有技術(shù)植入是未經(jīng)圖案化或未經(jīng)掩蔽植入，意指成像區(qū)域中的所有STI區(qū)均接收隔離層植入。在現(xiàn)有技術(shù)隔離層植入期間，使用經(jīng)圖案化的掩蔽層來僅覆蓋成像區(qū)域外部的區(qū)域。因此，本發(fā)明并未因在成像區(qū)域中使用掩蔽層(圖 IOB中的層1004 ；圖11中的層1100)而增加制造成本，因為所述掩蔽層可用與用來覆蓋成像區(qū)域外部的區(qū)域的現(xiàn)有技術(shù)掩蔽層相同的掩蔽層來形成。
圖12是在根據(jù)本發(fā)明的實施例中的第二像素結(jié)構(gòu)的橫截面視圖。圖12中所示的像素結(jié)構(gòu)與圖7中所描繪的像素結(jié)構(gòu)相同，除了使用阱1200代替STI區(qū)之外。在所圖解說明的實施例中，阱1200摻雜有具有η導(dǎo)電類型的一種或一種以上摻雜劑。將阱1200橫向鄰近于電荷/電壓轉(zhuǎn)換區(qū)606安置于硅半導(dǎo)體層706中(在與傳送柵極704相對的側(cè)上)。 阱1200用來將電荷/電壓轉(zhuǎn)換區(qū)606與鄰近像素中的其它電荷/電壓轉(zhuǎn)換區(qū)及組件隔離。 η+隔離層614不駐存在阱1200周圍。根據(jù)本發(fā)明的其它實施例可形成阱，使得其圍繞電荷 /電壓轉(zhuǎn)換區(qū)606。
圖13描繪在根據(jù)本發(fā)明的實施例中的第三像素結(jié)構(gòu)的橫截面示意圖。像素1300 類似于圖7中所示的像素600，但在若干硅-二氧化硅界面中添加固定正電荷。在此像素結(jié)構(gòu)中，在η型硅界面1302、1304上面且鄰近于所述η型硅界面1302、1304的電介質(zhì)結(jié)構(gòu)已經(jīng)改質(zhì)以具有大的固定正電荷。此大的固定正電荷在η型表面區(qū)處產(chǎn)生積累且在較低η型摻雜水平下提供表面鈍化。產(chǎn)生大的固定正電荷的電介質(zhì)結(jié)構(gòu)的特定實例為氧化物-氮化物-氧化物(ONO)或氧化物-氮化物(ON)結(jié)構(gòu)。
在圖13中所圖解說明的實施例中，電介質(zhì)結(jié)構(gòu)1306安置在η型釘扎層702及電荷/電壓轉(zhuǎn)換區(qū)606的硅界面上方。另一電介質(zhì)結(jié)構(gòu)(包含于圓圈1308中)安置在STI 區(qū)1309的底部及側(cè)壁上電介質(zhì)結(jié)構(gòu)與η型隔離層614之間的界面處。在根據(jù)本發(fā)明的實施例中，電介質(zhì)結(jié)構(gòu)還形成于STI區(qū)1311中所述電介質(zhì)結(jié)構(gòu)與η型硅半導(dǎo)體層706之間的界面處。
在圖13中所示的實施例中，電介質(zhì)結(jié)構(gòu)1306可在傳送柵極704下方延伸。將結(jié)合圖14及圖18對此進(jìn)行更詳細(xì)地描述。在根據(jù)本發(fā)明的其它實施例中，電介質(zhì)結(jié)構(gòu)1306 不必在傳送柵極704下方延伸。
圖13中所圖解說明的像素結(jié)構(gòu)是ρ型金屬氧化物半導(dǎo)體(pMOS)像素。pMOS像素使用P型經(jīng)摻雜或植入?yún)^(qū)形成金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(MOSFET)。另一像素結(jié)構(gòu)是nMOS像素，其使用η型經(jīng)摻雜或植入?yún)^(qū)形成金屬_氧化物_半導(dǎo)體場效應(yīng)晶體管 (MOSFET)。因此，在nMOS像素中，釘扎層702、硅半導(dǎo)體層706及圖像傳感器中的其它區(qū)是用P型摻雜劑形成。由于與nMOS像素相關(guān)聯(lián)的大部分表面是ρ型，因此圖像傳感器設(shè)計者先前一直關(guān)注減少或消除與直接安置在硅表面上方及直接鄰近于所述硅表面安置的電介質(zhì)層相關(guān)聯(lián)的固定正電荷。移除固定正電荷防止硅-二氧化硅界面處的P型層(例如，層 702,706)的耗盡，借此減少表面產(chǎn)生的暗電流分量。
本發(fā)明利用pMOS像素，此意指與所述像素相關(guān)聯(lián)的大部分表面是η型。圖13中所圖解說明的結(jié)構(gòu)包含經(jīng)優(yōu)化以增強所述像素表面上的固定正電荷的效應(yīng)的電介質(zhì)結(jié)構(gòu)。 結(jié)合圖14、圖15及圖17更詳細(xì)地描述此增強。
圖14圖解說明圖13中所示的區(qū)域1310的放大視圖。電介質(zhì)結(jié)構(gòu)1306包含覆蓋 η+釘扎層702及η型硅半導(dǎo)體層706的表面的薄柵極氧化物層1400及安置在較薄柵極氧化物層1400上方的較厚氮化硅層1402。固定正電荷1404顯示于柵極氧化物層1400與氮化硅層1402之間的界面1406處。
在所圖解說明的實施例中，薄柵極氧化物層1400及氮化硅層1402兩個均在傳送柵極704下方延伸。在根據(jù)本發(fā)明的另一實施例中，氮化硅層1402不在傳送柵極704下方延伸。
氧化物-氮化物界面1406含有且保留固定正電荷1404。柵極氧化物層1400的厚度經(jīng)選擇以通過將氧化物-氮化物界面1406盡可能地靠近界面1302安置來優(yōu)化界面 1302(η型釘扎層702與柵極氧化物層1400之間的界面)處的電子積累。固定正電荷1404 形成使硅表面積累電子的電場。在界面1302處積累電子有利地使硅表面鈍化以淬滅所述位置處的暗電流產(chǎn)生。
圖15描繪圖13中所示的區(qū)域1308的放大視圖。電介質(zhì)結(jié)構(gòu)1500是沿著溝槽的內(nèi)部底部及側(cè)壁安置。電介質(zhì)結(jié)構(gòu)1500包含薄氧化物襯里層1502及氮化硅層1504。薄氧化物襯底層1502是沿著溝槽的側(cè)壁及底部表面生長或沉積。接著，將較厚氮化硅層1504沉積在氧化物襯里層1502上方。氮化硅層1504通常與圖14中所示的層1402不是相同氮化硅層。固定正電荷1506顯示于氧化物襯里層1502與氮化硅層1504之間的界面1508處。
固定正電荷1506形成使硅界面1304(η型隔離層614與氧化物襯里層1502之間的界面)積累電子的電場。在界面1304處積累電荷有利地使硅表面鈍化以淬滅所述位置處的暗電流產(chǎn)生。
圖16描繪在根據(jù)本發(fā)明的實施例中的第四像素結(jié)構(gòu)的橫截面示意圖。所述結(jié)構(gòu)與圖13中所示的結(jié)構(gòu)類似，除了以不同方式形成構(gòu)成電介質(zhì)結(jié)構(gòu)1600的層之外。柵極氧化物層1602是在形成所述柵極(包含傳送柵極704)之前形成的。因此，柵極氧化物層1602 安置在傳送柵極(TG)704下方。
將氮化硅層1604安置在形成柵極之后的像素上方。將氮化硅層1604沉積在柵極形成之后的像素上方具有不影響所述像素中的FET的電參數(shù)的益處。另外，可選擇氮化硅層中的材料的類型或用于氮化硅層的沉積方法以增加或最大化固定正電荷的量。舉例來說，用于氮化硅層的可最大化固定正電荷的一種類型的材料是紫外線“UV”氮化物材料。在標(biāo)題為“用于高級CMOS圖像傳感器技術(shù)的電介質(zhì)膜結(jié)構(gòu)的高敏感性(High Sensitivity of Dielectric Films Structure for Advanced CMOS Image Sensor Technology)，，的張中偉 (Chung-Wei Chang)等人的文章中描述UV氮化物材料的一個實例。
圖17圖解說明圖16中所示的區(qū)域1606的放大視圖。電介質(zhì)結(jié)構(gòu)1600包含安置在釘扎層702及硅半導(dǎo)體層706的表面上方的柵極氧化物層1602及安置在柵極氧化物層 1602的若干部分上方的氮化硅層1604。如早期所論述，柵極氧化物層1602形成在形成柵極之前的像素的表面上方。氮化硅層1604安置在形成柵極之后的柵極氧化物層1602及柵極的暴露部分上方。固定正電荷1700顯示于柵極氧化物層1602與氮化硅層1604之間的界面處。
現(xiàn)在參考圖18A到圖18F，其顯示在根據(jù)本發(fā)明的實施例中用于產(chǎn)生圖13中所示的STI區(qū)1309、1311及隔離層614的方法。圖18A到圖18F中所示的過程并不意指圖解說明用于圖像傳感器或用于像素的所有制造技術(shù)。所屬領(lǐng)域的技術(shù)人員將認(rèn)識到可在圖18A 到圖18F中所示的程序之前、在其之間及在其之后實施其它過程。
圖18A圖解說明在于ρ型外延層710中或上方形成η型硅半導(dǎo)體層706、在硅半導(dǎo)體層706的表面上方生長襯墊氧化物層1800及在襯墊氧化物層1800上方沉積氮化物層 1802之后的像素。溝槽718、720也已形成于硅半導(dǎo)體層706中。方框1000表示硅半導(dǎo)體層706中隨后將形成光電檢測器的區(qū)域。方框1002表示硅半導(dǎo)體層706中隨后將形成電荷/電壓轉(zhuǎn)換區(qū)的區(qū)域。
沿著溝槽718、720的內(nèi)部表面生長氧化物襯里層1804?？稍谛纬裳趸镆r里層 1804之前執(zhí)行任選的氮化物后拉。所述氮化物后拉涉及當(dāng)在溝槽718、720中生長氧化物襯里層1804時回蝕氮化物層1802的一部分以暴露溝槽718、720的拐角來達(dá)成修圓目的。
接著在像素1300上方形成掩蔽層1806且將其圖案化以產(chǎn)生開口 1808(圖18B)。 開口 1808僅形成于溝槽718上方，而溝槽720由掩蔽層1806覆蓋。接著，穿過一部分氧化物襯里層1804、一部分氮化物層1802及一部分襯墊氧化物層1800將η型摻雜劑植入到開口 1808中(如箭頭所表示)。所植入的摻雜劑沿著溝槽718的底部的外部部分及溝槽718 的緊鄰近于方框1000的外部側(cè)壁形成η型隔離層614。
接著移除掩蔽層1806且在像素1300上方形成另一掩蔽層1810且將其圖案化以產(chǎn)生開口 1812(圖18C)。將氮化硅材料沉積到開口 1812中以形成氮化硅層1814。氧化物襯里層1804及氮化硅層1814形成沿著溝槽718、720的內(nèi)部底部及側(cè)壁安置的電介質(zhì)結(jié)構(gòu)。如結(jié)合圖15所述，氧化物襯里層1804與氮化硅層1814之間的界面含有且保留固定正電荷。
在形成氮化硅層1814之后，接著可執(zhí)行η型摻雜劑到溝槽718、720中的任選低能11量植入以使硅-二氧化硅界面鈍化。在圖中未顯示此程序。
接下來，如圖18D中所示，移除掩蔽層1810且在η型硅半導(dǎo)體層706的表面上方形成電介質(zhì)材料1816。電介質(zhì)材料1816填充溝槽718、720。接著，將電介質(zhì)材料1816從硅半導(dǎo)體層706的表面移除直到電介質(zhì)材料1816僅填充溝槽718、720為止(參見圖18D)。 電介質(zhì)材料1816的上表面與硅半導(dǎo)體層706的上表面大致在同一平面上。通常，也移除襯墊氧化物層1800及氮化物層1802且在硅半導(dǎo)體層706的表面上方形成氧化物層1818。
通常，還在單獨過程中移除氧化物層1818且在硅半導(dǎo)體層706的表面上方形成薄柵極氧化物層1820。在柵極氧化物層1820的表面上形成傳送柵極704，后面跟隨沉積氮化硅層1822。氮化硅層1822及柵極氧化物層1820形成電介質(zhì)結(jié)構(gòu)，例如圖14中所描繪的結(jié)構(gòu)。且如結(jié)合圖14所述，柵極氧化物層1820與氮化硅層1822之間的界面含有且保留固定正電荷。
現(xiàn)在參考圖19，其顯示沿著圖2中的線Ε-Ε’的對數(shù)凈摻雜濃度對深度的圖示。值 Ndl是釘扎層200硅表面處的峰值摻雜濃度。Xjl是η+釘扎層200的結(jié)深度。
圖20圖解說明沿著圖13中的線F-F’的實例性對數(shù)凈摻雜濃度對深度的圖示。值 ^12是釘扎層702硅表面處的峰值摻雜濃度。Xj2是η+釘扎層702的結(jié)深度。圖20中的峰值摻雜水平及結(jié)深度小于圖19中所示的峰值摻雜水平及結(jié)深度。圖20中的較低值是由于并入硅表面上面的電介質(zhì)堆疊中的固定正電荷所致。減少的峰值摻雜水平及較低結(jié)深度為短波長光提供改進(jìn)的量子效率。
現(xiàn)在參考圖21，其顯示穿過圖2中的線Ε-Ε’及圖13中的線F_F’的靜電電位對深度曲線圖。與現(xiàn)有技術(shù)釘扎層200及存儲區(qū)202相比，與釘扎層702及存儲區(qū)700的表面結(jié)相關(guān)聯(lián)的耗盡區(qū)較靠近所述硅表面。此是由于并入硅表面上面的電介質(zhì)堆疊中的固定正電荷所致。使與釘扎層702及存儲區(qū)700的表面結(jié)相關(guān)聯(lián)的耗盡區(qū)較靠近所述硅表面為短波長光提供改進(jìn)的量子效率。
盡管已特別參考本發(fā)明某些優(yōu)選實施例詳細(xì)描述了本發(fā)明，但應(yīng)了解，可在本發(fā)明的精神及范圍內(nèi)實現(xiàn)各種變化及修改。舉例來說，已參考特定導(dǎo)電類型描述了像素600、 1300的特征?？稍诟鶕?jù)本發(fā)明的其它實施例中使用相反的導(dǎo)電類型。另外，在根據(jù)本發(fā)明的其它實施例中，可省略或共享像素600、1300中所圖解說明的一些特征。舉例來說，釘扎層702不必包含在像素中。在根據(jù)本發(fā)明的其它實施例中，放大器晶體管(SF)或電荷/電壓轉(zhuǎn)換區(qū)106可由兩個或兩個以上像素共享。
而且，盡管本文中已描述本發(fā)明的特定實施例，但應(yīng)注意本申請案并不限于這些實施例。特定來說，在相容的情況下，相對于一個實施例所述的任何特征也可用在其它實施例中。而且，在相容的情況下，不同實施例的特征可交換。
部件列表
100像素
102光電檢測器
104觸點
106電荷/電壓轉(zhuǎn)換區(qū)
108觸點
110源極隨耦器晶體管
111信號線
112觸點
114隔離層
200釘扎層
202存儲區(qū)
204層
206襯底層
208淺溝槽隔離
210電介質(zhì)材料
400圖像捕獲裝置
402光
404成像級
406圖像傳感器
408處理器
410存儲器
412顯不器
414其它輸入/輸出I/O)
500圖像傳感器
502像素
504成像區(qū)域
506列解碼器
508行解碼器
510數(shù)字邏輯
512模擬或數(shù)字輸出電路
600兩個鄰近像素
602光電檢測器
604觸點
606電荷/電壓轉(zhuǎn)換區(qū)
608觸點
610放大器晶體管的柵極
612觸點
614隔離層
700存儲區(qū)
702釘扎層
704傳送柵極
706硅半導(dǎo)體層
708襯底層
710外延層
712襯底
714淺溝槽隔離
716淺溝槽隔離
718溝槽
720溝槽
722電介質(zhì)材料
1000將形成光電檢測器的區(qū)域
1002將形成電荷/電壓轉(zhuǎn)換區(qū)
1004掩蔽層
1006開口
1008掩蔽層
1010開口
1100掩蔽層
1102開口
1200阱
1300像素
1302硅-二氧化硅界面
1304硅-二氧化硅界面
1306電介質(zhì)結(jié)構(gòu)
1308要放大的區(qū)域
1309淺溝槽隔離區(qū)
1310要放大的區(qū)域
1311淺溝槽隔離區(qū)
1400柵極氧化物層
1402氮化硅層
1404固定正電荷
1406界面
1500電介質(zhì)結(jié)構(gòu)
1502氧化物襯里層
1504氮化硅層
1506固定正電荷
1508界面
1600電介質(zhì)結(jié)構(gòu)
1602柵極氧化物層
1604氮化硅層
1606要放大的區(qū)域
1700固定正電荷
1800襯墊氧化物層
1802氮化物層
1804襯里氧化物層0184]1806掩蔽層0185]1808開口0186]1810氮化硅層0187]1812電介質(zhì)材料0188]1814氮化物層0189]1816掩蔽層0190]1818開口0191]1820柵極氧化物層0192]1822氮化硅層0193]RG復(fù)位柵極0194]RS行選擇晶體管0195]SF放大器晶體管0196]STI淺溝槽隔離0197]TG傳送柵極0198]VDD電源0199]VOUT輸出
權(quán)利要求
1.一種用于在具有η導(dǎo)電類型的硅半導(dǎo)體層中緊鄰近于光電檢測器產(chǎn)生淺溝槽隔離區(qū)的方法，其中所述光電檢測器包含安置于所述硅半導(dǎo)體層中的具有P導(dǎo)電類型的存儲區(qū)，所述方法包括在所述硅半導(dǎo)體層中形成溝槽；沿著所述溝槽的內(nèi)部底部及內(nèi)部側(cè)壁形成襯里氧化物層； 在所述襯里氧化物層上方形成氮化硅層； 用電介質(zhì)材料填充所述溝槽；及僅部分地沿著所述溝槽的底部且僅沿著所述溝槽的緊鄰近于隨后將形成所述光電檢測器的所述存儲區(qū)的側(cè)壁將具有所述η導(dǎo)電類型的摻雜劑植入到所述硅半導(dǎo)體層中。
2.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括在所述存儲區(qū)上方形成具有所述η導(dǎo)電類型的釘扎層。
3.根據(jù)權(quán)利要求2所述的方法，其進(jìn)一步包括在所述釘扎層及所述硅半導(dǎo)體層上方形成柵極氧化物層；及在所述柵極氧化物層的至少一部分上方形成氮化硅層。
全文摘要
本發(fā)明涉及一種用于產(chǎn)生圖像傳感器中的光電二極管隔離的方法。在n型硅半導(dǎo)體層中橫向鄰近于光電檢測器的收集區(qū)且橫向鄰近于電荷/電壓轉(zhuǎn)換區(qū)安置淺溝槽隔離區(qū)。所述淺溝槽隔離區(qū)各自包含安置在所述硅半導(dǎo)體層中的溝槽及沿著每一溝槽的內(nèi)部底部及側(cè)壁安置的第一電介質(zhì)結(jié)構(gòu)。在釘扎層上方安置第二電介質(zhì)結(jié)構(gòu)。所述電介質(zhì)結(jié)構(gòu)包含安置在氧化物層上方的氮化硅層。僅沿著所述溝槽的外部底部的一部分及所述溝槽的緊鄰近于所述光電檢測器的外部側(cè)壁安置n型隔離層。不沿著所述底部的其余部分或所述溝槽的相對外部側(cè)壁安置所述n型隔離層。
文檔編號H01L21/762GK102544038SQ20111041539
公開日2012年7月4日 申請日期2011年12月7日 優(yōu)先權(quán)日2010年12月13日
發(fā)明者埃里克·G·史蒂文斯, 洪·Q·多恩, 羅伯特·M·吉達(dá)什 申請人:全視科技有限公司