專利名稱：Cmos晶體管金屬柵極的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制作方法，尤其涉及一種CMOS晶體管金屬柵極的制作方法。
背景技術(shù)：
隨著半導(dǎo)體器件的集成度越來越高，半導(dǎo)體器件工作需要的電壓和電流不斷降低，晶體管開關(guān)的速度也隨之加快，隨之對半導(dǎo)體工藝各方面要求大幅提高?，F(xiàn)有技術(shù)工藝已經(jīng)將晶體管以及其他種類的半導(dǎo)體器件組成部分做到了幾個分子和原子的厚度，組成半導(dǎo)體的材料已經(jīng)達(dá)到了物理電氣特性的極限。隨之柵極工藝進(jìn)入了一個新的階段，最早達(dá)到極限的部分就是組成半導(dǎo)體器件的柵極氧化層，又稱柵介質(zhì)層，現(xiàn)有的工藝通常采用二氧化硅(SiO2)作為柵極介質(zhì)層的材料。同1995年晶體管中二氧化硅層相比，65納米工藝的晶體管中的二氧化硅層已經(jīng)縮小到只有前者的十分之一，達(dá)到僅有5個氧原子的厚度。作為阻隔柵極導(dǎo)電層和其下層(例如半導(dǎo)體襯底)之間的絕緣層，二氧化硅層已經(jīng)不能再縮小了，否則產(chǎn)生的漏電流會讓晶體管無法正常工作，如果提高有效工作的電壓和電流，更會使芯片功耗增大到驚人的地步。因此，業(yè)界找到了比二氧化硅具有更高的介電常數(shù)和更好的場效應(yīng)特性的材料-高介電常數(shù)材料(High-K Material)，用以更好的分隔柵極和晶體管其他部分，大幅減少漏電量。同時，為了與高介電常數(shù)材料兼容，采用金屬材料代替原有多晶硅作為柵導(dǎo)電層材料，從而形成了新的柵極結(jié)構(gòu)-金屬柵堆疊結(jié)構(gòu)，常見的金屬柵堆疊結(jié)構(gòu)由底層向上依次包括高介電常數(shù)材料層、氮化鈦層和金屬柵層。為解決金屬柵堆疊結(jié)構(gòu)的金屬柵層在高溫退火工藝過程中功函數(shù)(Work Function)大幅變化、導(dǎo)致柵極耗盡和RC延遲等影響半導(dǎo)體器件性能的問題，形成了柵極最后工藝(Gate-Last Process),即，先形成具有多晶娃層的虛設(shè)柵極，進(jìn)行源/漏離子注入及高溫退火工藝后，去除虛設(shè)柵堆疊結(jié)構(gòu)中的多晶硅層，并沉積金屬材料，形成金屬柵堆疊結(jié)構(gòu)(Metal Gate Stack)。在現(xiàn)有技術(shù)中，CMOS晶體管因PMOS晶體管和NMOS晶體管的不同性能，需要形成具有不同金屬功函數(shù)層的金屬柵極，因此，需要在不同的工藝步驟中形成金屬柵極。常見的方法是先去除第一虛設(shè)柵極并在其形成的溝槽中形成第一功函數(shù)金屬層和第一填充金屬柵極，之后進(jìn)行第一次化學(xué)機械研磨；然后，去除另一虛設(shè)柵極并在其形成的溝槽中形成第二功函數(shù)金屬層和第二填充金屬柵極，之后進(jìn)行第二次進(jìn)行化學(xué)機械研磨，兩次甚至兩次以上化學(xué)機械研磨工藝不僅增加的工藝步驟，延長了工藝時間，并且多次化學(xué)機械研磨會造成較多的研磨殘留，且大大損傷層間介質(zhì)層，使金屬介質(zhì)層的厚度減薄，進(jìn)而影響CMOS晶體管的性能。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種能夠簡化工藝步驟、提高CMOS晶體管性能的金屬柵極的制作方法。
為解決上述問題，本發(fā)明一種CMOS晶體管金屬柵極的制作方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有層間介質(zhì)層以及位于所述層間介質(zhì)層中的第一虛設(shè)柵極和第二虛設(shè)柵極；在所述層間介質(zhì)層上形成第一圖案化的光刻膠層，并以所述第一圖案化的光刻膠層為掩膜刻蝕去除所述第一虛設(shè)柵極，以形成第一柵極溝槽；去除所述第一圖案化的光刻膠層，在所述第一柵極溝槽和所述層間介質(zhì)層上依次形成在所述第一功函數(shù)金屬層和第一填充層；在所述第一填充層上形成第二圖案化的光刻膠層，并以所述第二圖案化的光刻膠層為掩膜刻蝕去除所述第二虛設(shè)柵極及位于其上的第一填充層和第一功函數(shù)金屬層，以形成第二柵極溝槽；在所述第二柵極溝槽和所述第二圖案化的光刻膠層上依次形成第二功函數(shù)金屬層和第二填充層；在所述第二填充層上形成第三圖案化的光刻膠層，并以所述第三圖案化的光刻膠層為掩膜刻蝕去除第一柵極溝槽上的第二填充層和第二功函數(shù)金屬層；去除第三圖案化的光刻膠層、第二填充層以及所述第一柵極溝槽上的第二圖案化的光刻膠層和第一填充層，暴露所述第一柵極溝槽和第二柵極溝槽；沉積金屬柵極層，覆蓋層間介質(zhì)層并填充第一柵極溝槽和第二柵極溝槽；進(jìn)行化學(xué)機械研磨，直至暴露所述層間介質(zhì)層，在所述第一柵極溝槽和第二柵極溝槽中分別形成第一金屬柵極和第二金屬柵極。進(jìn)一步的，所述第一填充層和第二填充層為能夠凝固的流動聚合物。進(jìn)一步的，所述第一填充層和所述第二填充層為聚酰亞胺或有機底部抗反射涂層。進(jìn)一步的，所述第一填充層和所述第二填充層為高硅含量抗反射涂層。進(jìn)一步的，所述高娃含量抗反射涂層的娃含量大于35%。進(jìn)一步的，采用等離子體灰化法去除第三圖案化的光刻膠層、剩余的第二填充層以及所述第一柵極溝槽上的第二圖案化的光刻膠層和第一填充層。進(jìn)一步的，所述第一功函數(shù)金屬層的材質(zhì)為鈦、氮化鈦、氮化鉭、鉭、鉭鋁化合物或鋁中的一種或其組合；所述第二功函數(shù)金屬層的材質(zhì)為鈦、氮化鈦、氮化鉭、鉭、鉭鋁化合物或鋁中的一種或其組合。進(jìn)一步的，所述第一虛設(shè)柵極為PMOS虛設(shè)柵極，所述第一金屬柵極為PMOS金屬柵極，所述第二虛設(shè)柵極為NMOS虛設(shè)柵極，所述第二金屬柵極為NMOS金屬柵極。進(jìn)一步的，所述第一虛設(shè)柵極為NMOS虛設(shè)柵極，所述第一金屬柵極為NMOS金屬柵極，所述第二虛設(shè)柵極為PMOS虛設(shè)柵極，所述第二金屬柵極為PMOS金屬柵極。綜上所述，本發(fā)明所述CMOS晶體管金屬柵極的制作方法，利用多層圖案化的光刻膠層為掩膜，先去除第一虛設(shè)柵極形成第一柵極溝槽，并形成第一功函數(shù)金屬層和第一填充層，再去除第二虛設(shè)柵極形成第二柵極溝槽，并形成第二功函數(shù)金屬層和第二填充層，同時去除第一填充層和第二填充層以暴露第一柵極溝槽和第二柵極溝槽，接著填充金屬柵層，之后進(jìn)行一次化學(xué)機械研磨工藝，即可同時形成第一金屬柵極和第二金屬柵極。相比于現(xiàn)有技術(shù)在制作CMOS晶體管金屬柵極的工藝中需要采用兩道化學(xué)機械研磨工藝形成兩個金屬柵極的方法，大大簡化了工藝流程，進(jìn)一步減少了化學(xué)機械研磨過程的研磨殘留物，并減少了層間介質(zhì)層的研磨損傷，進(jìn)而提高了 CMOS晶體管的性能。


圖1為本發(fā)明一實施例中CMOS晶體管金屬柵極的制作方法的流程示意圖。圖2 圖10為本發(fā)明一實施例中CMOS晶體管金屬柵極的制作過程的結(jié)構(gòu)示意圖。
具體實施例方式為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對本發(fā)明的內(nèi)容作進(jìn)一步說明。當(dāng)然本發(fā)明并不局限于該具體實施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。其次，本發(fā)明利用示意圖進(jìn)行了詳細(xì)的表述，在詳述本發(fā)明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應(yīng)以此作為對本發(fā)明的限定。本發(fā)明提供一種CMOS晶體管金屬柵極的制作方法，包括以下步驟:步驟SOl:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有層間介質(zhì)層以及位于所述層間介質(zhì)層中的第一虛設(shè)柵極和第二虛設(shè)柵極；步驟S02:在所述層間介質(zhì)層上形成第一圖案化的光刻膠層，并以所述第一圖案化的光刻膠層為掩膜刻蝕去除所述第一虛設(shè)柵極，以形成第一柵極溝槽；步驟S03:去除所述第一圖案化的光刻膠層，在所述第一柵極溝槽和所述層間介質(zhì)層上依次形成在所述第一功函數(shù)金屬層和第一填充層；步驟S04:在所述第一填充層上形成第二圖案化的光刻膠層，并以所述第二圖案化的光刻膠層為掩膜刻蝕去除所述第二虛設(shè)柵極及位于其上的第一填充層和第一功函數(shù)金屬層，以形成第二柵極溝槽；步驟S05:在所述第二柵極溝槽和所述第二圖案化的光刻膠層上依次形成第二功函數(shù)金屬層和第二填充層；步驟S06:在所述第二填充層上形成第三圖案化的光刻膠層，并以所述第三圖案化的光刻膠層為掩膜刻蝕去除第一柵極溝槽上的第二填充層和第二功函數(shù)金屬層；步驟S07:去除第三圖案化的光刻膠層、剩余的第二填充層以及所述第一柵極溝槽上的第二圖案化的光刻膠層和第一填充層，暴露所述第一柵極溝槽和第二柵極溝槽；步驟S08:沉積金屬柵極層，覆蓋層間介質(zhì)層并填充第一柵極溝槽和第二柵極溝槽；步驟S09:進(jìn)行化學(xué)機械研磨，直至暴露所述層間介質(zhì)層，在所述第一柵極溝槽和第二柵極溝槽中分別形成第一金屬柵極和第二金屬柵極。圖2 圖10為本發(fā)明一實施例中CMOS晶體管金屬柵極的制作過程的結(jié)構(gòu)示意圖，以下結(jié)合圖1以及圖2 圖10詳細(xì)說明本發(fā)明一實施例中CMOS晶體管金屬柵極的制作方法。如圖2所示，在步驟SOl中，所述半導(dǎo)體襯底100可以為單晶硅、多晶硅或者鍺硅化合物等半導(dǎo)體材料，所述半導(dǎo)體襯底100中還形成有各種隔離元件以及各種摻雜區(qū)等用以形成半導(dǎo)體器件的必要結(jié)構(gòu)，所述隔離元件例如是淺溝槽隔離結(jié)構(gòu)(STI) 106，所述摻雜區(qū)例如是N阱、P阱以及輕摻雜源/漏區(qū)(LDD，圖中未標(biāo)示)，上述結(jié)構(gòu)根據(jù)實際半導(dǎo)體器件制作工藝過程確定，為本領(lǐng)域技術(shù)人員所熟知技術(shù)內(nèi)容，故不再贅述。所述第一虛設(shè)柵極103與所述第二虛設(shè)柵極105的材質(zhì)為多晶硅。在本實施例中，所述第一虛設(shè)柵極103作為CMOS晶體管的NMOS晶體管的虛設(shè)柵極，所述第二虛設(shè)柵極105作為PMOS晶體管的虛設(shè)柵極。在另一實施例中，所述第一虛設(shè)柵極103與所述第二虛設(shè)柵極105可以互換，分別作為PMOS晶體管和NMOS晶體管的虛設(shè)柵極。所述第一虛設(shè)柵極103與所述第二虛設(shè)柵極105的形成步驟可以為:在所述半導(dǎo)體襯底100上利用化學(xué)氣相沉積法沉積一層多晶硅薄膜，接著利用光刻和刻蝕工藝形成如圖2所示的第一虛設(shè)柵極103和第二虛設(shè)柵極105，所述第一虛設(shè)柵極103和第二虛設(shè)柵極105作為金屬柵極的前期替代結(jié)構(gòu)，在后續(xù)步驟形成源/漏極過程中經(jīng)歷高溫退火工藝，避免因先形成金屬柵極在高溫退火工藝中受熱而改變金屬柵極的功函數(shù)，進(jìn)而保持金屬柵極的電學(xué)特性，從而保持后續(xù)形成的金屬柵極的功函數(shù)不發(fā)生改變，提高后續(xù)形成的金屬柵極的整體性能。接著，向所述半導(dǎo)體襯底100進(jìn)行源/漏注入，在所述第一虛設(shè)柵極103和第二虛設(shè)柵極105兩側(cè)的半導(dǎo)體襯底100中分別形成源/漏極101，接著沉積形成層間介質(zhì)層107，所述層間介質(zhì)層107的材質(zhì)可以為氧化硅，可以采用化學(xué)氣相沉積法，例如等離子體化學(xué)氣相沉積(PECVD)、低壓化學(xué)氣相沉積(LPCVD)、快速熱化化學(xué)氣相沉積(RTCVD)或高密度等離子體沉積(HDP)等方法形成，并去除部分層間介質(zhì)層107，從而暴露所述第一虛設(shè)柵極103和第二虛設(shè)柵極105，最終形成如圖2所示的結(jié)構(gòu)。在步驟S02中，涂覆第一光刻膠薄膜，對該第一光刻膠薄膜進(jìn)行曝光和顯影，形成圖案化的第一光刻膠層201，并以所述第一光刻膠層201為掩膜，刻蝕去除所述第一虛設(shè)柵極103，以形成第一柵極溝槽301，從而形成如圖3所示的結(jié)構(gòu)，利用干法刻蝕所述第一虛設(shè)柵極103，刻蝕離子可以包括氯氣、溴化氫和氯化氫。接著，如圖4所示，在步驟S03中，去除所述第一圖案化的光刻膠層201，在所述層間介質(zhì)層107上以及第一柵極溝槽301上采用原子沉積法形成第一功函數(shù)金屬層302，接著在第一功函數(shù)金屬層302上形成第一填充層303，所述地一填充層填充滿所述第一柵極溝槽301。在較佳實施例中，所述第一填充層303選擇能夠凝固的流動聚合物，易于填充第一柵極溝槽301的材料，且易于在后續(xù)工藝中被去除，所述第一填充層303優(yōu)選的材料為聚酰亞胺(Polymide)、有機底部抗反射涂層(BARC)，上述材料形成的第一填充層303能夠更好地凝固，并且在后續(xù)去除的過程中，可以根據(jù)需要隨某一圖案化的光刻膠層一并去除，不增加工藝步驟，其中最佳的為高硅含量抗反射涂層，其中高硅含量抗反射涂層的硅含量大于35%，高硅含量抗反射涂層具有更好的凝固性質(zhì)，并且更易于在后續(xù)工藝中被去除。所述第一功函數(shù)金屬層302的材料可以為氮化鈦(TiN)、鋁鈦化合物(TiAl)或鋁(Al)的其中一種或幾種組合，根據(jù)實際工藝對金屬柵極功函數(shù)的要求選擇第一功函數(shù)金屬層302的材料，在后續(xù)進(jìn)行的化學(xué)機械研磨過程中所述第一功函數(shù)金屬層302的研磨速率與金屬柵層的研磨速率相近，進(jìn)而在研磨后獲得良好的界面結(jié)構(gòu)。結(jié)合圖4與圖5，在步驟S04中，在所述第一填充層303上涂覆第二光刻膠薄膜，對該第二光刻膠薄膜進(jìn)行曝光和顯影，形成如圖5所示的第二圖案化的光刻膠層203，接著以所述第二圖案化的光刻膠層203為掩膜，刻蝕去除所述第二虛設(shè)柵極105及位于其上的第一功函數(shù)金屬層302和第一填充層303，形成第二柵極溝槽304 ;其中，利用干法刻蝕所述第二虛設(shè)柵極105及位于其上的第一功函數(shù)金屬層302和第一填充層303，刻蝕離子可以包括氯氣、溴化氫和氯化氫，刻蝕過程由于第二圖案化的光刻膠層203和第一填充層303的遮擋，避免了對層間介質(zhì)層107的刻蝕損傷，保護(hù)了層間介質(zhì)層107。此外，在最終的器件結(jié)構(gòu)中所述第一功函數(shù)金屬層302僅保留位于第一柵極溝槽301中的部分，位于第一柵極溝槽301以外的第一功函數(shù)金屬層302在后續(xù)的一次化學(xué)機械研磨過程中會被一并研磨去除。接著，如圖6所示，在步驟S05中，在所述第二柵極溝槽304和第二圖案化的光刻膠層203上利用原子沉積法形成第二功函數(shù)金屬層305，接著在第二功函數(shù)金屬層305上形成第二填充層306，第二填充層306填充滿第二柵極溝槽304。其中，所述第二填充層306為能夠凝固的流動聚合物；在較佳的實施例中，所述第二填充層306的材料可以與第一填充層302的材料相同，亦為能夠凝固的流動聚合物，以易于填充第二柵極溝槽304的材料，且易于在后續(xù)工藝中被去除，所述第二填充層306優(yōu)選的材料可以為聚酰亞胺(Polymide)、有機底部抗反射涂層(BARC)，上述材料形成的第二填充層306同樣能夠更好地凝固，并且在后續(xù)去除的過程中，可以根據(jù)需要隨某一圖案化的光刻膠層一并去除，不增加工藝步驟，其中最佳的為硅含量抗反射涂層，其中高硅含量抗反射涂層的硅含量大于35%，高硅含量抗反射涂層具有更好的凝固性質(zhì)，并且更易于在后續(xù)工藝中被去除。因此，利用第一填充層303和第二填充層306能夠凝固的性質(zhì)，可以通過涂覆的方式填充第一柵極溝槽301和第二柵極溝槽304，填充方法簡單，填充效率高。所述第二功函數(shù)金屬層306的材料可以為氮化鈦(TiN)、鋁鈦化合物(TiAl)或鋁(Al)的其中一種或幾種組合，在后續(xù)進(jìn)行的化學(xué)機械研磨過程中所述功函數(shù)金屬層的研磨速率與金屬柵層的研磨速率相近，進(jìn)而在研磨后獲得良好的界面結(jié)構(gòu)，由于所述第二功函數(shù)金屬層305的形成步驟與所述第一功函數(shù)金屬層302的形成步驟不同，因此也可以選擇不同的功函數(shù)金屬層材料，以滿足CMOS晶體管中NMOS晶體管與PMOS晶體管中金屬柵極不同的功函數(shù)要求，提高CMOS晶體管的器件性能。繼續(xù)參考圖6，在步驟S06中，為了打開所述第一柵極溝槽301，需要首先去除位于第一柵極溝槽301上的第二功函數(shù)金屬層205。于是在所述第二填充層306上涂覆第三光刻膠薄膜，對該第三光刻膠薄膜進(jìn)行曝光、顯影，形成第三圖案化的光刻膠層205，并以所述第三圖案化的光刻膠層205為掩膜，刻蝕去除位于所述第一柵極溝槽301上的第二填充層306和第二功函數(shù)金屬層305，可以根據(jù)刻蝕的速率和時間設(shè)定所述第三圖案化的光刻膠層205的厚度，以至少能夠完全刻蝕去除第一柵極溝槽301上的第二功函數(shù)金屬層306，最終形成如圖7所示結(jié)構(gòu)。此外，在最終的器件結(jié)構(gòu)中所述第二功函數(shù)金屬層306僅保留位于第二柵極溝槽304中的部分，位于第一柵極溝槽304以外的第二功函數(shù)金屬層306在后續(xù)的一次化學(xué)機械研磨過程中會被一并研磨去除。結(jié)合圖7和圖8，在步驟S07中，去除所述第三圖案化的光刻膠層205、第二填充層306以及所述第一柵極溝槽301上的第二圖案化光刻膠層203和第一填充層303，以暴露第一柵極溝槽301和第二柵極溝槽304。其中，所述第三圖案化的光刻膠層205、第一填充層303、所述第二填充層306以及第二圖案化的光刻膠層203均可采用等離子體灰化法去除，即可采用一步工藝中同時去除，工藝簡單易于控制。經(jīng)過所述步驟SOl至所述步驟S07，不僅同時暴露了第一柵極溝槽301和第二柵極溝槽304，使后續(xù)能夠同時形成金屬柵極層填充第一柵極溝槽301和第二柵極溝槽304，并且在第一柵極溝槽301和第二柵極溝槽304中形成不同的第一功函數(shù)金屬層302和第二功函數(shù)金屬層305，滿足了后續(xù)形成的金屬柵極的不同功函數(shù)的要求。然后，在步驟S08中，沉積金屬柵層309，覆蓋層間介質(zhì)層107并填充第一柵極溝槽301和第二柵極溝槽304，形成如圖9所示結(jié)構(gòu)，所述金屬柵層309的材料可以為鋁或鎢(W)，形成所述金屬柵極層309的步驟可以包括在所述層間介質(zhì)層107和所述柵極溝槽301上形成晶種層(圖中未標(biāo)示)，接著進(jìn)行電鍍工藝，形成金屬柵極層309。如圖10所示，在步驟S09中，對所述金屬柵層309進(jìn)行化學(xué)機械研磨，直至暴露所述層間介質(zhì)層107。由于所述金屬柵極層309是在同一步驟中填充第一柵極溝槽301和第二柵極溝槽304的，因此對金屬柵極層309的化學(xué)機械研磨僅需進(jìn)行一次；并且在此次化學(xué)機械研磨中還能夠同時去除第一柵極溝槽301和第二柵極溝槽304外其他各層，包括第一柵極溝槽301和第二柵極溝槽304外第二金屬功函數(shù)層306和第一金屬功函數(shù)層302，以及剩余的第二圖案化的光刻膠層203、第一填充層302,暴露層間介質(zhì)層107,最終如圖10所不的第一金屬柵極309a和第二金屬柵極309b。在本發(fā)明所述的CMOS晶體管的PMOS金屬柵極和NMOS金屬柵極的形成先后順序不被限定，可以先形成PMOS金屬柵極，即所述第一虛設(shè)柵極103為PMOS虛設(shè)柵極，所述第二虛設(shè)柵極105為NMOS虛設(shè)柵極，則形成的第一金屬柵極309a為PMOS金屬柵極，第二金屬柵極30%為NMOS金屬柵極；或者，在另一實施例中，先形成NMOS金屬柵極，即所述第一虛設(shè)柵極103可以為NMOS虛設(shè)柵極，所述第二虛設(shè)柵極105為PMOS虛設(shè)柵極，則形成的第一金屬柵極309a為NMOS金屬柵極,第二金屬柵極309b為PMOS金屬柵極。綜上所述，本發(fā)明所述CMOS晶體管金屬柵極的制作方法，利用多層圖案化的光刻膠層作為掩膜，先去除第一虛設(shè)柵極形成第一柵極溝槽，并形成第一功函數(shù)金屬層和第一填充層，再刻蝕去除第二虛設(shè)柵極形成第二柵極溝槽，并形成第二功函數(shù)金屬層和第二填充層，同時去除第一填充層和第二填充層以暴露第一柵極溝槽和第二柵極溝槽，接著填充金屬柵層，之后進(jìn)行一次化學(xué)機械研磨工藝，即可同時形成第一金屬柵極和第二金屬柵極。在上述工藝步驟中，由于多層圖案化光刻膠層的遮擋，刻蝕過程不會對層間介質(zhì)層產(chǎn)生刻蝕損傷，保護(hù)了層間介質(zhì)層，并且相比于現(xiàn)有技術(shù)在制作CMOS晶體管金屬柵極的工藝中需要采用兩道化學(xué)機械研磨工藝形成兩個金屬柵極的方法，僅在最后去除剩余的第一填充層和第二填充層重新暴露的第一柵極溝槽和第二柵極溝槽中填充金屬柵極層之后，才進(jìn)行一次化學(xué)機械研磨，不僅大大簡化了工藝流程，進(jìn)一步減少了化學(xué)機械研磨過程的研磨殘留物，并減少了層間介質(zhì)層的研磨損傷，進(jìn)而提高了 CMOS晶體管的性能。此外，利用第一填充層和第二填充層能夠凝固的性質(zhì)，可以通過涂覆的方式填充第一柵極溝槽和第二柵極溝槽，填充方法簡單，填充效率高，而利用第一填充層和第二填充層能夠與光刻膠層同時去除的特性，可以根據(jù)工藝步驟在去除某一層圖案化的光刻膠層時同時去除相應(yīng)位置的第一填充層或第二填充層，節(jié)約工藝步驟，增加了工藝效率。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種CMOS晶體管金屬柵極的制作方法，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有層間介質(zhì)層以及位于所述層間介質(zhì)層中的第一虛設(shè)柵極和第二虛設(shè)柵極； 在所述層間介質(zhì)層上形成第一圖案化的光刻膠層，并以所述第一圖案化的光刻膠層為掩膜刻蝕去除所述第一虛設(shè)柵極，以形成第一柵極溝槽； 去除所述第一圖案化的光刻膠層，在所述第一柵極溝槽和所述層間介質(zhì)層上依次形成在所述第一功函數(shù)金屬層和第一填充層； 在所述第一填充層上形成第二圖案化的光刻膠層，并以所述第二圖案化的光刻膠層為掩膜刻蝕去除所述第二虛設(shè)柵極及位于其上的第一填充層和第一功函數(shù)金屬層，以形成第二柵極溝槽； 在所述第二柵極溝槽和所述第二圖案化的光刻膠層上依次形成第二功函數(shù)金屬層和第二填充層； 在所述第二填充層上形成第三圖案化的光刻膠層，并以所述第三圖案化的光刻膠層為掩膜刻蝕去除第一柵極溝槽上的第二填充層和第二功函數(shù)金屬層； 去除第三圖案化的光刻膠層、剩余的第二填充層以及所述第一柵極溝槽上的第二圖案化的光刻膠層和第一填充層，暴露所述第一柵極溝槽和第二柵極溝槽； 沉積金屬柵極層，覆蓋層間介質(zhì)層并填充第一柵極溝槽和第二柵極溝槽； 進(jìn)行化學(xué)機械研磨，直至暴露所述層間介質(zhì)層，以在所述第一柵極溝槽和第二柵極溝槽中分別形成第一金屬柵極和第二金屬柵極。
2.如權(quán)利要求1所述的CMOS晶體管金屬柵極的制作方法，其特征在于，所述第一填充層和第二填充層為能夠凝固的流動聚合物。
3.如權(quán)利要求2所述的CMOS晶體管金屬柵極的制作方法，其特征在于，所述第一填充層和所述第二填充層為聚酰亞胺或有機底部抗反射涂層。
4.如權(quán)利要求3所述的CMOS晶體管金屬柵極的制作方法，其特征在于，所述第一填充層和所述第二填充層為高硅含量抗反射涂層。
5.如權(quán)利要求4所述的CMOS晶體管金屬柵極的制作方法，其特征在于，所述高硅含量抗反射涂層的娃含量大于35%。
6.如權(quán)利要求3所述的CMOS晶體管金屬柵極的制作方法，其特征在于，采用等離子體灰化法去除第三圖案化的光刻膠層、剩余的第二填充層以及所述第一柵極溝槽上的第二圖案化的光刻膠層和第一填充層。
7.如權(quán)利要求1所述的CMOS晶體管金屬柵極的制作方法，其特征在于，所述第一功函數(shù)金屬層的材質(zhì)為鈦、氮化鈦、氮化鉭、鉭、鉭鋁化合物或鋁中的一種或其組合。
8.如權(quán)利要求1所述的CMOS晶體管金屬柵極的制作方法，其特征在于，所述第二功函數(shù)金屬層的材質(zhì)為鈦、氮化鈦、氮化鉭、鉭、鉭鋁化合物或鋁中的一種或其組合。
9.如權(quán)利要求1至8中任意一項所述的CMOS晶體管金屬柵極的制作方法，其特征在于，所述第一虛設(shè)柵極為PMOS虛設(shè)柵極，所述第一金屬柵極為PMOS金屬柵極，所述第二虛設(shè)柵極為NMOS虛設(shè)柵極，所述第二金屬柵極為NMOS金屬柵極。
10.如權(quán)利要求1至8中任意一項所述的CMOS晶體管金屬柵極的制作方法，其特征在于，所述第一虛設(shè)柵極為NMOS虛設(shè)柵極，所述第一金屬柵極為NMOS金屬柵極，所述第二虛設(shè)柵極為PMOS虛設(shè)柵極，所述第二`金屬柵極為PMOS金屬柵極。
全文摘要
本發(fā)明揭示了一種CMOS晶體管金屬柵極的制作方法，利用多層圖案化的光刻膠層，先去除第一虛設(shè)柵極形成第一柵極溝槽，并形成第一功函數(shù)金屬層和第一填充層，再去除第二虛設(shè)柵極形成第二柵極溝槽，并形成第二功函數(shù)金屬層和第二填充層，同時去除第一填充層和第二填充層以暴露第一柵極溝槽和第二柵極溝槽，接著填充金屬柵層，之后進(jìn)行一次化學(xué)機械研磨工藝，即可同時形成第一金屬柵極和第二金屬柵極。相比于現(xiàn)有技術(shù)在制作CMOS晶體管金屬柵極的工藝中需要采用兩道化學(xué)機械研磨工藝形成兩個金屬柵極的方法，大大簡化了工藝流程，進(jìn)一步減少了化學(xué)機械研磨過程的研磨殘留物，并減少了層間介質(zhì)層的研磨損傷，進(jìn)而提高了CMOS晶體管的性能。
文檔編號H01L21/28GK103165534SQ201110407288
公開日2013年6月19日 申請日期2011年12月8日 優(yōu)先權(quán)日2011年12月8日
發(fā)明者王新鵬, 張海洋 申請人:中芯國際集成電路制造(上海)有限公司