專利名稱：具有所限定柵極間隔的集成電路器件以及設(shè)計和制造其的方法
技術(shù)領(lǐng)域：
以下披露總體涉及集成電路(IC)器件，并且涉及用于設(shè)計和制造IC器件的方法
和裝置。
背景技術(shù)：
隨著技術(shù)進(jìn)步，IC器件包括更小的尺寸和增加的部件密度。當(dāng)技術(shù)節(jié)點縮小時，挑戰(zhàn)增加，例如，器件性能的失配變得更加嚴(yán)重。然而，對于芯片上系統(tǒng)(S0C，或系統(tǒng)芯片)、模擬、數(shù)字信號處理(DSP)和射頻(RF)應(yīng)用中通常要求的相對較大器件來說，可能很難在IC中提供大器件的適當(dāng)匹配。這些器件失配問題可能由被用于提供金屬柵極技術(shù)的替換或后柵極方法產(chǎn)生。后柵極方法通常需要附加化學(xué)機(jī)械處理(CMP)步驟。這些CMP處理可以創(chuàng)建由于負(fù)載效應(yīng)導(dǎo)致的柵極高度的差異。這些負(fù)載效應(yīng)通常通過大器件的使用(例如，與較小部件一致)加劇。例如，CMP凹陷可能導(dǎo)致金屬功函數(shù)轉(zhuǎn)移和IC的失配惡化。從而，需要一種用于包括不同尺寸器件的IC的后柵極處理的電路設(shè)計、制造和實現(xiàn)的改進(jìn)方式。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，提供一種制造集成電路的方法，包括形成具有寬度(W)和長度(L)的第一柵極結(jié)構(gòu)；形成與所述第一柵極結(jié)構(gòu)的第一側(cè)分離一距離的第二柵極結(jié)構(gòu)，其中，分離的距離大于
權(quán)利要求
1.一種制造集成電路的方法，包括 形成具有寬度(W)和長度(L)的第一柵極結(jié)構(gòu)； 形成與所述第一柵極結(jié)構(gòu)的第一側(cè)分離一距離的第二柵極結(jié)構(gòu)，其中，分離的距離大于
2.根據(jù)權(quán)利要求I所述的方法，其中，所述分離的距離小于約500nm。
3.根據(jù)權(quán)利要求I所述的方法，其中，所述分離的距離通過與所述IC制造相關(guān)的設(shè)計規(guī)則確定。
4.根據(jù)權(quán)利要求I所述的方法，其中，所述第一柵極結(jié)構(gòu)具有大于約3μ m2的面積。
5.根據(jù)權(quán)利要求I所述的方法，進(jìn)一步包括 形成第三柵極結(jié)構(gòu)，其中，所述第三柵極結(jié)構(gòu)具有小于約3 μ Hl2的面積，并且其中，所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)具有大于約3 μ Hl2的面積。
6.根據(jù)權(quán)利要求I所述的方法，其中，所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)包括多晶娃。
7.根據(jù)權(quán)利要求6所述的方法，其中，所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)是犧牲柵極結(jié)構(gòu)。
8.根據(jù)權(quán)利要求I所述的方法，進(jìn)一步包括 在所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)之間形成電介質(zhì)層； 去除所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)，以在所述電介質(zhì)層中形成第一開口和第二開口 ；以及 在所述第一開口和所述第二開口的每個中形成金屬柵極結(jié)構(gòu)。
9.根據(jù)權(quán)利要求8所述的方法，其中，形成所述金屬柵極包括 在所述第一開口和所述第二開口中形成高-k電介質(zhì)層； 在所述第一開口和所述第二開口中形成金屬層；以及 執(zhí)行所述金屬層的化學(xué)機(jī)械拋光(CMP)處理。
10.一種包括通過計算機(jī)程序編碼的計算可讀介質(zhì)的裝置，當(dāng)執(zhí)行時 接收包括具有寬度(W)和長度(L)的第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的第一圖案； 在所述第一圖案上執(zhí)行設(shè)計規(guī)則檢驗，其中，所述設(shè)計規(guī)則檢驗使用用于所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)的間隔需求，其中，所述間隔需求要求大于
全文摘要
本發(fā)明公開一種設(shè)備以及制造和/或設(shè)計這種設(shè)備的方法，包括第一柵極結(jié)構(gòu)，具有寬度(W)和長度(L)；以及第二柵極結(jié)構(gòu)，與第一柵極結(jié)構(gòu)分離大于的距離。第二柵極結(jié)構(gòu)是第一柵極結(jié)構(gòu)的下一個鄰近柵極結(jié)構(gòu)。還描述用于設(shè)計集成電路的方法和裝置，其包括實現(xiàn)限定柵極結(jié)構(gòu)的分離的設(shè)計規(guī)則。在實施例中，分離的距離被實施用于相對于基板上的其他柵極結(jié)構(gòu)更大的柵極結(jié)構(gòu)(例如，大于3μm2)。
文檔編號H01L21/28GK102915919SQ20111039925
公開日2013年2月6日 申請日期2011年12月1日 優(yōu)先權(quán)日2011年8月1日
發(fā)明者莊學(xué)理, 朱鳴, 陳柏年, 楊寶如 申請人:臺灣積體電路制造股份有限公司