專利名稱：一種正八邊形霍爾盤結構的cmos傳感器及其制作方法
技術領域：
本發(fā)明涉及一種CMOS傳感器及其制作方法，特別涉及一種正八邊形霍爾盤結構的CMOS傳感器及其制作方法。
背景技術：
目前，CMOS霍爾效應傳感器通常由一塊簡單的方形導體材料(即霍爾盤)制成， 比如說η阱電阻，在其周邊留出至少四個端子，用于輸出電流并引出磁場感應電壓。其中霍爾盤偏置電流從其中兩個位置相反的端子經(jīng)過，另外兩個端子的位置與電流端子的位置成垂直的方向，叫做電壓端子。當有磁場垂直施加到導體表面時，可以在電壓端子上檢測到有電壓輸出，根據(jù)霍爾效應，稱之為霍爾電壓?，F(xiàn)有的CMOS霍爾盤的一個主要問題就是輸出失調(diào)。即當沒有磁場存在時，電壓端子上也會輸出電壓，這勢必會對磁場測量帶來很大的誤差。這種影響的主要原因在于制造工藝的缺陷和制造材料的不一致性。
發(fā)明內(nèi)容
為了解決上述技術問題，本發(fā)明提供了一種高靈敏度、低輸出失調(diào)的正八邊形霍爾盤結構的CMOS傳感器及其制作方法。本發(fā)明解決上述的技術問題的技術方案是一種正八邊形霍爾盤結構的CMOS傳感器，包括P型襯底、正八邊形η阱、P+摻雜區(qū)、η+摻雜區(qū)、耗盡層、淺摻雜P+摻雜區(qū)、氧化層和鋁層，所述的正八邊形η阱位于ρ型襯底上，ρ+摻雜區(qū)位于正八邊形η阱邊緣外側，η+ 摻雜區(qū)位于正八邊形η阱邊緣內(nèi)側，所述的耗盡層位于正八邊形η阱與P型襯底的交界處， 所述的淺摻雜P+摻雜區(qū)位于正八邊形η阱上方，所述的氧化層位于正八邊形η阱表面，鋁層位于η+摻雜區(qū)上方。一種正八邊形霍爾盤結構的CMOS傳感器的制作方法，包括以下步驟
(1)在P型襯底上注入一層正八邊形η阱；
(2)在正八邊形η阱邊緣外側注入兩個ρ+摻雜區(qū)；
(3)在正八邊形η阱每條邊的邊緣內(nèi)側注入η+摻雜區(qū)；
(4)在正八邊形η阱與ρ型襯底的交界處由離子的擴散效應形成一層耗盡層；
(5)在正八邊形η阱上方注入一層淺摻雜的ρ+摻雜區(qū)，使其覆蓋整個正八邊形η阱區(qū)
域；
(6)在整個正八邊形η阱表面生長一層氧化層；
(7)用特制的光刻掩模版光刻掉η+摻雜區(qū)上方的氧化層；
(8)在去掉氧化層的區(qū)域生長一層鋁層，作為金屬電極，從而引出正八邊形η阱的八個端子。由于采用上述技術方案，本發(fā)明的有益效果是(1)由于采用了正八邊形霍爾盤結構，則可以提供八個端子，從而可以產(chǎn)生八個電流方向，使得失調(diào)得以大大減少。(2)由于在正八邊形η阱上方注入一層淺摻雜的P+摻雜區(qū)，使其覆蓋整個正八邊形η阱區(qū)域，增大了平均電阻率，減小了半導體薄片的厚度，從而提高了霍爾盤的磁場靈敏度。下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明。
圖1為本發(fā)明的縱切方向結構示意圖。圖2為本發(fā)明的橫切方向結構示意圖。
具體實施例方式如圖1、圖2所示，一種正八邊形霍爾盤結構的CMOS傳感器，包括ρ型襯底207、正八邊形 η 阱 208、ρ+摻雜區(qū) 211、η+摻雜區(qū)(201、202、203、204、205，其中 201、202、203、204、 205分別對應圖1中的端子1、端子2、端子3、端子4和端子5)、耗盡層210、淺摻雜ρ+摻雜區(qū)209、氧化層212和鋁層213，所述的正八邊形η阱208位于ρ型襯底207上，ρ+摻雜區(qū) 211位于正八邊形η阱208邊緣外側，η+摻雜區(qū)(201、202、203、204、205)位于正八邊形η 阱208邊緣內(nèi)側，所述的耗盡層210位于正八邊形η阱208與ρ型襯底207的交界處，所述的淺摻雜P+摻雜區(qū)209位于正八邊形η阱208上方，所述的氧化層212位于正八邊形η阱 208 表面，鋁層 213 位于 η+摻雜區(qū)(201、202、203、204、205)上方。圖 1 中的 1、2、3、4、5、6、 7、8分別為正八邊形η阱208每條邊上所對應的端子。一種正八邊形霍爾盤結構的CMOS傳感器的制作方法，具體制作過程如下
(1)在P型襯底207上注入一層正八邊形η阱208；
(2)在正八邊形η阱208邊緣外側注入兩個ρ+摻雜區(qū)211；
(3)在正八邊形η阱208每條邊的邊緣內(nèi)側注入η+摻雜區(qū)，圖2中η+摻雜區(qū)201，202， 203，204，205分別對應圖1中端子1，端子2，端子3，端子4，端子5，這些η+摻雜區(qū)即為用于注入電流和輸出霍爾電壓的端子；
(4)在正八邊形η阱208與ρ型襯底207的交界處由于離子的擴散效應從而形成一層耗盡層210，當電流從一個η+摻雜區(qū)注入時，電子便在此耗盡層210進行傳輸，達到正八邊形η阱對應邊所在的η+摻雜區(qū)，從而行成了電流，由于耗盡層在整個η阱區(qū)域內(nèi)都存在，因此電子有可能傳輸?shù)较噜忂叺摩?摻雜區(qū)，這種現(xiàn)象稱之為”短路效應”，會對霍爾電壓的產(chǎn)生帶來不好的影響，因此針對這種現(xiàn)象，本發(fā)明提出的八邊形結構的特征在于形成了多個電流方向，對短路效應帶來的影響進行了平均，從而降低了霍爾電壓的非線性變化；
(5)在正八邊形η阱208的上方在注入一層淺摻雜的ρ+摻雜區(qū)209，使其覆蓋整個η 阱區(qū)域，此步驟的目的在于淺摻雜的P+注入209增大了平均電阻率，減小了半導體薄片的厚度，從而可以提高霍爾盤的磁場靈敏度；此外，淺摻雜的P+注入209可以使電流通路原理硅襯底與氧化層的交界面，并降低了表面效應的影響；
(6)在整個正八邊形η阱208表面生長一層氧化層212；
(7)用特制的光刻掩模版光刻掉η+摻雜區(qū)上方的氧化層212；
(8)在去掉氧化層的區(qū)域生長一層鋁層213，作為金屬電極，從而引出正八邊形的八個端子。
權利要求
1.一種正八邊形霍爾盤結構的CMOS傳感器，其特征在于包括ρ型襯底、正八邊形η 阱、P+摻雜區(qū)、η+摻雜區(qū)、耗盡層、淺摻雜P+摻雜區(qū)、氧化層和鋁層，所述的正八邊形η阱位于P型襯底上，P+摻雜區(qū)位于正八邊形η阱邊緣外側，η+摻雜區(qū)位于正八邊形η阱邊緣內(nèi)側，所述的耗盡層位于正八邊形η阱與P型襯底的交界處，所述的淺摻雜P+摻雜區(qū)位于正八邊形η阱上方，所述的氧化層位于正八邊形η阱表面，鋁層位于η+摻雜區(qū)上方。
2.一種正八邊形霍爾盤結構的CMOS傳感器的制作方法，其特征在于，包括以下步驟1)在P型襯底上注入一層正八邊形η阱；2)在正八邊形η阱邊緣外側注入兩個P+摻雜區(qū)；3)在正八邊形η阱每條邊的邊緣內(nèi)側注入η+摻雜區(qū)；4)在正八邊形η阱與ρ型襯底的交界處由離子的擴散效應形成一層耗盡層；5)在正八邊形η阱上方注入一層淺摻雜的P+摻雜區(qū)，使其覆蓋整個正八邊形η阱區(qū)域；6)在整個正八邊形η阱表面生長一層氧化層；7)用特制的光刻掩模版光刻掉η+摻雜區(qū)上方的氧化層；8)在去掉氧化層的區(qū)域生長一層鋁層，作為金屬電極，從而引出正八邊形η阱的八個端子。
全文摘要
本發(fā)明公開了一種正八邊形霍爾盤結構的CMOS傳感器及其制作方法，包括p型襯底、正八邊形n阱、p+摻雜區(qū)、n+摻雜區(qū)、耗盡層、淺摻雜p+摻雜區(qū)、氧化層和鋁層，所述的正八邊形n阱位于p型襯底上，p+摻雜區(qū)位于正八邊形n阱邊緣外側，n+摻雜區(qū)位于正八邊形n阱邊緣內(nèi)側，所述的耗盡層位于正八邊形n阱與p型襯底的交界處，所述的淺摻雜p+摻雜區(qū)位于正八邊形n阱上方，所述的氧化層位于正八邊形n阱表面，鋁層位于n+摻雜區(qū)上方。本發(fā)明的正八邊形霍爾盤提供了八個端子，從而可以產(chǎn)生八個電流方向，使得失調(diào)得以大大減少。
文檔編號H01L43/04GK102509767SQ201110344479
公開日2012年6月20日 申請日期2011年11月4日 優(yōu)先權日2011年11月4日
發(fā)明者夏宇, 郭曉雷, 金湘亮 申請人:湖南追日光電科技有限公司