專利名稱：使用偽連接的中介層測試的制作方法
技術(shù)領(lǐng)域：
本方法涉及一種互連元件，具體來說涉及一種帶有偽部件的互連元件。
背景技術(shù)：
在三維集成電路中，中介層(inerposer)用于接合位于其上方的器件。中介層通常是無源中介層，其中，在中介層中沒有諸如晶體管的有源器件形成。襯底通孔(TSV)用于在中介層的一側(cè)和相對側(cè)之間形成電連接。另外，在中介層的一側(cè)或者兩側(cè)上可以存在有金屬布線層，該金屬布線層用于將中介層的表面上的焊料凸塊電連接至TSV，并且用于將焊料凸塊電互連。通常，由于在中介層接合至其他封裝元件之前，中介層中的連接通常是開路連接，因此難以有效地測試中介層。盡管可以形成附加測試結(jié)構(gòu)，并將其附接到中介層以提供回 路，但是這樣會由于形成了具有回路結(jié)構(gòu)的附加器件而產(chǎn)生了成本。

發(fā)明內(nèi)容
為了解決本發(fā)明的技術(shù)問題，根據(jù)本發(fā)明的一個方面，提供了一種電路結(jié)構(gòu)，包括互連元件，該互連元件包括襯底；有源襯底通孔(TSV)，穿透所述襯底；有源金屬連接件，位于所述襯底上方，并且電連接至所述有源TSV ;以及偽焊盤和偽焊料凸塊中的至少一種，位于所述互連元件的表面上，其中，所述偽焊盤位于所述襯底上方，并且電連接至所述有源TSV和所述有源金屬連接件，其中，所述偽焊料凸塊位于所述襯底下方，并且電連接至所述有源金屬連接件，并且其中，所述偽焊盤和所述偽焊料凸塊是末端開路的。在該電路結(jié)構(gòu)中，其中，所述互連元件包括所述偽焊盤。在該電路結(jié)構(gòu)中，其中，所述互連元件包括所述偽焊盤，并且該電路結(jié)構(gòu)進一步包括封裝元件，接合至所述互連元件，其中，所述封裝元件和所述偽焊盤位于所述互連元件的相同側(cè)，并且其中，所述封裝元件沒有覆蓋所述偽焊盤。在該電路結(jié)構(gòu)中,進一步包括封裝元件,接合至所述互連元件,其中,所述封裝元件和所述偽焊料凸塊位于所述互連元件的相同側(cè)上，其中，所述互連元件包括所述偽焊料凸塊，所述偽焊料凸塊在物理上位于所述互連元件的所述襯底和所述封裝元件之間，并且其中，所述偽焊料凸塊沒有電連接至所述封裝元件中的任何導電部件。在該電路結(jié)構(gòu)中，進一步包括封裝元件，接合至所述互連元件，其中，所述封裝元件和所述偽焊料凸塊位于所述互連元件的相同側(cè)上，其中，所述互連元件包括所述偽焊料凸塊，所述偽焊料凸塊在物理上位于所述互連元件的所述襯底和所述封裝元件之間，并且其中，所述偽焊料凸塊沒有電連接至所述封裝元件中的任何導電部件，該電路結(jié)構(gòu)進一步包括偽TSV，位于所述襯底中，并且電連接在所述偽焊料凸塊和所述有源金屬連接件之間。在該電路結(jié)構(gòu)中，進一步包括封裝元件,接合至所述互連元件,其中，所述封裝元件和所述偽焊料凸塊位于所述互連元件的相同側(cè)上，其中，所述互連元件包括所述偽焊料凸塊，所述偽焊料凸塊在物理上位于所述互連元件的所述襯底和所述封裝元件之間，并且其中，所述偽焊料凸塊沒有電連接至所述封裝元件中的任何導電部件，該電路結(jié)構(gòu)進一步包括偽再分布線(RDL)，將所述偽焊料凸塊連接至所述有源TSV，其中，所述偽RDL和所述有源金屬連接件位于所述襯底的相對側(cè)上。在該電路結(jié)構(gòu)中，其中，所述偽焊盤和所述偽焊料凸塊中的至少一種被配置為當所述電路結(jié)構(gòu)通電時不能傳導任何電流穿過所述偽焊盤和所述偽焊料凸塊中的所述至少一種。在該電路結(jié)構(gòu)中，其中，所述互連元件包括所述偽焊盤，并且不包括所述偽焊料凸塊，并且其中，所述互連元件進一步包括偽TSV，位于所述襯底中，其中，所述襯底是半導體襯底；重摻雜區(qū)域，位于所述襯底中，其中，所述有源TSV和所述偽TSV中的每一個都電連 接至所述重摻雜區(qū)域之一；以及附加偽焊盤，電連接至所述偽TSV。 根據(jù)本發(fā)明的另一個方面，提供了一種電路結(jié)構(gòu)，包括中介層，在所述中介層中沒有有源器件，其中，所述中介層包括襯底；有源襯底通孔(TSV)和偽TSV，穿透所述襯底；有源金屬連接件，將所述有源TSV和所述偽TSV電互連；偽焊盤，被配置為用作所述襯底的第一面上的探針焊盤，其中，所述偽焊盤電連接至所述有源金屬連接件；以及偽焊料凸塊，位于所述襯底的第二面上，并且電連接至所述有源TSV和所述有源金屬連接件，其中，所述偽焊盤和所述偽焊料凸塊位于所述中介層的相對面上；第一封裝元件，接合至所述中介層的所述第一面；以及第二封裝元件，接合至所述中介層的所述第二面，其中，所述偽焊料凸塊位于所述中介層和所述第二封裝元件之間，并且沒有電連接至所述封裝元件內(nèi)的導電部件。在該電路結(jié)構(gòu)中，其中，所述第一封裝元件的尺寸小于所述中介層，并且其中，所述偽焊盤沒有被所述第一封裝元件覆蓋。在該電路結(jié)構(gòu)中，其中，所述第一封裝元件的尺寸小于所述中介層，并且其中，所述偽焊盤沒有被所述第一封裝元件覆蓋，并且所述電路結(jié)構(gòu)進一步包括模塑料，位于所述偽焊盤正上方，并且接觸所述偽焊盤。在該電路結(jié)構(gòu)中，其中，所述第一封裝元件的尺寸小于所述中介層，并且其中，所述偽焊盤沒有被所述第一封裝元件覆蓋，并且所述電路結(jié)構(gòu)進一步包括模塑料，位于所述偽焊盤正上方，并且接觸所述偽焊盤，并且所述的電路結(jié)構(gòu)進一步包括偽再分布線(RDL)，將所述偽焊料凸塊連接到所述有源TSV，其中，所述偽RDL和所述有源金屬連接件位于所述襯底的相對側(cè)上。在該電路結(jié)構(gòu)中，其中，所述第一封裝元件的尺寸小于所述中介層，并且其中，所述偽焊盤沒有被所述第一封裝元件覆蓋，并且所述電路結(jié)構(gòu)進一步包括模塑料，位于所述偽焊盤正上方，并且接觸所述偽焊盤，并且所述的電路結(jié)構(gòu)，進一步包括 偽TSV，位于所述襯底中，并且電連接在所述偽焊料凸塊和所述有源金屬連接件之間。根據(jù)本發(fā)明的又一個方面，提供了一種方法形成中介層，包括在所述中介層的襯底中形成有源襯底通孔(TSV);在所述有源TSV上方形成電連接至所述有源TSV的金屬連接件；形成電連接至所述金屬連接件的偽焊盤；以及形成電連接至所述金屬連接件的偽焊料凸塊，其中，所述偽焊料凸塊和所述偽焊盤位于所述襯底的相對側(cè)上；以及對所述偽焊盤和所述偽焊料凸塊之一實施第一探測，從而找出所述中介層中有缺陷的連接。在該方法中，進一步包括將第一封裝元件接合至所述中介層，其中，所述第一封裝元件和所述偽焊料凸塊位于所述襯底的相對側(cè)上，并且其中，在所述接合的步驟之后執(zhí)行所述第一探測的步驟。在該方法中，進一步包括將第一封裝元件接合至所述中介層，其中，所述第一封裝元件和所述偽焊料凸塊位于所述襯底的相對側(cè)上，并且其中，在所述接合的步驟之后執(zhí)行所述第一探測的步驟，該方法進一步包括在所述封裝元件上施加模塑料，其中，在施加所述模塑料之后，所述偽焊盤是末端開路的。 在該方法中，進一步包括在所述第一探測的步驟之后，將第二封裝元件接合至所述中介層，其中，所述偽焊料凸塊位于所述襯底和所述第二封裝元件之間，并且其中，在所述接合步驟之后，所述偽焊料凸塊是末端開路的。在該方法中，進一步包括在所述襯底中形成偽TSV，并且所述偽TSV連接在所述 金屬連接件和所述偽焊料凸塊之間。在該方法中，進一步包括形成再分布線(RDL)，其中，所述金屬連接件和所述RDL位于所述襯底的相對側(cè)上，并且其中，所述RDL將所述金屬連接件和所述偽焊料凸塊互連。在該方法中，進一步包括在所述襯底中形成偽TSV ;在所述襯底中形成重摻雜區(qū)域，并且所述重摻雜區(qū)域電連接至所述有源TSV和所述偽TSV ;利用所述偽焊盤，并且利用連接至所述偽TSV的附加偽焊盤實施第二探測；以及在實施所述第二探測的步驟之后，實施研磨，從而從所述襯底去除所述重摻雜區(qū)域。


為了全面理解本公開及其優(yōu)點，現(xiàn)在結(jié)合附圖進行以下描述作為參考，其中圖I示出了根據(jù)實施例的互連元件的橫截面圖，其中，該互連元件包括偽焊盤、偽襯底通孔(TSV)、以及偽焊料凸塊；圖2示出了包括如圖I中所示出的互連元件和接合至該互連元件相對側(cè)的附加封裝元件的封裝；圖3示出了圖2中示出的封裝件的示意性俯視圖；圖4和圖5是根據(jù)實施例的互連元件的透視圖；圖6示出了根據(jù)可選實施例的互連元件的橫截面圖，其中，互連元件包括將偽焊料凸塊連接到有源TSV的再分布線；圖7示出了包括如圖6中所示出的互連元件和接合至該互連元件相對側(cè)的附加封裝元件的封裝；圖8和圖9是包括偽再分布線的互連元件的透視圖；圖10示出了根據(jù)各個可選實施例的互連元件的透視圖，其中，重摻雜區(qū)域形成在半導體元件中的襯底中，并且其中，重摻雜區(qū)域電連接至偽TSV和有源TSV ；圖11示出了包括重摻雜區(qū)域的互連元件的橫截面圖；圖12示出了包括圖11中的互連元件的封裝結(jié)構(gòu)的形成過程中的中間階段，其中，附加封裝元件接合至互連元件；并且圖13示出了圖12中的封裝結(jié)構(gòu)的俯視圖。
具體實施例方式下面，詳細討論本發(fā)明各實施例的制造和使用。然而，應該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應用的概念。所討論的具體實施例僅僅示出了制造和使用本發(fā)明的具體方式，而不用于限制本發(fā)明的范圍。根據(jù)實施例提供了用于測試互連元件可靠性的結(jié)構(gòu)及實施該測試的方法。然后論述了實施例的變化和實施過程。在各個附圖和實施例的整個實施過程中，相似的參考標號表示相似的部件。圖I示出了互連元件12的橫截面圖，該互連元件12被配置為在主表面12A和主表面12B之間形成電連接，其中，主表面12A和12B是互連元件12的相對表面。在實施例中，互連元件12是中介層，因此，在下文中，該互連元件12可選地稱為中介層12，然而，該互連元件12還可以是其他類型的互連元件，比如封裝襯底?；ミB元件12包括襯底14，該襯底14可以由諸如硅的半導體材料形成，然而，還可以使用其他常用的半導體材料、導電材料、 或者介電材料。中介層12可以是在其中沒有有源器件(比如晶體管)形成的無源中介層。TSV 20(包括20A和20B)形成在襯底14中，并且穿透了襯底14。金屬連接件22 (包括金屬線和通孔)可以形成在襯底的一側(cè)或者兩側(cè)上，并且電連接至TSV 20。在整個描述中，可以在將字母“A”后綴于有源部件，該有源部件起到了傳導電壓和傳導電流的作用。有源部件可以包括有源金屬線/通孔、有源TSV、有源焊料凸塊、等等。在圖I中，存在有源TSV 20A、有源金屬連接件22A、有源焊料凸塊26A、以及有源焊盤28A。可以將字母“B”后綴于偽部件，該偽部件用于測試有源部件。偽部件可以包括偽金屬線/通孔22BdSTSV 20B、偽焊料凸塊26B、偽焊盤28B、等等。如果將偽部件移除，并不會影響所得到的封裝結(jié)構(gòu)的運行。而且，在包括互連元件12的封裝結(jié)構(gòu)的運行期間，當封裝件10(圖2)的封裝過程結(jié)束時，并且當為了使封裝件10運行而對其供電時，沒有電流能夠流過偽部件。例如，由于偽焊盤28B和偽焊料凸塊26B是末端開路的(openended)(無論是否有金屬部件與其相連接)，因此，沒有電流流過偽焊盤28B。為了測試互連元件12，形成偽TSV 20B、偽焊盤28B、偽金屬連接件22B、偽焊料凸塊26B以及接觸偽焊料凸塊(如果有的話)的相應偽接合焊盤(未示出)，并且將這些部件電連接至有源TSV 20A、有源焊盤28A、有源金屬連接件22A、以及有源焊料凸塊26A。有源焊盤28A和偽焊盤28B形成在互連元件12的正面12A上。有源焊料凸塊26A和偽焊料凸塊26B形成在互連元件12的背面12B上。可以使用包括探針27的探針板來通過偽焊料凸塊26B (如果偽焊料凸塊26B沒有形成在偽接合焊盤上，則通過偽接合焊盤)實施背面探測(backside probing)。虛線和箭頭示出了背面探測的電流路徑?？梢园l(fā)現(xiàn)，可以通過兩個偽焊料凸塊26B之間的背面探測發(fā)現(xiàn)互連元件12中有缺陷的連接(包括短路和開路連接)?？蛇x地，可以在一個偽焊料凸塊26B和一個有源凸塊26A之間實施背面探測。例如，可以通過將探針27與偽焊盤28B相接觸，從而通過該偽焊盤28B實施正面探測。類似地，可以通過正面探測發(fā)現(xiàn)兩個偽焊盤28B之間的有缺陷的連接。圖2示出了封裝件10的橫截面圖，該封裝件10包括接合至封裝元件30和32的互連元件12。封裝元件30和32中的每一個都可以是器件管芯、封裝襯底、中介層(interposer)、印刷電路板、等等。在實施例中，每個偽焊盤28B都是末端開路的,這說明該偽焊盤28B沒有連接至包括封裝元件30的任何上層封裝元件中的其他導電部件。類似地，每個偽焊料凸塊26B都是末端開路的，這說明該偽焊料凸塊26B沒有連接至包括封裝元件32的任何下層封裝元件中(或者穿透該下層封裝元件)的其他導電部件。例如，在圖2中，在封裝件10完成之后，位于互連元件12和封裝元件32之間的偽焊盤28B-1是末端開路的，并且沒有連接至任何其他金屬部件。在隨后的封裝工藝期間，可以通過模塑料29覆蓋偽焊盤28B-1，并且該偽焊盤28B-1可能與該模塑料29物理接觸。類似地，位于襯底14和封裝元件32之間的偽焊料凸塊26B-1沒有電連接至封裝元件32中的任何部件。可選地，示例性偽焊盤28B-2和偽焊料凸塊26B-2可以接合至封裝元件30和32中的可選金屬部件34。然而，通過“X”標記標出的金屬部件34是末端開路的，顯示出電連接在“X”標記的位置上停止，并且在封裝件10的正常運行期間沒有電流流過金屬部件34。在元件12、30、和32接合之后,仍可以通過金屬部件34實施附加探測。圖3示出了示例性封裝件10的示意性俯視圖。在實施例中，在封裝元件30接合至 互連元件12之后，一些或者所有偽焊盤28B沒有被封裝元件30覆蓋。因此，在接合之后，仍 可以對偽焊盤28B實施正面探測來尋找互連元件12中有缺陷的連接，以及互連元件12和封裝元件30和/或32之間有缺陷的連接。由于偽焊盤28B未被封裝元件30覆蓋，因此，如果形成了模塑料29 (未在圖3中示出，請參考圖2)，則該模塑料29可以覆蓋并且可能物理接觸偽焊盤28B，或者位于偽焊盤28B上方并且與該偽焊盤28B物理接觸的任何偽焊料凸塊。可選地，如偽焊盤28B-2所示，封裝元件30可以覆蓋偽焊盤28B。圖4和圖5是示例性互連元件12的透視圖。在圖4中，示出了偽焊盤28B，該偽焊盤28B電連接至有源連接件22A、偽連接件22、以及有源TSV20A。在圖4中，盡管沒有示出封裝元件30 (請參考圖2)，但是，當使用偽焊盤28B實施探測(通過探針27標出)時，該封裝元件30可以接合至互連元件12，也可以不接合至該互連元件12。在圖5中，示出了偽TSV 20B，該TSV 20B電連接至有源金屬連接件22A、偽互連件22B、以及有源TSV20A。在圖5中，盡管沒有示出封裝元件32(請參考圖2)，但是，當通過偽焊料凸塊26B實施探測(通過探針27標出)時，該封裝元件32可以接合至互連元件12，也可以不接合至該互連元件12。圖6示出了根據(jù)各個可選實施例的互連元件12的橫截面圖。除非另有說明，以下可選實施例中的參考標號表示圖I至圖5中所示出的實施例中的相似元件。在該實施例中，忽略了偽TSV 20B中的一個(或者一些)及相應連接的偽金屬布線22B。而形成再分布線(RDL) 36來將偽焊料凸塊26B(在其正上方不具有相應的偽TSV)電連接到有源TSV 20A中的一個。因此，仍可以通過偽焊料凸塊26B來實施背面探測，并且可以通過偽焊盤28B來實施正面探測。當在襯底14的兩側(cè)形成金屬布線時，可以使用該實施例，從而可以形成RDL36而不會產(chǎn)生附加制造成本。圖7示出了在圖6中的互連元件12與封裝元件30和32相接合之后的封裝件。而且，還可以使用圖3中表示圖7中示出的結(jié)構(gòu)的俯視圖。該實施例的細節(jié)可以基本上與圖2和圖3中所示出的相同，并且在此處沒有重復。根據(jù)實施例的偽焊盤28B可以被封裝元件30覆蓋，或者可以不被封裝元件30覆蓋，并且可以與模塑料(未在圖7中示出，請參考圖2)相接觸。圖8和圖9是圖6和圖7中所示出的示例性互連元件12的透視圖。在圖8中，形成偽焊料凸塊26B，并且該偽焊料凸塊26B通過RDL 36電連接至有源TSV 20A之一和偽TSV20B之一，該RDL 36位于襯底14的背面。盡管沒有示出封裝元件32 (請參考圖7)，但是，當使用偽焊料凸塊26B實施探測(通過探針27標出)時，該封裝元件32可以接合至互連元件12，也可以不接合至該互連元件12。在圖9中，示出了偽焊料凸塊26B，該偽焊料凸塊26B通過RDL 36電連接至兩個有源TSV 20A。盡管沒有示出封裝元件32 (請參考圖7)，但是，當通過偽焊料凸塊26B實施探測時，該封裝元件32可以接合至互連元件12，也可以不接合至該互連元件12。圖10至圖13示出了根據(jù)各個可選實施例的在形成封裝結(jié)構(gòu)中的中間階段。參考圖10，在制造互連元件12期間，并且在互連元件12的背面上形成諸如焊料凸塊26A和26B等等(圖I和圖6)的背面元件之前，可以形成重摻雜區(qū)域40。在實施例中，可以實施P+離子注入，從而在襯底14中形成重摻雜p型(P+)區(qū)域40。仍在互連元件12的正面上形成偽焊盤28B，并且該偽焊盤28B用于探測(通過探針27示出)。圖11示出了圖10中所示出的結(jié)構(gòu)的橫截面圖。為了測試目的附加了偽TSV 20B。 偽TSV 20B和有源TSV 20A電連接至下層P+離子注入?yún)^(qū)域40，并且與該P+離子注入?yún)^(qū)域40物理接觸。在襯底14是諸如硅襯底的半導體襯底的實施例中，寄生電阻器42存在于P+離子注入?yún)^(qū)域40之間，并且寄生電阻器42的電阻值與P+離子注入?yún)^(qū)域40之間的距離有關(guān)。通過利用偽焊盤28B進行探測，可以探測偽焊盤28和P+離子注入?yún)^(qū)域40之間的金屬連接，并且可以發(fā)現(xiàn)有缺陷的連接?？梢詫蜹SV 20B和相應的P+離子注入?yún)^(qū)域40附加到所選位置，從而使得電阻器42的電阻值可以落入期望范圍內(nèi)?？梢栽趯⒎庋b元件30接合至互連元件12之前或者之后實施圖10和圖11中所示出的探測步驟。例如，圖12示出了互連元件12的接合，其中，該互連元件12與封裝元件30相接合。此時，還沒有對襯底14實施背面研磨。圖13示出了互連元件12和封裝元件30的俯視圖。如圖13所示，偽焊盤28B中的一些或者所有都可以不被封裝元件30覆蓋。因此，可以通過暴露出的偽焊盤28來實施探測，甚至是在將封裝元件30接合至互連元件12之后。在隨后的步驟中，如圖12所示，可以從底面在襯底14(圖12)上實施背面研磨。通過研磨移除P+離子注入?yún)^(qū)域40。接下來，可以在襯底14的背面上形成接合焊盤，并且可以形成有源和偽焊料凸塊26。所得到的結(jié)構(gòu)可以基本上與圖I和圖6中的相同。通過使用實施例，不需要為了測試互連元件12中的連接而形成回路器件。轉(zhuǎn)而在互連元件12內(nèi)形成偽TSV、偽焊料凸塊、偽焊盤、和/或偽金屬連接件。因此，形成測試結(jié)構(gòu)不再需要額外成本。另外，測試結(jié)構(gòu)可以用于測試與封裝工藝的過程有關(guān)的連接。根據(jù)實施例，一種互連部件包括襯底和穿透襯底的TSV。有源金屬連接件形成在襯底上方，并且電連接至有源TSV。偽焊盤和偽焊料凸塊中的至少一種形成在互連元件的表面上。偽焊盤位于襯底上方，并且電連接至有源TSV和有源金屬連接件。偽焊料凸塊位于襯底下方，并且電連接至有源金屬連接件。偽焊盤和偽焊料凸塊是末端開路的。根據(jù)其他實施例，一種電路結(jié)構(gòu)，包括中介層，在中介層中沒有有源器件。中介層包括襯底，和有源TSV和穿透襯底的偽TSV。有源金屬連接件將有源TSV和偽TSV電互連。偽焊盤，被配置為用作襯底的第一面上的探針焊盤，其中，偽焊盤電連接至有源金屬連接件。偽焊料凸塊位于襯底的第二面上，并且電連接至有源TSV和有源金屬連接件，其中，偽焊盤和偽焊料凸塊位于中介層的相對面上。第一封裝元件，接合至中介層的第一面。第二封裝元件，接合至中介層的第二面。偽焊料凸塊位于中介層和第二封裝元件之間，并且沒有電連接至封裝元件內(nèi)的導電部件。根據(jù)另外的其他實施例，一種方法包括形成中介層，形成中介層包括在中介層的襯底中形成TSV ;在有源TSV和偽TSV上方形成電連接至有源TSV和偽TSV的金屬連接件。形成中介層的步驟還包括形成電連接至金屬連接件的偽焊盤和偽焊料凸塊，其中，偽焊料凸塊和偽焊盤位于襯底的相對側(cè)上。盡管已經(jīng)詳細地描述了本發(fā)明及其優(yōu)勢，但應該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領(lǐng)域普通技術(shù)人員應理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應實施例基本相同的功能或獲得基本相同結(jié)果的工藝、機器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應該包括在這樣的
工藝、機器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。此外，每條權(quán)利要求構(gòu)成單獨的實施例，并且多個權(quán)利要求和實施例的組合在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種電路結(jié)構(gòu),包括 互連元件，包括 襯底； 有源襯底通孔(TSV)，穿透所述襯底； 有源金屬連接件，位于所述襯底上方，并且電連接至所述有源TSV ;以及偽焊盤和偽焊料凸塊中的至少一種，位于所述互連元件的表面上，其中，所述偽焊盤位于所述襯底上方，并且電連接至所述有源TSV和所述有源金屬連接件，其中，所述偽焊料凸塊位于所述襯底下方，并且電連接至所述有源金屬連接件，并且其中，所述偽焊盤和所述偽焊料凸塊是末端開路的。
2.根據(jù)權(quán)利要求I所述的電路結(jié)構(gòu)，其中，所述互連元件包括所述偽焊盤，所述電路結(jié)構(gòu)進一步包括封裝元件，接合至所述互連元件，其中，所述封裝元件和所述偽焊盤位于所述互連元件的相同側(cè)，并且其中，所述封裝元件沒有覆蓋所述偽焊盤。
3.根據(jù)權(quán)利要求I所述的電路結(jié)構(gòu)，進一步包括封裝元件，接合至所述互連元件，其中，所述封裝元件和所述偽焊料凸塊位于所述互連元件的相同側(cè)上，其中，所述互連元件包括所述偽焊料凸塊，所述偽焊料凸塊在物理上位于所述互連元件的所述襯底和所述封裝元件之間，并且其中，所述偽焊料凸塊沒有電連接至所述封裝元件中的任何導電部件。
4.根據(jù)權(quán)利要求3所述的電路結(jié)構(gòu)，進一步包括 偽TSV，位于所述襯底中，并且電連接在所述偽焊料凸塊和所述有源金屬連接件之間。
5.根據(jù)權(quán)利要求3所述的電路結(jié)構(gòu)，進一步包括 偽再分布線(RDL)，將所述偽焊料凸塊連接至所述有源TSV，其中，所述偽RDL和所述有源金屬連接件位于所述襯底的相對側(cè)上。
6.根據(jù)權(quán)利要求I所述的電路結(jié)構(gòu)，其中，所述互連元件包括所述偽焊盤，并且不包括所述偽焊料凸塊，并且其中，所述互連元件進一步包括 偽TSV，位于所述襯底中，其中，所述襯底是半導體襯底； 重摻雜區(qū)域，位于所述襯底中，其中，所述有源TSV和所述偽TSV中的每一個都電連接至所述重摻雜區(qū)域之一；以及 附加偽焊盤，電連接至所述偽TSV。
7.—種電路結(jié)構(gòu),包括 中介層，在所述中介層中沒有有源器件，其中，所述中介層包括 襯底； 有源襯底通孔(TSV)和偽TSV，穿透所述襯底； 有源金屬連接件，將所述有源TSV和所述偽TSV電互連； 偽焊盤，被配置為用作所述襯底的第一面上的探針焊盤，其中，所述偽焊盤電連接至所述有源金屬連接件；以及 偽焊料凸塊，位于所述襯底的第二面上，并且電連接至所述有源TSV和所述有源金屬連接件，其中，所述偽焊盤和所述偽焊料凸塊位于所述中介層的相對面上； 第一封裝元件，接合至所述中介層的所述第一面；以及 第二封裝元件，接合至所述中介層的所述第二面，其中，所述偽焊料凸塊位于所述中介層和所述第二封裝元件之間，并且沒有電連接至所述封裝元件內(nèi)的導電部件；其中，所述第一封裝元件的尺寸小于所述中介層，并且其中，所述偽焊盤沒有被所述第一封裝元件覆蓋， 所述電路結(jié)構(gòu)進一步包括模塑料，位于所述偽焊盤正上方，并且接觸所述偽焊盤； 所述電路結(jié)構(gòu)進一步包括偽再分布線(RDL)，將所述偽焊料凸塊連接到所述有源TSV，其中，所述偽RDL和所述有源金屬連接件位于所述襯底的相對側(cè)上。
8.一種方法 形成中介層，包括 在所述中介層的襯底中形成有源襯底通孔(TSV)； 在所述有源TSV上方形成電連接至所述有源TSV的金屬連接件； 形成電連接至所述金屬連接件的偽焊盤；以及 形成電連接至所述金屬連接件的偽焊料凸塊，其中，所述偽焊料凸塊和所述偽焊盤位于所述襯底的相對側(cè)上；以及 對所述偽焊盤和所述偽焊料凸塊之一實施第一探測，從而找出所述中介層中有缺陷的連接。
9.根據(jù)權(quán)利要求8所述的方法，進一步包括將第一封裝元件接合至所述中介層，其中，所述第一封裝元件和所述偽焊料凸塊位于所述襯底的相對側(cè)上，并且其中，在所述接合的步驟之后執(zhí)行所述第一探測的步驟； 所述方法進一步包括在所述封裝元件上施加模塑料，其中，在施加所述模塑料之后，所述偽焊盤是末端開路的。
10.根據(jù)權(quán)利要求8所述的方法，進一步包括在所述第一探測的步驟之后，將第二封裝元件接合至所述中介層，其中，所述偽焊料凸塊位于所述襯底和所述第二封裝元件之間，并且其中，在所述接合步驟之后，所述偽焊料凸塊是末端開路的。
全文摘要
一種互連元件包括襯底、以及穿透該襯底的有源襯底通孔(TSV)。有源金屬連接件形成在襯底上，并且電連接至有源TSV。偽焊盤和偽焊料凸塊中的至少一種形成在互連元件的表面上。偽焊盤位于襯底上方，并且電連接至有源TSV和有源金屬連接件。偽焊料凸塊位于襯底下方，并且電連接至有源金屬連接件。偽焊盤和偽焊料凸塊是末端開路的。本發(fā)明還提供一種使用偽連接的中介層測試。
文檔編號H01L23/544GK102800653SQ20111033229
公開日2012年11月28日 申請日期2011年10月25日 優(yōu)先權(quán)日2011年5月27日
發(fā)明者陸湘臺, 林志賢, 洪偉碩 申請人:臺灣積體電路制造股份有限公司