專利名稱：Jfet晶體管及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件以及半導(dǎo)體工藝技術(shù)領(lǐng)域，尤其涉及一種JFET晶體管及其形成方法。
背景技術(shù)：
在B⑶工藝中，集成的結(jié)型場效應(yīng)(JFET)晶體管是非常重要的一類器件，其漏極可以直接連接到經(jīng)過整流濾波轉(zhuǎn)換的電網(wǎng)電源上，在高壓芯片(HVIC)產(chǎn)品中可用于構(gòu)成通用的啟動(start-up)電路或恒流源模塊，對于電源小型化有著非常重要的意義?，F(xiàn)有技術(shù)中常規(guī)的JFET晶體管中，由于高擊穿耐壓的要求，漏極一端通常都會有較長的低濃度的漂移區(qū)結(jié)構(gòu)，但是低濃度的漂移區(qū)結(jié)構(gòu)在導(dǎo)通時漂移區(qū)的電阻較大，飽和電流難以提高。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種JFET晶體管及其形成方法，以降低漂移區(qū)擴展電阻，增大飽和電流。為解決上述技術(shù)問題，本發(fā)明提供了一種JFET晶體管，包括半導(dǎo)體襯底；第一摻雜類型的外延層，覆蓋所述半導(dǎo)體襯底的表面；第二摻雜類型的柵極注入?yún)^(qū)，位于所述外延層中，所述第二摻雜類型與第一摻雜類型相反；第一摻雜類型的源極引出區(qū)和漏極引出區(qū)，分別位于所述柵極注入?yún)^(qū)兩側(cè)的外延層中；第一摻雜類型的埋層，位于所述漏極引出區(qū)下方的半導(dǎo)體襯底內(nèi)。
可選地，所述JFET晶體管還包括第一摻雜類型的漏極拾取區(qū)，位于所述外延層中，包圍所述漏極引出區(qū)并延伸至與所述埋層相接。可選地，所述JFET晶體管還包括第二摻雜類型的頂層摻雜區(qū)，位于所述柵極注入?yún)^(qū)與所述源極引出區(qū)和/或漏極引出區(qū)之間的外延層中?？蛇x地，所述JFET晶體管還包括第二摻雜類型的柵極弓丨出區(qū)，位于所述柵極注入?yún)^(qū)內(nèi)。本發(fā)明還提供了一種JFET晶體管的形成方法，包括提供半導(dǎo)體襯底；對所述半導(dǎo)體襯底進行離子注入，以在其中形成第一摻雜類型的埋層；在所述半導(dǎo)體襯底的表面上形成第一摻雜類型的外延層；對所述外延層進行離子注入，以在其中形成第二摻雜類型的柵極注入?yún)^(qū)，所述第二摻雜類型與第一摻雜類型相反；對所述柵極注入?yún)^(qū)兩側(cè)的外延層進行離子注入，以分別形成第一摻雜類型的源極引出區(qū)和漏極引出區(qū)，其中漏極引出區(qū)位于所述埋層上方的外延層中?？蛇x地，在形成所述外延層之后，所述形成方法還包括對所述埋層上方的外延層進行離子注入，以在其中形成第一摻雜類型的漏極拾取區(qū)，所述漏極拾取區(qū)包圍所述漏極引出區(qū)并延伸至與所述埋層相接?？蛇x地，對所述半導(dǎo)體襯底進行離子注入，以在其中形成第一摻雜類型的埋層包括對所述半導(dǎo)體襯底進行第一離子注入；對所述半導(dǎo)體襯底進行第二離子注入，其中，第二離子注入所注入離子的原子序數(shù)小于第一離子注入所注入離子的原子序數(shù)，第二離子注入的劑量小于第一離子注入的劑量?？蛇x地，所述第一離子注入中所注入的離子為銻離子，劑量為5E14 5E15/cm2，所述第二離子注入中所注入的離子為磷離子，劑量為5E12 5E13/cm2。可選地，所述形成方法還包括對所述外延層進行離子注入，以在所述柵極注入?yún)^(qū)與所述源極引出區(qū)和/或漏極引出區(qū)之間的外延層中形成第二摻雜類型的頂層摻雜區(qū)。可選地，所述形成方法還包括對所述柵極注入?yún)^(qū)進行離子注入，以在其中形成第二摻雜類型的柵極引出區(qū)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明實施例的JFET晶體管結(jié)構(gòu)及其形成方法中，漏極引出區(qū)下方的半導(dǎo)體襯底中形成有埋層，該埋層的摻雜類型與漏極引出區(qū)的摻雜類型相同，從而優(yōu)化了導(dǎo)通時的電流路徑，有效地減小了導(dǎo)通狀態(tài)時的漂移區(qū)擴展電阻，增大了漂移區(qū)電流密度。進一步地，本發(fā)明實施例的JFET晶體管中還包括漏極拾取區(qū)，包圍漏極引出區(qū)并延伸至與埋層相接，能夠進一步優(yōu)化電流路徑，降低導(dǎo)通時的漂移區(qū)擴展電阻，增大漂移區(qū)電流密度。


圖1是本發(fā)明實施例的JFET晶體管的形成方法的流程示意圖；圖2至圖7是本發(fā)明實施例的JFET晶體管的形成方法中各步驟的剖面結(jié)構(gòu)示意圖。
具體實施例方式現(xiàn)有技術(shù)的JFET晶體管為了提高擊穿耐壓，漏極一端通常具有較長的低濃度的漂移區(qū)結(jié)構(gòu)，該結(jié)構(gòu)在導(dǎo)通時電阻較大，使得飽和電流難以提高。本發(fā)明實施例的JFET晶體管結(jié)構(gòu)及其形成方法中，漏極引出區(qū)下方的半導(dǎo)體襯底中形成有埋層，該埋層的摻雜類型與漏極引出區(qū)的摻雜類型相同，從而優(yōu)化了導(dǎo)通時的電流路徑，有效地減小了導(dǎo)通狀態(tài)時的漂移區(qū)擴展電阻，增大了漂移區(qū)電流密度。進一步地，本發(fā)明實施例的JFET晶體管中還包括漏極拾取區(qū)，包圍漏極引出區(qū)并延伸至與埋層相接，能夠進一步優(yōu)化電流路徑，降低導(dǎo)通時的漂移區(qū)擴展電阻，增大漂移區(qū)電流密度。下面結(jié)合具體實施例和附圖對本發(fā)明作進一步說明，但不應(yīng)以此限制本發(fā)明的保護范圍。圖1示出了本發(fā)明實施例的JFET晶體管的形成方法的流程示意圖，包括步驟Sl 1，提供半導(dǎo)體襯底；步驟S12，對所述半導(dǎo)體襯底進行離子注入，以在其中形成第一摻雜類型的埋層；步驟S13，在所述半導(dǎo)體襯底的表面上形成第一摻雜類型的外延層；步驟S14，對所述外延層進行離子注入，以在其中形成第二摻雜類型的柵極注入?yún)^(qū)，所述第二摻雜類型與第一摻雜類型相反；步驟S15，對所述柵極注入?yún)^(qū)兩側(cè)的外延層進行離子注入，以分別形成第一摻雜類型的源極引出區(qū)和漏極引出區(qū)，其中漏極引出區(qū)位于所述埋層上方的外延層中。圖2至圖7示出了本實施例的JFET晶體管的形成方法的各步驟的剖面結(jié)構(gòu)示意圖，下面結(jié)合圖1和圖2至圖7對本實施例進行詳細(xì)說明。結(jié)合圖1和圖2，執(zhí)行步驟S11，提供半導(dǎo)體襯底10 ；執(zhí)行步驟S12，對半導(dǎo)體襯底 10進行離子注入，以在其中形成第一摻雜類型的埋層11。其中，半導(dǎo)體襯底10可以是硅襯底、鍺硅襯底、III-V族元素化合物襯底或本領(lǐng)域技術(shù)人員公知的其他半導(dǎo)體材料襯底，本實施例中采用的是硅襯底。更具體地，本實施例中，第一摻雜類型具體為P型的硅襯底，即半導(dǎo)體襯底10中具有P型的摻雜離子，如硼離子、銦離子等。埋層11的形成方法可以包括光刻、離子注入等，本實施例中，第一摻雜類型具體為N型，注入的離子可以是磷(P)離子、砷(As)離子等。作為一個優(yōu)選的實施例，埋層11的形成過程包括兩步離子注入，分別是第一離子注入和第二離子注入，其中第二離子注入中所注入的離子的原子序數(shù)小于第一離子注入中所注入的離子的原子序數(shù)，第二離子注入的劑量小于第一離子注入的劑量。更具體地，第一離子注入中所注入的離子可以是銻(Sb)離子，劑量為5E14 5E15/cm2，第二離子注入中所注入的離子為磷(P)離子，劑量為5E12 5E13/cm2。在兩步離子注入之后，可以對半導(dǎo)體襯底10進行退火推進，優(yōu)選的溫度為1200°C。經(jīng)過退火推進之后，注入的磷離子形成的具有淡的濃度階梯的埋層11通過擴散會包圍銻離子摻雜的區(qū)域，從而增大了埋層11的邊界與半導(dǎo)體襯底10的PN結(jié)曲率半徑， 有利于增大埋層11與半導(dǎo)體襯底10之間的擊穿電壓，本實施例中具體可以獲得700V以上的擊穿電壓。結(jié)合圖1和圖3，執(zhí)行步驟S13，在半導(dǎo)體襯底10的表面上形成第一摻雜類型的外延層12。外延層12的形成方法可以是外延生長，本實施例中其摻雜類型為N型，即在外延生長的過程中引入N型離子。在形成外延層12的過程中，埋層11會發(fā)生擴散，會有一部分?jǐn)U散至外延層12中。之后參考圖4，形成外延層12之后，對埋層11上方的外延層12進行離子注入，以在埋層12中形成第一摻雜類型的漏極拾取區(qū)13，漏極拾取區(qū)13延伸至與埋層11相接。具體的，漏極拾取區(qū)13的形成過程可以包括光刻、離子注入等步驟，本實施例中注入的離子為N型離子，如磷離子、砷離子等。之后參考圖5，對外延層12進行離子注入，在其中形成第二摻雜類型的頂層摻雜區(qū)14，以提高器件的擊穿電壓。頂層摻雜區(qū)14的形成過程可以包括光刻、離子注入等，本實施例中注入的離子為P型離子，如硼離子、銦離子等。頂層摻雜區(qū)14可以構(gòu)成 double-resurf結(jié)構(gòu)，能夠顯著提高器件擊穿電壓。結(jié)合圖1和圖6，執(zhí)行步驟S14，對外延層12進行離子注入，以在其中形成第二摻雜類型的柵極注入?yún)^(qū)15。柵極注入?yún)^(qū)15的形成過程可以包括光刻、離子注入等步驟。本實施例中包括多個并列的頂層摻雜區(qū)14，各頂層摻雜區(qū)14全部位于柵極注入?yún)^(qū)15的一側(cè)，在其他具體實施例中，各頂層摻雜區(qū)14還可以全部位于柵極注入?yún)^(qū)15的另一側(cè)，或者分布在柵極注入?yún)^(qū)15的兩側(cè)。此外，漏極拾取區(qū)13、頂層摻雜區(qū)14以及柵極注入?yún)^(qū)15的形成次序可以根據(jù)實際工藝需求進行調(diào)整，并不限于本實施例的次序。需要說明的是，漏極拾取區(qū)13、頂層摻雜區(qū)14的形成過程是可選的，漏極拾取區(qū) 13可以進一步減小導(dǎo)通電阻、增大飽和電流，頂層摻雜區(qū)14可以提高擊穿電壓，在其他具體實施例中，也可以省略二者或者二者其中之一的形成過程。結(jié)合圖1和圖7，執(zhí)行步驟S 15，對柵極注入?yún)^(qū)15兩側(cè)的外延層12進行離子注入， 以分別形成第一摻雜類型的源極引出區(qū)17和漏極引出區(qū)16，其中漏極引出區(qū)16位于埋層 11上方的外延層12中，更具體的，漏極引出區(qū)16位于漏極拾取區(qū)13內(nèi)。之后，還可以對柵極注入?yún)^(qū)15進行離子注入，以在其中形成柵極引出區(qū)18，柵極引出區(qū)18的摻雜類型與柵極注入?yún)^(qū)15相同，本實施例中都是P型摻雜。源極引出區(qū)17、漏極引出區(qū)16以及柵極引出區(qū)18的形成過程可以包括光刻、離子注入等工藝步驟。至此，本實施例所形成的JFET晶體管結(jié)構(gòu)如圖7所示，包括半導(dǎo)體襯底10 ；第一摻雜類型(本實施例中具體為N型)的外延層12，覆蓋半導(dǎo)體襯底10的表面；第二摻雜類型(本實施例中具體為P型)的柵極注入?yún)^(qū)15，位于外延層12中，第二摻雜類型與第一摻雜類型相反；第一摻雜類型的源極引出區(qū)17和漏極引出區(qū)16，分別位于柵極注入?yún)^(qū)15兩側(cè)的外延層中；第一摻雜類型的埋層11，位于漏極引出區(qū)16下方的半導(dǎo)體襯底11內(nèi)；第一摻雜類型的漏極拾取區(qū)13，位于埋層11上方的半導(dǎo)體襯底10中，包圍漏極引出區(qū)16 ；第二摻雜類型的頂層摻雜區(qū)14，位于柵極注入?yún)^(qū)15與源極引出區(qū)17和/或漏極引出區(qū)16之間的外延層12中；第二摻雜類型的柵極引出區(qū)18，位于柵極注入?yún)^(qū)15內(nèi)。其中，漏極拾取區(qū) 13和頂層摻雜區(qū)14是可選的。由于漏極一直從表面延伸到外延層12與半導(dǎo)體襯底10的邊界，從而通過優(yōu)化漏極引出區(qū)16、漏極拾取區(qū)13和埋層11的摻雜形貌，來優(yōu)化電流路徑，從而有效減小漂移區(qū)擴展電阻，增大漂移區(qū)電流密度。一個較優(yōu)的配置為外延層12是輕摻雜的，摻雜濃度較?。宦駥?1的摻雜濃度大于外延層12的摻雜濃度；漏極拾取區(qū)16的摻雜濃度大于外延層 12的摻雜濃度；漏極引出區(qū)16的摻雜濃度較大，為重?fù)诫s的。需要說明的是，本實施例中，第一摻雜類型為N型，第二摻雜類型為P型，形成的是 N型的JFET晶體管，在其他具體實施例中，還可以改變摻雜類型，即第一摻雜類型為P型，第二摻雜類型為N型，從而形成P型的JFET晶體管。綜上，本實施例有效地改善了高關(guān)斷擊穿電壓與開通電流密度的矛盾關(guān)系，通過對漏端漂移區(qū)濃度的優(yōu)化，使得在保證了高擊穿電壓的同時，開通電流密度得以有效地增大，從而能獲得更大的飽和電流。本技術(shù)方案對于集成高壓JFET晶體管的高壓集成電路面積的減小、成本的降低以及競爭力的提高，有著重要的價值。 本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種JFET晶體管，包括 半導(dǎo)體襯底；第一摻雜類型的外延層，覆蓋所述半導(dǎo)體襯底的表面；第二摻雜類型的柵極注入?yún)^(qū)，位于所述外延層中，所述第二摻雜類型與第一摻雜類型相反；第一摻雜類型的源極引出區(qū)和漏極引出區(qū)，分別位于所述柵極注入?yún)^(qū)兩側(cè)的外延層中；其特征在于，還包括第一摻雜類型的埋層，位于所述漏極引出區(qū)下方的半導(dǎo)體襯底內(nèi)。
2.根據(jù)權(quán)利要求1所述的JFET晶體管，其特征在于，還包括第一摻雜類型的漏極拾取區(qū)，位于所述外延層中，包圍所述漏極引出區(qū)并延伸至與所述埋層相接。
3.根據(jù)權(quán)利要求1所述的JFET晶體管，其特征在于，還包括第二摻雜類型的頂層摻雜區(qū)，位于所述柵極注入?yún)^(qū)與所述源極引出區(qū)和/或漏極引出區(qū)之間的外延層中。
4.根據(jù)權(quán)利要求1所述的JFET晶體管，其特征在于，還包括 第二摻雜類型的柵極弓丨出區(qū)，位于所述柵極注入?yún)^(qū)內(nèi)。
5.一種JFET晶體管的形成方法，其特征在于，包括 提供半導(dǎo)體襯底；對所述半導(dǎo)體襯底進行離子注入，以在其中形成第一摻雜類型的埋層； 在所述半導(dǎo)體襯底的表面上形成第一摻雜類型的外延層；對所述外延層進行離子注入，以在其中形成第二摻雜類型的柵極注入?yún)^(qū)，所述第二摻雜類型與第一摻雜類型相反；對所述柵極注入?yún)^(qū)兩側(cè)的外延層進行離子注入，以分別形成第一摻雜類型的源極引出區(qū)和漏極弓I出區(qū)，其中漏極弓I出區(qū)位于所述埋層上方的外延層中。
6.根據(jù)權(quán)利要求5所述的JFET晶體管的形成方法，其特征在于，在形成所述外延層之后，還包括對所述埋層上方的外延層進行離子注入，以在其中形成第一摻雜類型的漏極拾取區(qū)， 所述漏極拾取區(qū)包圍所述漏極引出區(qū)并延伸至與所述埋層相接。
7.根據(jù)權(quán)利要求5所述的JFET晶體管的形成方法，其特征在于，對所述半導(dǎo)體襯底進行離子注入，以在其中形成第一摻雜類型的埋層包括對所述半導(dǎo)體襯底進行第一離子注入；對所述半導(dǎo)體襯底進行第二離子注入，其中，第二離子注入所注入離子的原子序數(shù)小于第一離子注入所注入離子的原子序數(shù)，第二離子注入的劑量小于第一離子注入的劑量。
8.根據(jù)權(quán)利要求5所述的JFET晶體管的形成方法，其特征在于，所述第一離子注入中所注入的離子為銻離子，劑量為5E14 5E15/cm2，所述第二離子注入中所注入的離子為磷離子，劑量為5E12 5E13/cm2。
9.根據(jù)權(quán)利要求5所述的JFET晶體管的形成方法，其特征在于，還包括對所述外延層進行離子注入，以在所述柵極注入?yún)^(qū)與所述源極引出區(qū)和/或漏極引出區(qū)之間的外延層中形成第二摻雜類型的頂層摻雜區(qū)。
10.根據(jù)權(quán)利要求5所述的JFET晶體管的形成方法，其特征在于，還包括 對所述柵極注入?yún)^(qū)進行離子注入，以在其中形成第二摻雜類型的柵極引出區(qū)。
全文摘要
本發(fā)明提供了一種JFET晶體管及其形成方法，所述JFET晶體管包括半導(dǎo)體襯底；第一摻雜類型的外延層，覆蓋所述半導(dǎo)體襯底的表面；第二摻雜類型的柵極注入?yún)^(qū)，位于所述外延層中，所述第二摻雜類型與第一摻雜類型相反；第一摻雜類型的源極引出區(qū)和漏極引出區(qū)，分別位于所述柵極注入?yún)^(qū)兩側(cè)的外延層中；第一摻雜類型的埋層，位于所述漏極引出區(qū)下方的半導(dǎo)體襯底內(nèi)。本發(fā)明有利于降低漂移區(qū)擴展電阻，增大飽和電流。
文檔編號H01L29/808GK102306663SQ20111028456
公開日2012年1月4日 申請日期2011年9月22日 優(yōu)先權(quán)日2011年9月22日
發(fā)明者呂宇強, 楊海波 申請人:上海先進半導(dǎo)體制造股份有限公司