專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本說(shuō)明書記載的實(shí)施方式涉及一種半導(dǎo)體器件。
背景技術(shù)：
作為功率半導(dǎo)體器件之一，已知所謂的DMOS晶體管。DMOS晶體管具備漂移區(qū)域， 使該漂移區(qū)域鄰接于具有高雜質(zhì)濃度的漏極擴(kuò)散層，導(dǎo)電型與該漏極擴(kuò)散層相同，雜質(zhì)濃度比漏極擴(kuò)散層低。DMOS晶體管具有在較低電壓區(qū)域中切換速度快且變換效率高等特征，能同時(shí)實(shí)現(xiàn)高耐壓動(dòng)作與低導(dǎo)通電阻。但是，在這種DMOS晶體管中，也在形成DMOS晶體管自身的元件區(qū)域的終端部形成元件終端區(qū)域。另外，即便元件區(qū)域具有規(guī)定的耐壓，也可能存在元件終端區(qū)域不具備該規(guī)定的耐壓。在該情況下，元件整體的耐壓由元件終端區(qū)域的耐壓決定。在現(xiàn)有的DMOS晶體管中，在這種元件終端區(qū)域中發(fā)生電場(chǎng)的集中，容易產(chǎn)生電場(chǎng)集中引起的離子碰撞(impaction)，結(jié)果，使半導(dǎo)體器件整體的耐壓下降。因此，需要具有高耐壓的元件終端部的半導(dǎo)體器件。另一方面，還要求使半導(dǎo)體器件整體的電路面積減少。

發(fā)明內(nèi)容
本發(fā)明要解決的課題在于提供一種抑制電路面積增大并且具有高耐壓的半導(dǎo)體器件。實(shí)施方式的半導(dǎo)體器件的特征在于，具備半導(dǎo)體基板；元件區(qū)域，形成于所述半導(dǎo)體基板上，并形成有MOS晶體管；元件終端區(qū)域，形成于所述半導(dǎo)體基板上，并形成于所述元件區(qū)域的終端部；第I導(dǎo)電型的第I半導(dǎo)體層，將第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，并且具有第I雜質(zhì)濃度，在所述元件區(qū)域中，用作所述MOS晶體管的漏極區(qū)域；第I導(dǎo)電型的第2半導(dǎo)體層，在所述第I半導(dǎo)體層的下層，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，并且具有比所述第I雜質(zhì)濃度小的第2雜質(zhì)濃度；第I導(dǎo)電型的第3半導(dǎo)體層，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而在半導(dǎo)體基板上形成至所述元件終端區(qū)域，并且具有比所述第2雜質(zhì)濃度小的第3雜質(zhì)濃度，該第I導(dǎo)電型的第3半導(dǎo)體層與所述第2半導(dǎo)體層相接地配置，用作所述MOS晶體管的漂移層；場(chǎng)氧化膜，在所述第3半導(dǎo)體層的表面與所述第I半導(dǎo)體相接地配置；第2導(dǎo)電型的第4半導(dǎo)體層，在所述半導(dǎo)體基板上，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，用作所述MOS晶體管的溝道區(qū)域；第I導(dǎo)電型的第5半導(dǎo)體層，形成于所述第4半導(dǎo)體層的表面，用作所述MOS晶體管的源極區(qū)域；和柵極電極，跨過(guò)所述第3半導(dǎo)體層及所述第4半導(dǎo)體層，隔著柵極絕緣膜形成在所述半導(dǎo)體基板的表面上，所述元件區(qū)域中的所述第I半導(dǎo)體層與所述場(chǎng)氧化膜之間的邊界、與所述第3半導(dǎo)體層的所述第5半導(dǎo)體層側(cè)的端部之間的距離，比所述元件終端區(qū)域中的所述第I半導(dǎo)體層與所述場(chǎng)氧化膜之間的邊界、與所述第3半導(dǎo)體層的所述第5半導(dǎo)體層側(cè)的端部之間的距離小。另一實(shí)施方式的半導(dǎo)體器件的特征在于，具備半導(dǎo)體基板；元件區(qū)域，形成于所述半導(dǎo)體基板上，并形成有MOS晶體管；元件終端區(qū)域，形成于所述半導(dǎo)體基板上，并形成于所述元件區(qū)域的終端部；第I導(dǎo)電型的第I半導(dǎo)體層，將第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，并且具有第I雜質(zhì)濃度，在所述元件區(qū)域中，用作所述MOS晶體管的漏極區(qū)域；第I導(dǎo)電型的第2半導(dǎo)體層，在所述第I半導(dǎo)體層的下層，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，并且具有比所述第I雜質(zhì)濃度小的第2雜質(zhì)濃度；第I導(dǎo)電型的第3半導(dǎo)體層，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而在半導(dǎo)體基板上形成至所述元件終端區(qū)域，并且具有比所述第2雜質(zhì)濃度小的第3雜質(zhì)濃度，該第I導(dǎo)電型的第3半導(dǎo)體層與所述第2半導(dǎo)體 層相接地配置，用作所述MOS晶體管的漂移層；第2導(dǎo)電型的第4半導(dǎo)體層，在所述半導(dǎo)體基板上，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，用作所述MOS晶體管的溝道區(qū)域；第I導(dǎo)電型的第5半導(dǎo)體層，形成于所述第4半導(dǎo)體層的表面，用作所述MOS晶體管的源極區(qū)域；和柵極電極，跨過(guò)所述第3半導(dǎo)體層及所述第4半導(dǎo)體層，隔著柵極絕緣膜形成在所述半導(dǎo)體基板的表面上，在沿與所述第I方向正交的第2方面的截面中，所述元件終端區(qū)域中的所述第3半導(dǎo)體層的寬度，比所述元件區(qū)域中的所述第3半導(dǎo)體層的寬度大。再一實(shí)施方式的半導(dǎo)體器件的特征在于，具備半導(dǎo)體基板；元件區(qū)域，形成于所述半導(dǎo)體基板上，并形成有MOS晶體管；元件終端區(qū)域，形成于所述半導(dǎo)體基板上，并形成于所述元件區(qū)域的終端部;第I導(dǎo)電型的第I半導(dǎo)體層，將第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，并且具有第I雜質(zhì)濃度，在所述元件區(qū)域中，用作所述MOS晶體管的漏極區(qū)域；第I導(dǎo)電型的第3半導(dǎo)體層，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而在半導(dǎo)體基板上形成至所述元件終端區(qū)域，并且具有比所述第I雜質(zhì)濃度小的第3雜質(zhì)濃度，與所述第I半導(dǎo)體層連接地配置，用作所述MOS晶體管的漂移層；場(chǎng)氧化膜，在所述第3半導(dǎo)體層的表面與所述第I半導(dǎo)體相接地配置；第2導(dǎo)電型的第4半導(dǎo)體層，在所述半導(dǎo)體基板上，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，用作所述MOS晶體管的溝道區(qū)域；第I導(dǎo)電型的第5半導(dǎo)體層，形成于所述第4半導(dǎo)體層的表面，用作所述MOS晶體管的源極區(qū)域；和柵極電極，跨過(guò)所述第3半導(dǎo)體層及所述第4半導(dǎo)體層，隔著柵極絕緣膜形成在所述半導(dǎo)體基板的表面上，所述元 件區(qū)域及所述元件終端區(qū)域在與所述第I方向正交的第2方向上的寬度相同，所述元件區(qū)域中的所述第I半導(dǎo)體層與所述場(chǎng)氧化膜之間的邊界、與所述第3半導(dǎo)體層的所述第5半導(dǎo)體層側(cè)的端部之間的距離，比所述元件終端區(qū)域中的所述第I半導(dǎo)體層與所述場(chǎng)氧化膜之間的邊界、與所述第3半導(dǎo)體層的所述第5半導(dǎo)體層側(cè)的端部之間的距離小。根據(jù)上述構(gòu)成，能提供一種抑制電路面積增大并且具有高耐壓的半導(dǎo)體器件。


圖I是表示根據(jù)實(shí)施方式的半導(dǎo)體器件的構(gòu)造的平面圖。圖2是表示根據(jù)實(shí)施方式的半導(dǎo)體器件的構(gòu)造的平面圖。圖3是表示根據(jù)實(shí)施方式的半導(dǎo)體器件的構(gòu)造的平面圖。圖4是圖I-圖3的A-A’、B_B’及C-C’截面圖。圖5是表示比較例的構(gòu)造的平面圖。
具體實(shí)施例方式下面說(shuō)明的實(shí)施方式的半導(dǎo)體器件具備元件區(qū)域，其形成于半導(dǎo)體基板上，形成MOS晶體管；和元件終端區(qū)域，其形成于半導(dǎo)體基板上，形成于所述元件區(qū)域的終端部。第 I導(dǎo)電型的第I半導(dǎo)體層將第I方向作為長(zhǎng)度方向，從元件區(qū)域延伸而形成至元件終端區(qū)域，并且具有第I雜質(zhì)濃度，在元件區(qū)域中，用作MOS晶體管的漏極區(qū)域。第I導(dǎo)電型的第2半導(dǎo)體層在第I半導(dǎo)體層的下層，將第I方向作為長(zhǎng)度方向，形成為從元件區(qū)域延伸而形成至元件終端區(qū)域，并且，具有比第I雜質(zhì)濃度小的第2雜質(zhì)濃度。另外，第I導(dǎo)電型的第3半導(dǎo)體層將第I方向作為長(zhǎng)度方向，從元件區(qū)域延伸，在半導(dǎo)體基板上形成至元件終端區(qū)域，具有比第2雜質(zhì)濃度小的第3雜質(zhì)濃度，與所述第2半導(dǎo)體層相接地配置，用作MOS晶體管的漂移層。另外，場(chǎng)(field)氧化膜在第3半導(dǎo)體層的表面與所述第I半導(dǎo)體相接地配置。另外，第2導(dǎo)電型的第4半導(dǎo)體層在所述半導(dǎo)體基板上，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸，形成至所述元件終端區(qū)域，用作所述MOS晶體管的溝道區(qū)域。另一方面，第I導(dǎo)電型的第5半導(dǎo)體層形成于第4半導(dǎo)體層的表面，用作MOS晶體管的源極區(qū)域。柵極電極跨過(guò)第3半導(dǎo)體層及第4半導(dǎo)體層，隔著柵極絕緣膜而形成。在這種半導(dǎo)體器件中，元件區(qū)域中所述第I半導(dǎo)體層與所述場(chǎng)氧化膜之間的邊界與所述第3半導(dǎo)體層的所述第4半導(dǎo)體層側(cè)的端部之間的距離，比所述元件終端區(qū)域中所述第I半導(dǎo)體層與所述場(chǎng)氧化膜之間的邊界與所述第3半導(dǎo)體層的所述第4半導(dǎo)體層側(cè)的端部之間的距離小。以下，參照

根據(jù)實(shí)施方式的半導(dǎo)體器件。首先，參照?qǐng)DI 圖4，說(shuō)明根據(jù)實(shí)施方式的半導(dǎo)體器件的層疊構(gòu)造。該半導(dǎo)體器件涉及P溝道型DMOS晶體管。也可使圖I 圖4的各種半導(dǎo)體層的導(dǎo)電型全部反轉(zhuǎn)，構(gòu)成形成于P型基板上或P型半導(dǎo)體層上的n溝道型DMOS晶體管。圖I 圖3是根據(jù)實(shí)施方式的半導(dǎo)體器件的平面圖。圖I 圖3為了表示重復(fù)的各構(gòu)成要素的位置關(guān)系，挑選任意的構(gòu)成要素進(jìn)行圖示。另外，圖4是圖I、圖2、圖3中的A-A’、B-B’及C-C’截面圖。另外，在下面的說(shuō)明中，所謂‘p_型’是指雜質(zhì)濃度比‘p型’小的半導(dǎo)體。另外，所謂V型’是指雜質(zhì)濃度比‘n型’小的半導(dǎo)體。如圖I所示，本實(shí)施方式的半導(dǎo)體器件例如形成于n_型半導(dǎo)體基板11上，在半導(dǎo)體基板11上具備形成p溝道型DMOS晶體管的元件區(qū)域R1、與形成于元件區(qū)域Rl的第I方向終端部的元件終端區(qū)域R2。另外，半導(dǎo)體基板11也可置換為p_型基板。如圖I所示，在本實(shí)施方式的半導(dǎo)體器件中，元件區(qū)域Rl與元件終端區(qū)域R2被劃分成多個(gè)矩形區(qū)域CP。各矩形區(qū)域CP1、CP2、CP3...沿X方向并排排列，并且，在X方向上具有相同的寬度Wcp。元件區(qū)域Rl中的各矩形區(qū)域CP的寬度與元件終端區(qū)域R2中各矩形區(qū)域CP的寬度均為Wcp。本實(shí)施方式的半導(dǎo)體器件涉及這種矩形區(qū)域CP中各種構(gòu)成要素的形狀的改良。利用該改良，能得到抑制電路面積增大的且具有高耐壓的半導(dǎo)體器件。
另外，如圖I所示，在半導(dǎo)體基板11上隔著柵極絕緣膜18a(圖I中未圖示)形成柵極電極18。柵極電極18作為一例，不僅在元件區(qū)域Rl中，還延長(zhǎng)至元件終端區(qū)域R2，在該元件終端區(qū)域R2中，連接于觸點(diǎn)CSg，提供必要的電壓。柵極電極18在元件區(qū)域Rl中具有柵極電極長(zhǎng)度Lgl，在元件終端區(qū)域R2中具有柵極電極長(zhǎng)度Lg2( < Lgl)。柵極電極18在其柵極長(zhǎng)度方向上配置成，由用作p溝道型DMOS晶體管的漏極的P+型漏極區(qū)域12、與用作相同p溝道型DMOS晶體管的源極的P+型源極區(qū)域15夾持。在漏極區(qū)域12的下層，形成p型擴(kuò)散區(qū)域13。另外，在源極區(qū)域15及背柵(back gate)擴(kuò)散區(qū)域19的下層，如圖3所示，形成n型擴(kuò)散區(qū)域16。圖4表示圖I的A-A’、B-B’及C-C’截面圖。 A-A’截面是所述p溝道型MOS晶體管的沿著漏極區(qū)域12及源極區(qū)域15的截面。另外，B-B’截面是p溝道MOS晶體管的沿著漏極區(qū)域12及背柵擴(kuò)散區(qū)域19的截面。C-C’截面是包括漏極區(qū)域12的端部附近的元件終端部R2的截面。首先，說(shuō)明沿圖4的A-A’截面的p溝道型MOS晶體管的構(gòu)造。如圖4的A-A’截面所示，P溝道型MOS晶體管具備P+型漏極區(qū)域12。該P(yáng)+型漏極區(qū)域12如圖I 圖3所示，形成為具有將Y方向(第I方向)作為長(zhǎng)度方向的長(zhǎng)方形形狀。漏極區(qū)域12配置在矩形區(qū)域CP的X方向的中心附近。漏極區(qū)域12從元件區(qū)域Rl延伸至元件終端區(qū)域R2。P+型漏極區(qū)域12例如注入硼(B)等p型雜質(zhì)，例如具有l(wèi)e20[Cnr3]的雜質(zhì)濃度。在該漏極區(qū)域12的下層，形成p型擴(kuò)散區(qū)域13。該p型擴(kuò)散區(qū)域13也構(gòu)成p溝道型MOS晶體管的漏極的一部分。p型擴(kuò)散區(qū)域13也與漏極區(qū)域12 —樣，將Y方向作為長(zhǎng)度方向，從元件區(qū)域Rl延伸而形成至元件終端區(qū)域R2。該p型擴(kuò)散區(qū)域13具有比漏極區(qū)域12的雜質(zhì)濃度小的lel8[cm_3]左右的雜質(zhì)濃度。該p型擴(kuò)散區(qū)域13在元件區(qū)域Rl中具有寬度Wl (參照?qǐng)D4的A-A’截面圖)，另一方面，在元件終端區(qū)域R2的漏極區(qū)域12的端部周圍，具有寬度W2(參照?qǐng)D4的C-C’截面圖)。另外，A-Af截面中從漏極區(qū)域12的端部至p型擴(kuò)散區(qū)域13端部為止的距離al，比C-C’截面中從漏極區(qū)域12的端部至p型擴(kuò)散區(qū)域13端部為止的距離a2小。作為一例，距離al為0. I ii m左右，a2為0. 3 ii m左右。在柵極電極18下方的位置，p_型漂移區(qū)域14形成為與p型擴(kuò)散區(qū)域13相接。P_型漂移區(qū)域14具有比p型擴(kuò)散區(qū)域13的雜質(zhì)濃度低的雜質(zhì)濃度，例如為lel7[Cm_3]左右的雜質(zhì)濃度。該漂移區(qū)域14也與漏極區(qū)域12—樣，將Y方向作為長(zhǎng)度方向，從元件區(qū)域Rl延伸形成至元件終端區(qū)域R2。其中，從A-A’截面中漂移區(qū)域14的p型擴(kuò)散區(qū)域13的接合面起，寬度bl比C-C’截面中的寬度b2小。因此，在向p溝道MOS晶體管施加逆偏壓的狀態(tài)下，元件終端區(qū)域R2中，耗盡層容易擴(kuò)展。另外，A-A’截面中從漂移區(qū)域14的源極區(qū)域15側(cè)的端部至漏極區(qū)域12的端部(與場(chǎng)氧化膜17的邊界)之間的距離(al+bl)，比C-C’截面中從漂移區(qū)域14的源極區(qū)域15側(cè)的端部至漏極區(qū)域12的端部(與場(chǎng)氧化膜17的邊界)之間的距離(a2+b2)小。另外，在]^型漂移區(qū)域14的表面上，形成由硅氧化膜(例如SiO2膜)構(gòu)成的場(chǎng)氧化膜17。場(chǎng)氧化膜17也將Y方向作為長(zhǎng)度方向而形成，但A-A’截面中的寬度Cl比C-C’截面中的寬度c2小。另外，場(chǎng)氧化膜17全憑求出的MOS晶體管的耐壓，也可省略。另外，在從半導(dǎo)體基板11上的漂移區(qū)域14離開的位置上，形成n型擴(kuò)散區(qū)域16。n型擴(kuò)散區(qū)域16及n型擴(kuò)散區(qū)域16與漂移區(qū)域14之間的半導(dǎo)體基板11用作該p溝道型MOS晶體管的溝道區(qū)域。在該n型擴(kuò)散區(qū)域16的表面上，形成所述源極區(qū)域15。源極區(qū)域15經(jīng)接觸插頭CSs連接于未圖示的源極電極上。n型擴(kuò)散區(qū)域16與柵極電極18等一樣，形成為將Y方向作為長(zhǎng)度方向而進(jìn)行延伸(參照?qǐng)D3)。該n型擴(kuò)散區(qū)域16的元件區(qū)域Rl中的寬度dl、dl’比元件終端區(qū)域R2中的寬度d2、d2，小。源極區(qū)域15與柵極電極18—樣，形成為將Y方向作為長(zhǎng)度方向而進(jìn)行延伸，配置在矩形區(qū)域CP的X方向的端部。其中，源極區(qū)域15在Y方向的規(guī)定位置被分割，在該分割的區(qū)域(B-B’截面)中形成背柵擴(kuò)散區(qū)域19 (參照?qǐng)D2)。柵極電極18跨過(guò)漂移區(qū)域14、 n型擴(kuò)散區(qū)域16及源極區(qū)域15地隔著柵極絕緣膜18a而形成于半導(dǎo)體基板11上。漏極區(qū)域12、p型擴(kuò)散區(qū)域13、漂移區(qū)域14、源極區(qū)域15的尺寸、雜質(zhì)濃度等可設(shè)定成滿足元件區(qū)域中P溝道MOS晶體管的導(dǎo)通電阻或耐壓等要求的特性。B-B’截面中p溝道型MOS晶體管的形狀基本上與A_A’截面的一樣，但在B_B’截面中，與A-A’截面的不同之處在于，沒(méi)有源極區(qū)域15，而是代之以寬度較寬地形成P+型背柵擴(kuò)散區(qū)域19。如上所述，漏極區(qū)域12、p型擴(kuò)散區(qū)域13、漂移區(qū)域14、及n型擴(kuò)散區(qū)域16形成為，從元件區(qū)域Rl沿Y方向延伸而延伸至元件終端區(qū)域R2(參照?qǐng)D4的C-C’截面)。但是，p型擴(kuò)散區(qū)域13的C-C’截面的寬度W2比包含A-A’截面的元件區(qū)域Rl中的寬度Wl大。因此，P型擴(kuò)散區(qū)域13如圖I所示，作為上表面圖，具有如火柴棒的形狀、頂端膨脹的多邊形形狀。通過(guò)具有這種形狀，能緩和圖I所示區(qū)域R3附近的電場(chǎng)集中，抑制離子碰撞的發(fā)生，由此能提聞MOS晶體管的耐壓。另外，在元件終端區(qū)域R2中，漂移區(qū)域14的沿C-C’截面的寬度b2比包含A_A’截面的元件區(qū)域Rl中的寬度bl大。由此，在元件終端區(qū)域R2中，與元件區(qū)域Rl相比，耗盡層容易擴(kuò)展，由此能使元件終端區(qū)域R2中的耐壓提高。另一方面，n型擴(kuò)散區(qū)域16的沿C-C’截面的寬度d2比包含A_A’截面的元件區(qū)域Rl中的寬度dl小。即便將n型擴(kuò)散區(qū)域16的寬度在元件終端區(qū)域R2中設(shè)定得小，MOS晶體管的耐壓也不下降。這樣，在本實(shí)施方式的半導(dǎo)體器件中，C-C’截面(元件終端區(qū)域R2)中的p型擴(kuò)散區(qū)域13的寬度W2及漂移區(qū)域14的寬度b2比元件區(qū)域Rl設(shè)定得大，另一方面，因?yàn)閚型擴(kuò)散區(qū)域16的寬度d2設(shè)定得小，所以元件終端區(qū)域R2中的元件寬度能與元件區(qū)域Rl中的元件寬度大致相同，作為整體，能在矩形區(qū)域CP中收納各種構(gòu)成要素。上述寬度W2、寬度b2、寬度d2與元件區(qū)域Rl中的寬度Wl、bl、dl獨(dú)立，能根據(jù)元件終端區(qū)域16所需的耐壓來(lái)設(shè)定。即便將寬度W2、b2分別設(shè)定得比寬度Wl、bl大，寬度d2也可以比寬度dl小，所以元件終端區(qū)域R2的X方向的寬度不必比元件區(qū)域Rl的X方向的寬度大。因此，根據(jù)本實(shí)施方式，元件區(qū)域Rl能設(shè)計(jì)成得到將導(dǎo)通電阻特性等最佳化了的p溝道MOS晶體管，并且，元件終端區(qū)域R2能設(shè)定元件終端區(qū)域以得到必需的耐壓。在上述實(shí)施方式中，對(duì)寬度b2比寬度bl大、且寬度W2比寬度Wl大的實(shí)例進(jìn)行了說(shuō)明。但是，即便僅增大寬度b2而寬度W2與寬度Wl程度相等，也能提高元件終端區(qū)域R2的耐壓。其中，增大寬度W2有助于避免p型擴(kuò)散區(qū)域13的前端部中的電場(chǎng)集中，從而能有助于進(jìn)一步提高元件的耐壓。因此，除增大寬度b2外，通過(guò)同時(shí)增大寬度W2，能進(jìn)一步提高元件終端區(qū)域的耐壓。圖5表示本實(shí)施方式的比較例中元件終端區(qū)域的平面形狀。在該比較例中，設(shè)p型擴(kuò)散區(qū)域13的寬度在元件區(qū)域Rl與元件終端區(qū)域R2中均勻。在該構(gòu)造的情況下，無(wú)法避免圖5所示的區(qū)域R3附近的電場(chǎng)集中，元件終端區(qū)域中的耐壓下降，使半導(dǎo)體元件整體的耐壓下降。在本實(shí)施方式中，因?yàn)镻型擴(kuò)散區(qū)域13的寬度W2在元件終端區(qū)域R2中比元件區(qū)域Rl擴(kuò)展，所以能提高耐壓。盡管描述了本發(fā)明的某些具體實(shí)施方式
，但這些實(shí)施方式僅以示例的方式出現(xiàn)， 不打算限制本發(fā)明的范圍。實(shí)際上，這里描述的新穎的方法和系統(tǒng)可以多種其他方式來(lái)實(shí)施；并且，在不脫離本發(fā)明精神的情況下，可對(duì)這里描述的方法和系統(tǒng)的方式進(jìn)行各種省略、替代與改變。下面的權(quán)利要求及其等同描述用來(lái)覆蓋落入本發(fā)明范圍和精神中的這種方式或變更。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具備 半導(dǎo)體基板； 元件區(qū)域，形成于所述半導(dǎo)體基板上，并形成有MOS晶體管； 元件終端區(qū)域，形成于所述半導(dǎo)體基板上，并形成于所述元件區(qū)域的終端部； 第I導(dǎo)電型的第I半導(dǎo)體層，將第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，并且具有第I雜質(zhì)濃度，在所述元件區(qū)域中，用作所述MOS晶體管的漏極區(qū)域； 第I導(dǎo)電型的第2半導(dǎo)體層，在所述第I半導(dǎo)體層的下層，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，并且具有比所述第I雜質(zhì)濃度小的第2雜質(zhì)濃度； 第I導(dǎo)電型的第3半導(dǎo)體層，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而在半導(dǎo)體基板上形成至所述元件終端區(qū)域，并且具有比所述第2雜質(zhì)濃度小的第3雜質(zhì)濃度，該第I導(dǎo)電型的第3半導(dǎo)體層與所述第2半導(dǎo)體層相接地配置，用作所述MOS晶體管的漂移層； 場(chǎng)氧化膜，在所述第3半導(dǎo)體層的表面與所述第I半導(dǎo)體相接地配置； 第2導(dǎo)電型的第4半導(dǎo)體層，在所述半導(dǎo)體基板上，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，用作所述MOS晶體管的溝道區(qū)域； 第I導(dǎo)電型的第5半導(dǎo)體層，形成于所述第4半導(dǎo)體層的表面，用作所述MOS晶體管的源極區(qū)域；和 柵極電扱，跨過(guò)所述第3半導(dǎo)體層及所述第4半導(dǎo)體層，隔著柵極絕緣膜形成在所述半導(dǎo)體基板的表面上， 所述元件區(qū)域中的所述第I半導(dǎo)體層與所述場(chǎng)氧化膜之間的邊界、與所述第3半導(dǎo)體層的所述第5半導(dǎo)體層側(cè)的端部之間的距離，比所述元件終端區(qū)域中的所述第I半導(dǎo)體層與所述場(chǎng)氧化膜之間的邊界、與所述第3半導(dǎo)體層的所述第5半導(dǎo)體層側(cè)的端部之間的距離小。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其特征在干， 將所述元件區(qū)域及所述元件終端區(qū)域分割成多個(gè)第2方向的寬度相同的矩形區(qū)域，所述第2方向與所述第I方向正交， 所述第I半導(dǎo)體層及所述第2半導(dǎo)體層配置在所述矩形區(qū)域的所述第2方向的大致中心處， 所述第5半導(dǎo)體層配置在所述矩形區(qū)域的所述第2方向的端部。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在干， 所述元件終端區(qū)域中的所述第2半導(dǎo)體層的所述第2方向的寬度，比所述元件區(qū)域中的所述第2半導(dǎo)體層的所述第2方向的寬度大。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在干， 所述元件終端區(qū)域中的所述第4半導(dǎo)體層的所述第2方向的寬度，比所述元件區(qū)域中的所述第4半導(dǎo)體層的所述第2方向的寬度小。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在干， 設(shè)所述第I半導(dǎo)體層的端部周邊的所述第2半導(dǎo)體層的平面形狀為多邊形。
6.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其特征在干， 所述第I半導(dǎo)體層具有將所述第I方向設(shè)為長(zhǎng)度方向的長(zhǎng)方形形狀。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在干， 所述元件終端區(qū)域中的所述場(chǎng)氧化膜的沿第2方向的長(zhǎng)度，比所述元件區(qū)域中的所述場(chǎng)氧化膜的沿所述第2方向的長(zhǎng)度長(zhǎng)，所述第2方向與所述第I方向正交。
8.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在干， 設(shè)所述第I半導(dǎo)體層的端部周邊的所述第2半導(dǎo)體層的平面形狀為多邊形。
9.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其特征在干， 所述元件終端區(qū)域中的所述第2半導(dǎo)體層的與所述第I方向正交的第2方向的寬度，比所述元件區(qū)域中的所述第2半導(dǎo)體層的所述第2方向的寬度大。
10.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其特征在干， 所述元件終端區(qū)域中的所述第4半導(dǎo)體層的與所述第I方向正交的第2方向的寬度，比所述元件區(qū)域中的所述第4半導(dǎo)體層的所述第2方向的寬度小。
11.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其特征在干， 設(shè)所述第I半導(dǎo)體層的端部周邊的所述第2半導(dǎo)體層的平面形狀為多邊形。
12.—種半導(dǎo)體器件，其特征在于，具備 半導(dǎo)體基板； 元件區(qū)域，形成于所述半導(dǎo)體基板上，并形成有MOS晶體管； 元件終端區(qū)域，形成于所述半導(dǎo)體基板上，并形成于所述元件區(qū)域的終端部； 第I導(dǎo)電型的第I半導(dǎo)體層，將第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，并且具有第I雜質(zhì)濃度，在所述元件區(qū)域中，用作所述MOS晶體管的漏極區(qū)域； 第I導(dǎo)電型的第2半導(dǎo)體層，在所述第I半導(dǎo)體層的下層，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，并且具有比所述第I雜質(zhì)濃度小的第2雜質(zhì)濃度； 第I導(dǎo)電型的第3半導(dǎo)體層，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而在半導(dǎo)體基板上形成至所述元件終端區(qū)域，并且具有比所述第2雜質(zhì)濃度小的第3雜質(zhì)濃度，該第I導(dǎo)電型的第3半導(dǎo)體層與所述第2半導(dǎo)體層相接地配置，用作所述MOS晶體管的漂移層； 第2導(dǎo)電型的第4半導(dǎo)體層，在所述半導(dǎo)體基板上，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，用作所述MOS晶體管的溝道區(qū)域； 第I導(dǎo)電型的第5半導(dǎo)體層，形成于所述第4半導(dǎo)體層的表面，用作所述MOS晶體管的源極區(qū)域；和 柵極電扱，跨過(guò)所述第3半導(dǎo)體層及所述第4半導(dǎo)體層，隔著柵極絕緣膜形成在所述半導(dǎo)體基板的表面上， 在沿與所述第I方向正交的第2方面的截面中，所述元件終端區(qū)域中的所述第3半導(dǎo)體層的寬度，比所述元件區(qū)域中的所述第3半導(dǎo)體層的寬度大。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在干， 將所述元件區(qū)域及所述元件終端區(qū)域分割成多個(gè)所述第2方向的寬度相同的矩形區(qū)域， 所述第I半導(dǎo)體層及所述第2半導(dǎo)體層配置在所述矩形區(qū)域的所述第2方向的大致中心處， 所述第5半導(dǎo)體層配置在所述矩形區(qū)域的所述第2方向的端部。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在干， 所述元件終端區(qū)域中的所述第2半導(dǎo)體層的所述第2方向的寬度，比所述元件區(qū)域中的所述第2半導(dǎo)體層的所述第2方向的寬度大。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其特征在干， 設(shè)所述第I半導(dǎo)體層的端部周邊的所述第2半導(dǎo)體層的平面形狀為多邊形。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在干， 所述元件終端區(qū)域中的所述第4半導(dǎo)體層的所述第2方向的寬度，比所述元件區(qū)域中的所述第4半導(dǎo)體層的所述第2方向的寬度小。
17.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在干， 還具備形成于所述第3半導(dǎo)體層表面的場(chǎng)氧化膜。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其特征在干， 所述元件終端區(qū)域中的所述場(chǎng)氧化膜的沿所述第2方向的長(zhǎng)度，比所述元件區(qū)域中的所述場(chǎng)氧化膜的沿所述第2方向的長(zhǎng)度長(zhǎng)。
19.一種半導(dǎo)體器件，其特征在于，具備 半導(dǎo)體基板； 元件區(qū)域，形成于所述半導(dǎo)體基板上，并形成有MOS晶體管； 元件終端區(qū)域，形成于所述半導(dǎo)體基板上，并形成于所述元件區(qū)域的終端部； 第I導(dǎo)電型的第I半導(dǎo)體層，將第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，并且具有第I雜質(zhì)濃度，在所述元件區(qū)域中，用作所述MOS晶體管的漏極區(qū)域； 第I導(dǎo)電型的第3半導(dǎo)體層，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而在半導(dǎo)體基板上形成至所述元件終端區(qū)域，并且具有比所述第I雜質(zhì)濃度小的第3雜質(zhì)濃度，該第I導(dǎo)電型的第3半導(dǎo)體層與所述第I半導(dǎo)體層連接地配置，用作所述MOS晶體管的漂移層； 場(chǎng)氧化膜，在所述第3半導(dǎo)體層的表面與所述第I半導(dǎo)體相接地配置； 第2導(dǎo)電型的第4半導(dǎo)體層，在所述半導(dǎo)體基板上，將所述第I方向作為長(zhǎng)度方向，從所述元件區(qū)域延伸而形成至所述元件終端區(qū)域，用作所述MOS晶體管的溝道區(qū)域； 第I導(dǎo)電型的第5半導(dǎo)體層，形成于所述第4半導(dǎo)體層的表面，用作所述MOS晶體管的源極區(qū)域；和 柵極電扱，跨過(guò)所述第3半導(dǎo)體層及所述第4半導(dǎo)體層，隔著柵極絕緣膜形成在所述半導(dǎo)體基板的表面上，所述元件區(qū)域及所述元件終端區(qū)域在與所述第I方向正交的第2方向上的寬度相同，所述元件區(qū)域中的所述第I半導(dǎo)體層與所述場(chǎng)氧化膜之間的邊界、與所述第3半導(dǎo)體層的所述第5半導(dǎo)體層側(cè)的端部之間的距離，比所述元件終端區(qū)域中的所述第I半導(dǎo)體層與所述場(chǎng)氧化膜之間的邊界、與所述第3半導(dǎo)體層的所述第5半導(dǎo)體層側(cè)的端部之間的距離小。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其特征在干， 所述元件終端區(qū)域中的所述第4半導(dǎo)體層的所述第2方向的寬度，比所述元件區(qū)域中的所述第4半導(dǎo)體層的所述第2方向的寬度小。
全文摘要
一種半導(dǎo)體器件，其第1導(dǎo)電型的第1半導(dǎo)體層將第1方向作為長(zhǎng)度方向，從元件區(qū)域延伸至元件終端區(qū)域，具有第1雜質(zhì)濃度，第1導(dǎo)電型的第2半導(dǎo)體層在第1半導(dǎo)體層的下層，將第1方向作為長(zhǎng)度方向，從元件區(qū)域延伸至元件終端區(qū)域，具有比第1雜質(zhì)濃度小的第2雜質(zhì)濃度，第1導(dǎo)電型的第3半導(dǎo)體層將第1方向作為長(zhǎng)度方向，從元件區(qū)域延伸至元件終端區(qū)域，具有比第2雜質(zhì)濃度小的第3雜質(zhì)濃度，與第2半導(dǎo)體層相接地配置。元件區(qū)域中第1半導(dǎo)體層與場(chǎng)氧化膜之間的邊界、與第3半導(dǎo)體層在所述第5半導(dǎo)體層側(cè)的端部之間的距離，比元件終端區(qū)域中第1半導(dǎo)體層與場(chǎng)氧化膜之間的邊界、與第3半導(dǎo)體層在第5半導(dǎo)體層側(cè)的端部之間的距離小。
文檔編號(hào)H01L29/10GK102694024SQ20111027831
公開日2012年9月26日 申請(qǐng)日期2011年9月19日 優(yōu)先權(quán)日2011年3月23日
發(fā)明者小松香奈子, 山田翼, 森岡純, 清水茉莉子, 白井浩司, 高橋啟太 申請(qǐng)人:株式會(huì)社東芝