專利名稱：一種mos晶體管局部應(yīng)力的引入技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件領(lǐng)域，尤其涉及關(guān)于在金屬氧化物半導(dǎo)體(M0Q晶體管柵極下面的溝道區(qū)引入局部應(yīng)力的新技術(shù)。
背景技術(shù)：
半導(dǎo)體集成電路自誕生以來，一直按照摩爾定律飛速的發(fā)展，器件的特征尺寸已經(jīng)進入到納米數(shù)量級，隨之而來的短溝道效應(yīng)限制了器件性能的進一步提高。采用應(yīng)變硅技術(shù)可以通過提高半導(dǎo)體器件的載流子遷移率來提高器件的電流驅(qū)動能力，而且與現(xiàn)有的工藝技術(shù)有良好的兼容性。在應(yīng)變硅技術(shù)中，MOS晶體管(有時叫MOS管或MOS器件)溝道區(qū)的張應(yīng)力能夠提升電子的遷移率，壓應(yīng)力能夠提升空穴的遷移率。一般而言，在N型金屬氧化物半導(dǎo)體場效應(yīng)管(NM0SFET，也叫NM0S)的溝道區(qū)引入張應(yīng)力來提升NMOS器件的性能，在P型金屬氧化物半導(dǎo)體場效應(yīng)管(PM0SFET，也叫PM0S)的溝道區(qū)引入壓應(yīng)力來提升PMOS器件的性能。目前，已經(jīng)報道了多種應(yīng)力引入技術(shù)，從工藝角度來講，應(yīng)變硅技術(shù)主要分為襯底誘生應(yīng)變和工藝誘生應(yīng)變。襯底誘生應(yīng)變，是指從半導(dǎo)體器件的襯底引入雙軸應(yīng)變到溝道區(qū)域，如應(yīng)變弛豫緩沖層結(jié)構(gòu)(Strained Relaxed Buffer，縮寫為SRB)、絕緣層上的鍺硅(SiGe On hsulator，縮寫為SG0I)和絕緣層上的應(yīng)變硅(Strained Silicon On hsulator，縮寫為SS0I)等。工藝誘生應(yīng)變，一般是單軸應(yīng)變，是指在半導(dǎo)體器件制作的工藝流程中自然而然的引入應(yīng)力到溝道區(qū)域，如淺槽隔離(Shallow Trench Isolation，縮寫為STI)、刻蝕停止阻擋層(Contact Etch Stop Liners，縮寫為CESL)和鍺硅源漏(SiGe S/ D)等。一般而言，在應(yīng)變硅技術(shù)中，采用的應(yīng)力源主要來自于薄膜淀積過程中產(chǎn)生的本征應(yīng)力，如CESL，材料之間因熱膨脹系數(shù)的差異引入的熱失配應(yīng)力，如STI，材料層之間晶格參數(shù)的差異引入的晶格失配應(yīng)力，如SiGe S/D，工藝過程中材料體積的改變，如Si氧化變成 SiO2體積膨脹了 2. 2倍。襯底誘生應(yīng)變技術(shù)，往往會因SiGe層較低的熱導(dǎo)率，產(chǎn)生自熱效應(yīng)，導(dǎo)致Ge發(fā)生擴散，使得由襯底引入到溝道區(qū)的應(yīng)變產(chǎn)生應(yīng)力弛豫現(xiàn)象，影響器件性能的穩(wěn)定。相比襯底誘生應(yīng)變技術(shù)而言，工藝誘生應(yīng)變技術(shù)與現(xiàn)有的互補金屬氧化物半導(dǎo)體晶體管(Complementary Metal Oxide Semiconductor Transistor，縮寫為CMOS)工藝技術(shù)具有良好的兼容性，且制造方法簡單，成本較低，受到業(yè)界的廣泛青睞。但是目前的工藝誘生應(yīng)變技術(shù)仍然存在一些不足，如工藝過程中因材料體積的改變而在器件中引入的應(yīng)力容易在器件中引入缺陷等問題，對器件性能產(chǎn)生負面影響，這往往不是器件制作所需要的。

發(fā)明內(nèi)容
本發(fā)明的目的是為了解決上述所存在的不足之處，提供一種通過工藝過程中材料體積的改變來引入應(yīng)力到MOS器件的溝道區(qū)，使之形成應(yīng)變硅MOS器件。本發(fā)明提供的MOS晶體管局部應(yīng)力的引入技術(shù)，它主要是通過在多晶硅氧化過程中體積的膨脹來引入應(yīng)力的。與現(xiàn)有的工藝誘生應(yīng)變技術(shù)相比，本發(fā)明采用的新的應(yīng)力引入技術(shù)只需通過濕氧氧化工藝即可實現(xiàn)，工藝簡單，易于控制，成本較低，與傳統(tǒng)的MOS工藝兼容，增加了工藝誘生應(yīng)變技術(shù)的多樣性，同時也提高了應(yīng)變硅器件設(shè)計的靈活性。本發(fā)明涉及的新的局部應(yīng)力的引入技術(shù)的MOS器件結(jié)構(gòu)剖面圖如附圖1所示該 MOS器件包括有半導(dǎo)體襯底10，阱區(qū)12，淺槽隔離區(qū)14，源漏(S/D)區(qū)16，源漏區(qū)上方區(qū)域 18，柵氧化層20，多晶硅柵22，側(cè)墻M，氮化硅覆蓋保護層^，M0S器件溝道區(qū)30，二氧化硅圖形窗口 32。與現(xiàn)有的工藝誘生應(yīng)變技術(shù)相比，本發(fā)明提供按照傳統(tǒng)MOS工藝襯底的制備，阱區(qū)的形成，淺槽隔離工藝，多晶硅柵結(jié)構(gòu)工藝，輕摻雜注入工藝，側(cè)墻形成工藝制作形成了以二氧化硅(SiO2)作為側(cè)墻的MOS器件。在側(cè)墻形成之后，本發(fā)明局部應(yīng)力引入的關(guān)鍵步驟如下在側(cè)墻和多晶硅柵的掩模作用下，通過離子注入工藝注入雜質(zhì)離子如磷或砷形成 MOS器件的源漏(S/D)區(qū)域(16)，暫不做退火處理；采用化學(xué)氣相淀積工藝(CVD)淀積一薄層厚度可取十幾納米 幾十微米的氮化硅(SiN)薄膜覆蓋多晶硅柵和側(cè)墻形成氮化硅覆蓋保護層26，來阻止多晶硅柵在后續(xù)濕氧氧化工藝中發(fā)生氧化；在MOS器件的源漏(S/D) 區(qū)上方區(qū)域18，淀積一層厚度可取幾十納米 幾百微米的多晶硅；濕氧氧化(氧化溫度可取850°C 1100°C，壓強可取1 3atm)S/D區(qū)上方區(qū)域18的多晶硅，使之變?yōu)槎趸瑁?從而通過多晶硅在氧化過程中體積的膨脹引入局部應(yīng)力到MOS器件的溝道區(qū)，形成應(yīng)變硅溝道30，接下來通過局部互連等傳統(tǒng)的工藝步驟完成整個器件的制作。作為可選的技術(shù)方案，所述MOS器件的側(cè)墻既可以采用二氧化硅(SiO2)材料，也可以采用SiN材料。當側(cè)墻為SiN材料時，只需要在多晶硅柵上面淀積SiN薄膜25，來阻止在后續(xù)濕氧氧化工藝中多晶硅柵發(fā)生氧化。作為可選的技術(shù)方案，在MOS器件S/D區(qū)上方區(qū)域淀積多晶硅時可以先對源漏區(qū) (S/D)刻蝕一個小的凹槽來引入更大的應(yīng)力，凹槽的深度在5 50nm，再淀積一層厚度可取幾十納米 幾百微米多晶硅材料，且淀積的多晶硅可以用多孔硅，或非晶硅，或α-Si，或無定形硅來代替。作為可選的技術(shù)方案，為了縮短所述濕氧氧化工藝的時間，可以在濕氧氧化工藝之前，在覆蓋了多晶硅柵和側(cè)墻的光刻膠的掩模作用下，通過離子注入工藝預(yù)先注入氧原子到在S/D區(qū)上方區(qū)域18淀積的多晶硅或多孔硅中。作為可選的技術(shù)方案，所述S/D區(qū)上方區(qū)域18的多晶硅上面，可以淀積具有圖形的二氧化硅(SiO2) 32，來抑制多晶硅或多孔硅在氧化過程中在柵高方向的膨脹，從而獲得更大的應(yīng)力。本發(fā)明的應(yīng)力引入的原理為硅在氧化過程中體積的膨脹。在源漏區(qū)上方區(qū)域18 淀積的多晶硅在氧化過程中體積膨脹了 2. 2倍，通過器件的源漏16區(qū)域?qū)ζ骷臏系绤^(qū)產(chǎn)生力的作用，引入應(yīng)力形成應(yīng)變硅溝道30;因氧化工藝本身是高溫工藝，故在氧化的同時對源漏區(qū)進行了離子注入后的退火處理，修復(fù)了在離子注入工藝中產(chǎn)生的晶格損傷，記憶了氧化過程中在溝道引入的部分應(yīng)力。由于本發(fā)明在應(yīng)力引入的同時具有應(yīng)力記憶的作用，故可以減少在后續(xù)局部互連工藝過程中因二氧化硅的刻蝕導(dǎo)致的應(yīng)力弛豫。由上述可見，本發(fā)明提供的MOS晶體管局部應(yīng)力引入技術(shù)，不僅通過多晶硅或多孔硅的氧化膨脹在溝道區(qū)引入了應(yīng)力，而且還通過氧化過程的高溫退火工藝記憶了部分應(yīng)力。


圖1和圖2是本發(fā)明的兩個實施例的剖面圖。圖1是采用S^2做柵側(cè)墻材料，SiN 薄膜做覆蓋保護層的MOS器件剖面圖。圖2是用SiN做側(cè)墻材料的MOS器件剖面圖。下表是本發(fā)明的對照圖1和圖2注序號的含義說明。
序號含義說明序號含義說明10N型硅襯底23二氧化硅薄層12P型阱區(qū)24二氧化硅側(cè)墻14淺槽隔離區(qū)25氮化硅薄膜16源漏區(qū)26氮化硅覆蓋保護層18源漏區(qū)上方區(qū)域28NM0SFET20柵氧化層30器件溝道區(qū)域21氮化硅側(cè)墻32二氧化硅圖形22多晶硅柵圖3是本發(fā)明結(jié)合實施例在溝道區(qū)引入應(yīng)力的仿真結(jié)果。曲線A、B和C分別是按照實施例1，實施例2和實施例3的方法，在溝道區(qū)引入應(yīng)力的仿真結(jié)果。圖中還標出了在器件溝道區(qū)引入的平均應(yīng)力的大小。
具體實施例方式結(jié)合附圖，通過下面三個實施例進一步說明本發(fā)明。實施例1，附圖Ia是本發(fā)明提供的一個柵長為90nm的NMOS器件結(jié)構(gòu)的剖面圖。 本發(fā)明按照傳統(tǒng)的MOS器件制造工藝襯底的制備，阱區(qū)的形成，淺槽隔離工藝，多晶硅柵結(jié)構(gòu)工藝，輕摻雜注入工藝，側(cè)墻形成工藝制作形成了以二氧化硅(SiO2)作為側(cè)墻對的 MOS器件，然后在多晶硅柵22和SiO2側(cè)墻M的掩模下，通過離子注入工藝注入劑量為 5 X 15cm_2雜質(zhì)離子砷，形成源漏區(qū)域16，暫不做退火處理，然后采用化學(xué)氣相淀積(CVD)工藝，淀積厚度為60nm的氮化硅(SiN)薄膜，并刻蝕形成覆蓋多晶硅柵22和SW2側(cè)墻M的氮化硅覆蓋保護層沈，之后，在源漏區(qū)上方區(qū)域18淀積厚度為IOOnm的多晶硅，之后在溫度為1000°C，壓強為Iatm下，將淀積了多晶硅的器件進行濕氧氧化處理，直到多晶硅完全氧化，從而可以通過多晶硅在氧化過程中體積的膨脹來對器件的溝道區(qū)30引入局部應(yīng)力， 接下來通過局部互連等傳統(tǒng)的工藝步驟完成整個器件的制作。按照本實施例的器件制作方法，溝道區(qū)30的應(yīng)力分布如附圖3中曲線A所示，溝道區(qū)的平均應(yīng)力為337MPa。
實施例2，附圖Ib是本發(fā)明提供的一個利用S^2圖形來抑制多晶硅在氧化過程中在柵高方向膨脹的柵長為90nm的NMOS器件結(jié)構(gòu)的剖面圖。本實施例與實施例1基本一致， 不同之處在于在源漏區(qū)上方區(qū)域18淀積厚度為IOOnm的多晶硅之后，再淀積厚度為150nm 的SiO2,并刻蝕成附圖Ib所示的窗口 32，之后對該器件進行濕氧氧化處理，直至多晶硅完全氧化，從而引入局部應(yīng)力到器件的溝道區(qū)30，接下來通過局部互連等傳統(tǒng)的工藝步驟完成整個器件的制作。根據(jù)本實施例，溝道區(qū)30的應(yīng)力仿真結(jié)果如附圖3中曲線B所示，溝道區(qū)的平均應(yīng)力為423MPa。實施例3，附圖2是本發(fā)明提供的一個以SiN做為側(cè)墻材料，柵長為90nm的NMOS 器件結(jié)構(gòu)的剖面圖。本實施例與實施例1基本一致，不同之處在于淀積SiN薄膜的覆蓋保護層時，只需要在多晶硅柵22上面淀積SiN的阻擋層25便可阻止多晶硅柵在濕氧氧化過程被氧化。本實施例中，由于沒有實施例1中的氮化硅覆蓋保護層沈?qū)⒃谠绰﹨^(qū)上方區(qū)域18 淀積的多晶硅與器件的溝道30區(qū)隔開，因此可以通過濕氧氧化在溝道引入更大的應(yīng)力。本實施例在溝道區(qū)30的引入的應(yīng)力仿真結(jié)果如附圖3中曲線C所示，其平均應(yīng)力為583MPa。申明此處本發(fā)明之實施方式僅為示意性，并不意味著本發(fā)明僅局限于此實施方案，或者此實施方案是最佳實施方案。例如本發(fā)明在源漏區(qū)上方區(qū)域所淀積的多晶硅的厚度并不固定為某一個具體厚度，本發(fā)明在源漏上方區(qū)域淀積的材料不局限于多晶硅或多孔硅，還可以是非晶硅，無定形硅，或α-Si，材料體積的膨脹也不局限于由氧化產(chǎn)生，還可以是非晶硅通過退火變成多晶硅發(fā)生的體積的膨脹。
權(quán)利要求
1.一種MOS晶體管局部應(yīng)力的引入技術(shù)，其特征在于該應(yīng)力的引入主要是通過在多晶硅氧化過程中體積的膨脹來引入應(yīng)力，引入應(yīng)力的工藝步驟如下①按照傳統(tǒng)MOS工藝襯底的制備，阱區(qū)的形成，淺槽隔離工藝，多晶硅柵結(jié)構(gòu)工藝，輕摻雜注入工藝，側(cè)墻形成工藝制作形成了以二氧化硅(SiO2)作為側(cè)墻的MOS器件，之后，在側(cè)墻04)和多晶硅柵02)的掩模作用下，通過離子注入工藝注入雜質(zhì)離子形成MOS器件的源漏，暫不做退火處理；②采用化學(xué)氣相淀積工藝(CVD)淀積一層氮化硅(SiN)薄膜覆蓋多晶硅柵0 和側(cè)墻04)形成氮化硅覆蓋保護層( )，來阻止多晶硅柵在后續(xù)濕氧氧化工藝中發(fā)生氧化；③在MOS器件的源漏區(qū)上方區(qū)域(18)淀積一層多晶硅，濕氧氧化源漏區(qū)上方區(qū)域(18) 的多晶硅，使之變?yōu)槎趸瑁瑥亩ㄟ^多晶硅在氧化過程中體積的膨脹引入局部應(yīng)力到 MOS器件的溝道區(qū)，形成應(yīng)變硅溝道(30)；④接下來通過局部互連等傳統(tǒng)的工藝步驟完成整個器件的制作。
2.根據(jù)權(quán)利要求1所述的MOS晶體管局部應(yīng)力引入技術(shù)，其特征在于采用化學(xué)氣相淀積工藝淀積的氮化硅覆蓋保護層(26)，其薄膜的厚度可取十幾納米 幾十微米；在源漏區(qū)上方區(qū)域(18)淀積的多晶硅的厚度可取幾十納米 幾百微米；在對源漏區(qū)上方區(qū)域 (18)的多晶硅進行濕氧氧化時，其氧化的溫度可取850°C 1100°C，壓強可取1 3atm。
3.根據(jù)權(quán)利要求1所述的MOS晶體管局部應(yīng)力引入技術(shù)，其特征在于上述MOS器件的側(cè)墻04)可采用二氧化硅(SiO2)材料、或氮化硅(SiN)材料，當側(cè)墻04)材料為SiN材料時，只需要在多晶硅柵0 上面淀積氮化硅薄膜0 來阻止在后續(xù)濕氧氧化工藝中多晶硅柵0 發(fā)生氧化。
4.根據(jù)權(quán)利要求1所述的MOS晶體管局部應(yīng)力引入技術(shù)，其特征在于在MOS器件源漏區(qū)上方區(qū)域(18)淀積的多晶硅時可以先對源漏區(qū)(16)刻蝕一個小的凹槽來引入更大的應(yīng)力，凹槽的深度在5 50nm，再淀積一層多晶硅材料。
5.根據(jù)權(quán)利要求1所述的MOS晶體管局部應(yīng)力引入技術(shù)，其特征在于為了縮短所述濕氧氧化工藝的時間，可以在濕氧氧化工藝之前，在覆蓋了多晶硅柵和側(cè)墻的光刻膠的掩模作用下，通過離子注入工藝預(yù)先注入氧原子到在源漏區(qū)上方區(qū)域(18)淀積的多晶硅或多孔硅中。
6.根據(jù)權(quán)利要求1所述的MOS晶體管局部應(yīng)力引入技術(shù)，其特征在于所述源漏區(qū)上方區(qū)域(18)的多晶硅上面，可以淀積具有圖形的二氧化硅(3 來抑制多晶硅或多孔硅在氧化過程中在柵高方向的膨脹，從而獲得更大的應(yīng)力。
7.根據(jù)權(quán)利要求1所述的MOS晶體管局部應(yīng)力引入技術(shù)，其特征在于在源漏區(qū)上方區(qū)域(18)淀積的多晶硅可以用多孔硅，或非晶硅，或α-Si，或無定形硅來代替，材料體積的膨脹也不局限于由氧化產(chǎn)生，還可以是非晶硅通過退火變成多晶硅發(fā)生的體積的膨脹。
全文摘要
一種MOS晶體管局部應(yīng)力的引入技術(shù)，屬于半導(dǎo)體器件領(lǐng)域，尤其涉及關(guān)于在MOS晶體管柵極下面的溝道區(qū)引入局部應(yīng)力的新技術(shù)。它的特征是先將在側(cè)墻形成工藝步驟之后的MOS器件的柵極和側(cè)墻用氮化硅薄膜覆蓋，然后在MOS器件的源漏區(qū)上方區(qū)域淀積多晶硅，采用濕氧氧化法將多晶硅氧化成二氧化硅，在氧化過程中，體積膨脹，從而在MOS器件的溝道區(qū)引入應(yīng)力。本發(fā)明工藝簡單，與傳統(tǒng)的MOS工藝兼容，成本較低，不僅適用于90納米工藝節(jié)點以下的小尺寸器件，還可以推至0.13微米以上的較大尺寸的器件。
文檔編號H01L21/336GK102290352SQ20111026852
公開日2011年12月21日 申請日期2011年9月9日 優(yōu)先權(quán)日2011年9月9日
發(fā)明者李競春, 王向展, 王微, 秦桂霞, 羅謙 申請人:電子科技大學(xué)