專利名稱：一種用于提高半導(dǎo)體器件性能的硅化物掩模刻蝕方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域的一種刻蝕方法，尤其是一種用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法。
背景技術(shù)：
隨著半導(dǎo)體相關(guān)制造工藝的發(fā)展以及集成電路芯片按照比例尺寸不斷縮小的趨勢(shì)，應(yīng)力工程在半導(dǎo)體工藝和半導(dǎo)體器件性能方面所起的作用越來(lái)越明顯，廣泛適用于改進(jìn)晶體管載流子遷移率的半導(dǎo)體器件上。尤其是一些特殊的芯片類型，如互補(bǔ)金屬氧化物 ^(CMOS, Complementary Metal-Oxide-Semiconductor) 牛。通常，在CMOS器件的復(fù)雜制備工藝流程中存在各種各樣的應(yīng)力，由于器件尺寸的進(jìn)一步縮小，使最終留在器件溝道區(qū)中的應(yīng)力對(duì)器件的性能有著較大的影響。很多應(yīng)力對(duì)器件的性能是有改善的，不同種類的應(yīng)力對(duì)器件中的載流子(即電子和空穴)遷移率有著不同的影響作用。例如，在CMOS器件溝道方向上張應(yīng)力對(duì)NMOS電子遷移率有益，而壓應(yīng)力對(duì) PMOS空穴遷移率有益。通孔刻蝕停止層(Contact-Etch-Stop-Layer，即CESL)應(yīng)力工程， 是在通孔刻蝕停止層薄膜沉積過(guò)程中，通過(guò)調(diào)整沉積條件，在薄膜內(nèi)部加入應(yīng)力(可以是壓應(yīng)力，也可以是張應(yīng)力)，該應(yīng)力傳導(dǎo)到CMOS器件溝道中，可以對(duì)載流子的遷移率產(chǎn)生影響。 通孔刻蝕停止層與CMOS器件溝道的距離，會(huì)直接影響到CMOS器件溝道中產(chǎn)生應(yīng)力的大小。 在相同的通孔刻蝕停止層沉積條件下，其距離CMOS器件溝道的距離越小，對(duì)溝道中產(chǎn)生應(yīng)力的影響就越大。由于溝道中的應(yīng)力會(huì)對(duì)NMOS和PMOS造成不同的影響。所以在利用單一通孔刻蝕停止層的應(yīng)力工程改善一種器件(比如NM0S)的性能的同時(shí)，總是要降低另一種器件(比如PM0S)的性能。如何在改善一種器件性能的同時(shí)，減少對(duì)另一種器件負(fù)面的影響， 是單一通孔刻蝕停止層應(yīng)力工程中需要考慮的問(wèn)題。

發(fā)明內(nèi)容
針對(duì)以上問(wèn)題，本發(fā)明提供一種用于提高半導(dǎo)體器件性能的硅化物掩模 (Salicide Block Layer，即 SAB Layer)刻蝕方法。本發(fā)明解決技術(shù)問(wèn)題所采用的技術(shù)方案為
一種用于提高半導(dǎo)體器件性能的硅化物掩模刻蝕方法，其中，具體包括如下步驟 步驟a、于一含有NMOS和PMOS器件的半導(dǎo)體基底上覆蓋一層與所述NMOS器件及PMOS 器件的柵極側(cè)墻同材質(zhì)的硅化物掩模層；
步驟b、以一光阻材料層覆蓋所述PMOS器件區(qū)域；
步驟C、對(duì)所述NMOS器件區(qū)域的硅化物掩模層進(jìn)行第一次刻蝕，使覆蓋于所述NMOS器件區(qū)域的硅化物掩模層被部分刻蝕，且使橫向刻蝕速率大，縱向刻蝕速率??； 步驟d、去除所述光阻材料層；
步驟e、對(duì)所述硅化物掩模層進(jìn)行第二次刻蝕，使覆蓋于所述NMOS器件柵極側(cè)墻表面及所述PMOS器件柵極側(cè)墻表面的硅化物掩模層被部分刻蝕，并使覆蓋于其它區(qū)域的硅化物掩模層被完全刻蝕，且使橫向刻蝕速率小，縱向刻蝕速率大；
步驟f、于所述半導(dǎo)體基底上進(jìn)行自對(duì)準(zhǔn)硅化物形成工藝，形成金屬硅化物區(qū)域； 步驟g、于所述半導(dǎo)體基底表面形成一通孔刻蝕停止層。上述用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法，其中，所述步驟a中的所述硅化物掩模層的材質(zhì)為二氧化硅。上述用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法，其中，所述步驟b中的所述光阻材料層為光刻膠。上述用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法，其中，所述步驟c中的所述第一次刻蝕方法采用LAM kiyo刻蝕設(shè)備，其參數(shù)為壓力5-10mt，源功率400-500W，偏壓 0V，刻蝕氣體為50-70sccm的四氟甲烷和10_15sccm的氧氣。上述用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法，其中，所述步驟e中所述第二次刻蝕方法采用LAM kiyo刻蝕設(shè)備，其參數(shù)為壓力5-10mt，源功率400-500W，偏壓 400-450V，刻蝕氣體為20-25sccm的四氟甲烷、30_40sccm的三氟甲烷、5-lOsccm的氧氣和 75-100sccm 的氬氣。上述用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法，其中，所述步驟g形成的通孔刻蝕停止層對(duì)CMOS器件溝道產(chǎn)生張應(yīng)力。一種用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法，其中，具體包括如下步驟
步驟a、于一含有NMOS和PMOS器件的半導(dǎo)體基底上覆蓋一層與所述NMOS器件及PMOS 器件的柵極側(cè)墻同材質(zhì)的硅化物掩模層；
步驟b、以一光阻材料層覆蓋所述NMOS器件區(qū)域；
步驟C、對(duì)所述PMOS器件區(qū)域的硅化物掩模層進(jìn)行第一次刻蝕，使覆蓋于所述PMOS器件區(qū)域的硅化物掩模層被部分刻蝕，且使橫向刻蝕速率大，縱向刻蝕速率?。?步驟d、去除所述光阻材料層；
步驟e、對(duì)所述硅化物掩模層進(jìn)行第二次刻蝕，使覆蓋于所述NMOS器件柵極側(cè)墻表面及所述PMOS器件柵極側(cè)墻表面的硅化物掩模層被部分刻蝕，并使覆蓋于其它區(qū)域的硅化物掩模層被完全刻蝕，且使橫向刻蝕速率小，縱向刻蝕速率大；
步驟f、于所述半導(dǎo)體基底上進(jìn)行自對(duì)準(zhǔn)硅化物形成工藝，形成金屬硅化物區(qū)域； 步驟g、于所述半導(dǎo)體基底表面形成一通孔刻蝕停止層。上述所述用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法，其中，所述步驟g形成的通孔刻蝕停止層對(duì)CMOS器件溝道產(chǎn)生壓應(yīng)力。本發(fā)明的有益效果是
對(duì)不同CMOS器件形成不同的側(cè)墻形貌修正，使得通孔刻蝕停止層與CMOS器件溝道之間的距離得以調(diào)整，在改善一種器件如NMOS的性能的同時(shí)，降低通孔刻蝕停止層應(yīng)力對(duì)另一種器件如PMOS的負(fù)面影響，從而達(dá)到提高CMOS半導(dǎo)體器件總體性能的目的。


圖1是本發(fā)明一種用于提高半導(dǎo)體器件性能的硅化物掩模刻蝕方法的流程圖2是本發(fā)明一種用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法步驟a完成后的結(jié)構(gòu)狀態(tài)示意圖3是本發(fā)明一種用于提高半導(dǎo)體器件性能的硅化物掩模刻蝕方法步驟b和步驟c完成后的結(jié)構(gòu)狀態(tài)示意圖4是本發(fā)明一種用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法步驟d和步驟e完成后的結(jié)構(gòu)狀態(tài)示意圖5是本發(fā)明一種用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法步驟f和步驟g完成后的結(jié)構(gòu)狀態(tài)示意圖。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明，但不作為本發(fā)明的限定。如圖1所示，以通孔刻蝕停止層對(duì)CMOS器件溝道產(chǎn)生張應(yīng)力為例，該張應(yīng)力對(duì) NMOS器件有正面作用，但對(duì)PMOS器件有負(fù)面作用。本發(fā)明一種用于提高半導(dǎo)體器件性能的硅化物掩模刻蝕方法包括
步驟a、如圖2所示，于一含有NMOS器件11和PMOS器件12的半導(dǎo)體基底1上覆蓋一層與NMOS器件11及PMOS器件12的柵極側(cè)墻同材質(zhì)的硅化物掩模層2 ；此處可以選擇二氧化硅作為NMOS器件11及PMOS器件12的柵極側(cè)墻和硅化物掩模層材質(zhì)。如圖3所示，步驟b，以一光阻材料層3覆蓋PMOS器件12區(qū)域，此處光阻材料層 3可以是光刻膠；步驟c，對(duì)NMOS器件11區(qū)域的硅化物掩模層進(jìn)行第一次刻蝕，使覆蓋于 NMOS器件區(qū)域的硅化物掩模層被部分刻蝕，本步驟c中所采用的第一次刻蝕方法，相對(duì)于傳統(tǒng)的刻蝕方法，橫向刻蝕速率更大，縱向刻蝕速率更?。淮颂幙梢圆捎肔AM kiyo刻蝕設(shè)備，其刻蝕參數(shù)為壓力5-10mt，源功率400-500W，偏壓0V，刻蝕氣體為50-70sccm的四氟甲烷和10-15sCCm的氧氣以實(shí)現(xiàn)高橫向刻蝕，低縱向刻蝕。第一次刻蝕僅刻蝕NMOS器件11 處的硅化物掩模層2，使NMOS器件11的側(cè)墻形貌較PMOS器件12的側(cè)墻形貌窄，為后續(xù)第二次刻蝕做準(zhǔn)備。如圖4所示，步驟d、去除光阻材料層3 ；步驟e、對(duì)硅化物掩模層2進(jìn)行第二次刻蝕，使覆蓋于NMOS器件柵極側(cè)墻表面及PMOS器件柵極側(cè)墻表面的硅化物掩模層被部分刻蝕，并使覆蓋于其它區(qū)域的硅化物掩模層被完全刻蝕，本步驟e中所采用的第二次刻蝕方法，相對(duì)于傳統(tǒng)的刻蝕方法，橫向刻蝕速率更小，縱向刻蝕速率更大；此處可以采用LAM kiyo刻蝕設(shè)備，其參數(shù)為壓力5-10mt，源功率400-500W，偏壓400-450V，刻蝕氣體為 20-25sccm的四氟甲烷、30_40sccm的三氟甲烷、5-lOsccm的氧氣和75-100sccm的氬氣以實(shí)現(xiàn)高縱向刻蝕，低橫向刻蝕。在第一次刻蝕的基礎(chǔ)上，第二次刻蝕使金屬硅化物區(qū)域的預(yù)制備區(qū)域暴露，為后續(xù)工藝做準(zhǔn)備。如圖5所示，步驟f、于半導(dǎo)體基底1上進(jìn)行硅化物形成工藝，形成金屬硅化物區(qū)域 4 ；步驟g、于半導(dǎo)體基底1表面形成一通孔刻蝕停止層5。由于NMOS器件11的側(cè)墻形貌較PMOS器件12的側(cè)墻形貌窄，使通孔刻蝕停止層5 離NMOS器件11溝道的距離較PMOS器件12溝道的距離近，在通孔刻蝕停止層5產(chǎn)生張應(yīng)力的前提下使得NMOS器件11溝道內(nèi)的張應(yīng)力較大，PMOS器件12溝道內(nèi)的張應(yīng)力較小，使得在提高NMOS器件11電子遷移率性能的同時(shí)，降低對(duì)PMOS器件12空穴遷移率性能的影響，進(jìn)而提高CMOS器件的整體性能。
當(dāng)通孔刻蝕停止層對(duì)CMOS器件溝道產(chǎn)生壓應(yīng)力時(shí)，該壓應(yīng)力對(duì)PMOS器件有正面作用，但對(duì)NMOS器件有負(fù)面作用，將上述方法改變?yōu)?br> 步驟a、于一含有NMOS和PMOS器件的半導(dǎo)體基底上覆蓋一層與NMOS器件及PMOS器件的柵極側(cè)墻同材質(zhì)的硅化物掩模層；
步驟b、以一光阻材料層覆蓋NMOS器件區(qū)域；
步驟C、對(duì)PMOS器件區(qū)域的硅化物掩模層進(jìn)行第一次刻蝕，使覆蓋于PMOS器件區(qū)域的硅化物掩模層被部分刻蝕，且使橫向刻蝕速率大，縱向刻蝕速率小； 步驟d、去除光阻材料層；
步驟e、對(duì)硅化物掩模層進(jìn)行第二次刻蝕，使覆蓋于NMOS器件柵極側(cè)墻表面及PMOS器件柵極側(cè)墻表面的硅化物掩模層被部分刻蝕，并使覆蓋于其它區(qū)域的硅化物掩模層被完全刻蝕，且使橫向刻蝕速率小，縱向刻蝕速率大；
步驟f、于半導(dǎo)體基底上進(jìn)行自對(duì)準(zhǔn)硅化物形成工藝，形成金屬硅化物區(qū)域； 步驟g、于半導(dǎo)體基底表面形成一通孔刻蝕停止層。上述方法改變了 PMOS和NMOS的刻蝕順序，最終形成PMOS器件側(cè)墻形貌較NMOS 器件側(cè)墻形貌窄的技術(shù)效果，使產(chǎn)生壓應(yīng)力的通孔刻蝕停止層對(duì)NMOS器件的影響小于對(duì) PMOS器件的影響，最終實(shí)現(xiàn)在提高PMOS器件電子遷移率性能的同時(shí)，降低對(duì)NMOS器件電子遷移率性能的影響，進(jìn)而提高CMOS器件的整體性能。通過(guò)說(shuō)明和附圖，給出了具體實(shí)施方式
的特定結(jié)構(gòu)的典型實(shí)施例，因此，盡管上述發(fā)明提出了現(xiàn)有的較佳實(shí)施例，然而，這些內(nèi)容并不作為局限。對(duì)于本領(lǐng)域的技術(shù)人員而言，閱讀上述說(shuō)明后，各種變化和修正無(wú)疑將顯而易見(jiàn)。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正，在權(quán)利要求書范圍內(nèi)任何和所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。
權(quán)利要求
1.一種用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法，其特征在于，具體包括如下步驟步驟a、于一含有NMOS和PMOS器件的半導(dǎo)體基底上覆蓋一層與所述NMOS器件及PMOS 器件的柵極側(cè)墻同材質(zhì)的硅化物掩模層；步驟b、以一光阻材料層覆蓋所述PMOS器件區(qū)域；步驟C、對(duì)所述NMOS器件區(qū)域的硅化物掩模層進(jìn)行第一次刻蝕，使覆蓋于所述NMOS器件區(qū)域的硅化物掩模層被部分刻蝕，且使橫向刻蝕速率大，縱向刻蝕速率?。?步驟d、去除所述光阻材料層；步驟e、對(duì)所述硅化物掩模層進(jìn)行第二次刻蝕，使覆蓋于所述NMOS器件柵極側(cè)墻表面及所述PMOS器件柵極側(cè)墻表面的硅化物掩模層被部分刻蝕，并使覆蓋于其它區(qū)域的硅化物掩模層被完全刻蝕，且使橫向刻蝕速率小，縱向刻蝕速率大；步驟f、于所述半導(dǎo)體基底上進(jìn)行自對(duì)準(zhǔn)硅化物形成工藝，形成金屬硅化物區(qū)域； 步驟g、于所述半導(dǎo)體基底表面形成一通孔刻蝕停止層。
2.如權(quán)利要求1所述用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法，其特征在于， 所述步驟a中的所述硅化物掩模層的材質(zhì)為二氧化硅。
3.如權(quán)利要求1所述用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法，其特征在于， 所述步驟b中的所述光阻材料層為光刻膠。
4.如權(quán)利要求1所述用于提高半導(dǎo)體器件性能的硅化物掩模刻蝕方法，其特征在于， 所述步驟c中的所述第一次刻蝕參數(shù)為壓力5-10mt，源功率400-500W，偏壓0V，刻蝕氣體為50-70sccm的四氟甲烷和10_15sccm的氧氣。
5.如權(quán)利要求1所述所述用于提高半導(dǎo)體器件性能的硅化物掩模刻蝕方法，其特征在于，所述步驟e中所述第二次刻蝕參數(shù)為壓力5-10mt，源功率400-500w，偏壓400-450V， 刻蝕氣體為20-25sccm的四氟甲烷、30-40sccm的三氟甲烷、5-10sccm的氧氣和75-100sccm 的氬氣。
6.如權(quán)利要求1所述所述用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法，其特征在于，所述步驟g形成的通孔刻蝕停止層對(duì)CMOS器件溝道產(chǎn)生張應(yīng)力。
7.一種用于提高半導(dǎo)體器件性能的硅化物掩模刻蝕方法，其特征在于，具體包括如下步驟步驟a、于一含有NMOS和PMOS器件的半導(dǎo)體基底上覆蓋一層與所述NMOS器件及PMOS 器件的柵極側(cè)墻同材質(zhì)的硅化物掩模層；步驟b、以一光阻材料層覆蓋所述NMOS器件區(qū)域；步驟C、對(duì)所述PMOS器件區(qū)域的硅化物掩模層進(jìn)行第一次刻蝕，使覆蓋于所述PMOS器件區(qū)域的硅化物掩模層被部分刻蝕，且使橫向刻蝕速率大，縱向刻蝕速率?。?步驟d、去除所述光阻材料層；步驟e、對(duì)所述硅化物掩模層進(jìn)行第二次刻蝕，使覆蓋于所述NMOS器件柵極側(cè)墻表面及所述PMOS器件柵極側(cè)墻表面的硅化物掩模層被部分刻蝕，并使覆蓋于其它區(qū)域的硅化物掩模層被完全刻蝕，且使橫向刻蝕速率小，縱向刻蝕速率大；步驟f、于所述半導(dǎo)體基底上進(jìn)行自對(duì)準(zhǔn)硅化物形成工藝，形成金屬硅化物區(qū)域； 步驟g、于所述半導(dǎo)體基底表面形成一通孔刻蝕停止層。
8.如權(quán)利要求7所述所述用于提高半導(dǎo)體器件性能的硅化物掩模刻蝕方法，其特征在于，所述步驟g形成的通孔刻蝕停止層對(duì)CMOS器件溝道產(chǎn)生壓應(yīng)力。
全文摘要
本發(fā)明公開(kāi)了一種用于提高半導(dǎo)體器件性能的硅化物掩?？涛g方法，主要是一種用于提高半導(dǎo)體器件性能的硅化物掩模刻蝕方法，包括于一CMOS器件的半導(dǎo)體基底上覆蓋一層與NMOS器件及PMOS器件的柵極側(cè)墻同材質(zhì)的硅化物掩模層；以光阻材料層覆蓋PMOS器件區(qū)域；對(duì)NMOS器件區(qū)域的硅化物掩模層進(jìn)行第一次刻蝕，使覆蓋于NMOS器件區(qū)域的硅化物掩模層被部分刻蝕，且橫向刻蝕深度大于縱向刻蝕深度；去除光阻材料層；對(duì)硅化物掩模層進(jìn)行第二次刻蝕，使覆蓋于NMOS器件柵極側(cè)墻表面及PMOS器件柵極側(cè)墻表面的硅化物掩模層被部分刻蝕，并使覆蓋于其它區(qū)域的硅化物掩模層被完全刻蝕，且橫向刻蝕深度小于縱向刻蝕深度。
文檔編號(hào)H01L21/8238GK102446857SQ201110265270
公開(kāi)日2012年5月9日 申請(qǐng)日期2011年9月8日 優(yōu)先權(quán)日2011年9月8日
發(fā)明者俞柳江, 李全波 申請(qǐng)人:上海華力微電子有限公司